[go: up one dir, main page]

JPH0816470A - 並列計算機 - Google Patents

並列計算機

Info

Publication number
JPH0816470A
JPH0816470A JP6174768A JP17476894A JPH0816470A JP H0816470 A JPH0816470 A JP H0816470A JP 6174768 A JP6174768 A JP 6174768A JP 17476894 A JP17476894 A JP 17476894A JP H0816470 A JPH0816470 A JP H0816470A
Authority
JP
Japan
Prior art keywords
data
cache memory
address
remote
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6174768A
Other languages
English (en)
Inventor
Naonobu Sukegawa
直伸 助川
Toshiaki Tarui
俊明 垂井
Keimei Fujii
啓明 藤井
Hideya Akashi
英也 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6174768A priority Critical patent/JPH0816470A/ja
Priority to US08/497,751 priority patent/US5778429A/en
Publication of JPH0816470A publication Critical patent/JPH0816470A/ja
Priority to US09/070,851 priority patent/US6295579B1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/27—Using a specific cache architecture
    • G06F2212/272—Cache only memory architecture [COMA]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 キャッシュに登録されるリモートデータによ
りキャッシュに溢れが生じ、キャッシュから高使用頻度
のローカルデータが追い出されるのを防止する。 【構成】 キャッシュをローカルリモート分離キャッシ
ュ３０とし、該キャッシュ３０は、ローカルデータ領域
４０とリモートデータ領域７０とアドレスアレイ３５０
を有するキャッシュと、キャッシュメモリコントローラ
３４０と、プロセッサからのアクセス要求アドレスに基
づきアクセス要求がローカルデータとリモートデータの
いずれに対するアクセスかを判定するマスク３１０と比
較器３２０とノード番号レジスタ３３０からなる判定手
段と、該手段の判定結果とアクセス要求アドレスに基づ
きキャッシュにアクセスするアドレスを生成し前記コン
トローラに出力するアドレス混成器３７０を備え、自ノ
ードへのアクセスはローカルデータ領域に、他ノードへ
のアクセスはリモートデータ領域にアクセスする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数のキャッシュメモ
リおよび共有メモリを有する並列計算機に係り、特に、
共有メモリとして分散型共有メモリを有する並列計算機
に関する。
【０００２】
【従来の技術】計算機性能の向上のため、多数台のプロ
セッサを並列動作させる並列計算機が有望視されてい
る。並列計算機ではプロセッサ間の通信手段が必要とな
る。通信手段としては、ネットワークを介してメッセー
ジを交換するメッセージパッシング方式と、各プロセッ
サよりアクセスできる共有メモリ領域を用意する共有メ
モリ方式とがある。メッセージパッシング方式における
メッセージの交換は、一般にオペレーティングシステム
を起動することで実現する。オペレーティングシステム
の起動は、特に短いメッセージの通信において、非常に
重いオーバヘッドとなる。これに対し、共有メモリを用
いる方法では、オペレーティングシステムを起動するこ
となく通信が実現する。このため、共有メモリ方式は、
通信におけるプロセッサの負担を軽減できる。
【０００３】大規模並列計算機の共有メモリ方式とし
て、共有メモリを分割・分散させて用意する、分散型共
有メモリ方式が有効である。共有メモリを分散させるこ
とで、複数のプロセッサによる共有メモリの同時アクセ
スが可能になり、高度な並列性を持つ処理が実現する。
分散共有メモリ方式は、プロセッサと一部の共有メモリ
とを持つ構成要素(ノード)を、ネットワークで結合する
構成が知られている。分散型共有メモリシステムとして
は、特開平５−８９０５６などが開示されている。これ
らの方式では、プロセッサが共有メモリをアクセスする
場合、高い確率でネットワークを介してデータ転送する
ことになる。近年のプロセッサの処理速度の向上は、ネ
ットワーク速度の向上と比べ著しい。このため、ネット
ワークを介するアクセスでは、遅延時間が大きな問題に
なる。
【０００４】各プロセッサの共有メモリアクセスの高速
化手段として、キャッシュメモリを各ノードに用意する
方式が有効である。キャッシュメモリは、共有メモリの
一部の内容を登録する、小容量高速なバッファである。
キャッシュメモリを用意する分散型共有メモリとして
は、特開平５−１２８０７１、「Ｔｈｅ Ｓｔａｎｆｏ
ｒｄ Ｄａｓｈ Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ，ＩＥ
ＥＥ Ｃｏｍｐｕｔｅｒ，Ｍａｒｃｈ １９９２ ｐ
ｐ．６３〜７８」などがある。これら、キャッシュメモ
リを使用する分散型共有メモリは、同じノード内の共有
メモリ上のデータ（ローカルデータ）と、他ノードの共
有メモリ上のデータ（リモートデータ）とを、同一のキ
ャッシュメモリに記録することを特徴とする。分散型共
有メモリシステムでは、大規模配列データを分割し、各
ノードの共有メモリに分散させて配置する。配列演算に
おいては、各プロセッサがローカルデータとともに、リ
モートデータを利用し、並列に計算を行う。配列演算で
使用するリモートデータは、一般に膨大である。キャッ
シュメモリを持つ分散型共有メモリシステムで大規模配
列演算を行った場合には、演算で使用するリモートデー
タがキャッシュメモリに入り切らず、キャッシュ溢れが
発生する。配列データとは別に、ローカルデータの中に
は、ＯＳが利用する各種のシステム変数など、データ量
は限られているが極めて高い頻度で利用するデータが存
在する。このような使用頻度の高いデータは、常にキャ
ッシュメモリに登録されていることが性能上望まれる。
【０００５】
【発明が解決しようとする課題】前記のキャッシュメモ
リを用いた分散型共有メモリシステムで、大規模配列演
算を実行した場合、他ノードのデータをアクセスしたこ
とにより発生するキャッシュ溢れのために、使用頻度の
高いローカルデータがキャッシュメモリから追い出され
てしまい、性能が低下する。
【０００６】本発明の目的は、上記問題を解決し、キャ
ッシュメモリに登録されるリモートデータによりキャッ
シュメモリに溢れが生じ、キャッシュメモリから使用頻
度の高いローカルデータが追い出されることを防止する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数のプロセッサと該各プロセッサがア
クセスできる複数の分散型の共有メモリを備え、前記プ
ロセッサと前記共有メモリとより構成されるノードを複
数持ち、前記各共有メモリのデータを登録するキャッシ
ュメモリを前記各ノード内に備える計算機において、前
記キャッシュメモリは、ローカルリモート分離キャッシ
ュメモリであり、該ローカルリモート分離キャッシュメ
モリは、ローカルデータ領域とリモートデータ領域とア
ドレスアレイを有するキャッシュメモリと、キャッシュ
メモリコントローラと、プロセッサからのアクセス要求
アドレスに基づきアクセス要求が自ノードに対するアク
セスか他ノードに対するアクセスかを判定する判定手段
と、該判定手段の判定結果と前記アクセス要求アドレス
に基づきキャッシュメモリにアクセスするアドレスを生
成し前記キャッシュメモリコントローラに出力するアド
レス混成器を備え、自ノードに属するデータに対するア
クセスは前記ローカルデータ領域に、他ノードに属する
データに対するアクセスは前記リモートデータ領域にア
クセスするようにしている。また、前記キャッシュメモ
リは、アドレスアレイとキャッシュメモリとキャッシュ
メモリコントローラからなるローカルデータキャッシュ
メモリと、アドレスアレイとキャッシュメモリとキャッ
シュメモリコントローラからなるリモートデータキャッ
シュメモリからなり、プロセッサからのアクセス要求ア
ドレスに基づきアクセス要求が自ノードに対するアクセ
スか他ノードに対するアクセスかを判定し、該判定結果
に基づき前記ローカルデータキャッシュメモリかリモー
トデータキャッシュメモリのいずれかにアクセスアドレ
スを出力するアクセス分離部を備え、自ノードに属する
データに対するアクセスは前記ローカルデータキャッシ
ュメモリに、他ノードに属するデータに対するアクセス
は前記リモートデータキャッシュメモリにアクセスする
ようにしている。
【０００８】
【作用】使用頻度の高いローカルデータはローカルデー
タ領域またはローカルデータキャッシュに登録されるた
め、リモートデータはリモートデータ領域またはリモー
トデータキャッシュに登録され、リモートデータに対す
るアクセスによりローカルデータがキャッシュメモリか
ら溢れ出ることがなくなり、これにより並列計算機の性
能が向上する。
【０００９】
【実施例】
〈実施例１〉図１に本発明の実施例を示す。本実施例
は、プロセッサ２０、１２０、共有メモリ６０、１６
０、およびローカルリモート分離キャッシュメモリ３
０、１３０を持つノード１０、１１０を、ネットワーク
２００で接続する。ローカルリモート分離キャッシュメ
モリ３０、１３０の内部には、ローカルデータ領域４
０、１４０、およびリモートデータ領域７０、１７０を
持つ（ノード１０とノード１１０は同じ構成を取る）。
本実施例では、ネットワーク２００に、ノード１０、１
１０と同じ構成のノードを計８個持つとする。
【００１０】最初に、本実施例のアドレス空間を、図３
を用いて説明する。本実施例では、共有メモリ２５６メ
ガバイトをもつノードを８個ネットワークで結合する。
この場合、分散型共有メモリ方式では、アドレス０００
０００００〜７ＦＦＦＦＦＦＦまでの２ギガバイトの領
域５８０から、各ノードの共有メモリをアクセスできる
ことになる。アドレス空間の上位にはＩ／Ｏアクセスの
ための領域５９０があり、この領域の中に、ノード番号
レジスタ３３０をアクセスするためのアドレス６００が
存在する。ノード番号レジスタ３３０は、図２Ａに示す
ように、ローカルリモート分離キャッシュメモリ３０、
１３０内に存在し、自ノード番号を記憶するレジスタで
ある。以上述べた例におけるアドレスビットの意味を、
図４のアドレス情報６１０に示す。最上位ビットがメモ
リアクセスかＩ／Ｏアクセスかを判定するためのビット
であり、以下３ビットはメモリアクセスの場合にアクセ
ス先のノード番号を示す。
【００１１】次に、図１、図２Ａを用いて、各ノードの
初期化の時点での動作を説明する。各ノードのプロセッ
サ２０、１２０は、ＯＳより与えられる自ノード番号
を、アドレス空間上の特定アドレス６００にストアす
る。ストアされた自ノード番号情報は、データ線５２０
を通じてノード番号レジスタ３３０にセットされる。以
下、図１、図２Ａを用いて、プロセッサ２０が、自ノー
ド１０内の共有メモリ６０および他ノード１１０内の共
有メモリ１６０をロードまたはストアした場合の、本発
明の実施例について説明する。
【００１２】［１］ プロセッサ２０が自ノード１０内
のローカルデータをロードする場合 （１−１） ロードするデータが、ローカルリモート分
離キャッシュメモリ３０のローカルデータ領域４０に登
録されていない場合 プロセッサ２０より出されたロード要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でロ
ード要求アドレスよりローカルデータに対するロード
か、リモートデータに対するロードかが判定される。こ
の判定は、マスク３１０、比較器３２０、ノード番号レ
ジスタ３３０からなる判定手段により行なわれる。判定
方法を図４に示す。ロード要求アドレス６１０と、マス
ク３１０の保持する情報６２０との論理積をとること
で、ノード番号６３０が抽出できる。これとノード番号
レジスタ３３０内の情報６４０とを比較器３２０で比較
し、一致の場合にはローカルデータアクセス、不一致の
場合にはリモートデータアクセスと認識できる。比較器
３２０は、比較の結果、ローカルデータに対するロード
であると判定し、ローカルリモート判定信号線５４０を
通じて、アドレス混成器３７０に１を送出するととも
に、ローカルメモリアクセス部３９０をアクティブとす
る。ロード要求は、マスク３１０、比較器３２０によっ
てローカルリモート判定を受けると同時に、アドレス信
号線５１０よりアドレス混成器３７０に送出される。
【００１３】アドレス混成器３７０におけるアドレス混
成法について、図２Ｂを用いて説明する。ここでは、１
メガバイトのダイレクトマップキャッシュメモリ用にア
ドレスを混成する。アドレス信号線５１０から得られる
アドレス信号５１２の下位１９ビットと、上位１２ビッ
ト（共有メモリ空間の大きさを２ギガバイトの場合）の
間に、ローカルリモート判定信号線５４０から得られる
１ビットのローカルリモート判定信号５４２を埋め込
み、混成アドレス５７２を生成する。アドレス混成器３
７０により生成された混成アドレス５７２はキャッシュ
メモリコントローラ３４０に伝えられる。キャッシュメ
モリコントローラ３４０は、混成アドレス５７２を、キ
ャッシュメモリ制御信号線５５０を通じてアドレスアレ
イ３５０に出す。ローカルリモート判定信号線が１であ
ることから、混成アドレス５７２の下位２０ビットの値
は１６進数で８００００〜ＦＦＦＦＦとなる。よって、
キャッシュメモリコントローラ３４０はロード要求に対
し、１メガバイトのダイレクトマップのキャッシュメモ
リの上位５１２キロバイトに相当するローカルデータ領
域４０について、アドレスアレイ３５０を検索する。検
索の結果、要求データについては登録が無いことがキャ
ッシュメモリ制御線５５０を通じてキャッシュメモリコ
ントローラ３４０に伝わる。
【００１４】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４０は、メモリへのロード要求を
メモリアクセス要求信号線５６０を通じて、ローカルメ
モリアクセス部３９０およびリモートメモリアクセス部
４００に出す。ローカルメモリアクセス部３９０は、ロ
ーカルリモート判定信号線５４０によりアクティブとな
っているため、アドレス信号線５１０の示すロード要求
アドレスを、セレクタ５０を介し、共有メモリ６０に出
す。共有メモリ６０は、ロード要求に対する返答データ
をローカルメモリアクセス部３９０に返す。返答データ
は、データ線５２０を通じてプロセッサ２０に送られ
る。同時に、キャッシュメモリコントローラ３４０から
は、返答データ登録の要求がキャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出力される。
アドレスアレイ３５０は、登録要求を受けて、ローカル
データ領域４０のデータを一部抹消し（すなわち、ロー
カルデータ領域４０のいずれかのエントリを抹消し）、
データ線５３０を通じて得られる返答データをローカル
データ領域４０に新たに登録するとともに、アドレスア
レイ３５０内の情報を更新する。以上により、キャッシ
ュメモリの上位５１２キロバイトに相当するローカルデ
ータ領域４０に登録されていないローカルデータに対す
るロードでは、キャッシュメモリの下位５１２キロバイ
トに相当するリモートデータ領域７０は影響を受けな
い。
【００１５】（１−２） ロードするデータが、ローカ
ルリモート分離キャッシュメモリ３０のローカルデータ
領域４０に登録されている場合 プロセッサ２０より出されたロード要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でロ
ード要求アドレスよりローカルデータに対するロード
か、リモートデータに対するロードかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果ローカルデータに対するロードであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に１を送出するとともに、ローカルメ
モリアクセス部３９０をアクティブとする。ロード要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。アドレス混成器３
７０により生成された混成アドレス５７２はキャッシュ
メモリコントローラ３４０に伝えられる。キャッシュメ
モリコントローラ３４０は、混成アドレス５７２を、キ
ャッシュメモリ制御信号線５５０を通じてアドレスアレ
イ３５０に出す。ローカルリモート判定信号線が１であ
ることから、混成アドレス５７２の下位２０ビットの値
は１６進数で８００００〜ＦＦＦＦＦとなる。よって、
キャッシュメモリコントローラ３４０はロード要求に対
し、１メガバイトのダイレクトマップのキャッシュメモ
リの上位５１２キロバイトに相当するローカルデータ領
域４０について、アドレスアレイ３５０を検索する。検
索の結果、要求データについては登録が有ることがキャ
ッシュメモリ制御線５５０を通じてキャッシュメモリコ
ントローラ３４０に伝わる。同時に登録されているデー
タが、データ線５３０、５２０を通じてプロセッサ２０
に送られる。以上により、ローカルデータ領域４０に登
録されているローカルデータに対するロードでは、リモ
ートデータ領域７０は影響を受けない。
【００１６】［２］ プロセッサ２０が自ノード１０内
のローカルデータをストアする場合 （２−１） ストアするデータが、ローカルリモート分
離キャッシュメモリ３０のローカルデータ領域４０に登
録されていない場合 プロセッサ２０より出されたストア要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でス
トア要求アドレスよりローカルデータに対するストア
か、リモートデータに対するストアかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果ローカルデータに対するストアであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に１を送出するとともに、ローカルメ
モリアクセス部３９０をアクティブとする。ストア要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。
【００１７】アドレス混成器３７０により生成された混
成アドレス５７２はキャッシュメモリコントローラ３４
０に伝えられる。キャッシュメモリコントローラ３４０
は、混成アドレス５７２を、キャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出す。ローカ
ルリモート判定信号線が１であることから、混成アドレ
ス５７２の下位２０ビットの値は１６進数で８００００
〜ＦＦＦＦＦとなる。よって、キャッシュメモリコント
ローラ３４０はストア要求に対し、１メガバイトのダイ
レクトマップのキャッシュメモリの上位５１２キロバイ
トに相当するローカルデータ領域４０について、アドレ
スアレイ３５０を検索する。検索の結果、要求データに
ついては登録が無いことがキャッシュメモリ制御線５５
０を通じてキャッシュメモリコントローラ３４０に伝わ
る。登録無しの情報を受けた場合、キャッシュメモリコ
ントローラ３４０は、メモリへのストア要求をメモリア
クセス要求信号線５６０を通じて、ローカルメモリアク
セス部３９０およびリモートメモリアクセス部４００に
出す。ローカルメモリアクセス部３９０は、ローカルリ
モート判定信号線５４０によりアクティブとなっている
ため、アドレス信号線５１０の示すストア要求アドレ
ス、およびデータ信号線５２０の示すストアデータを、
セレクタ５０を介し、共有メモリ６０に出す。共有メモ
リ６０は、要求に従ってデータを更新する（すなわち、
更新データは、キャッシュではなく、共有メモリに格納
される）。以上により、ローカルデータ領域４０に登録
されていないローカルデータに対するストアでは、リモ
ートデータ領域７０は影響を受けない。
【００１８】（２−２） ストアするデータが、ローカ
ルリモート分離キャッシュメモリ３０のローカルデータ
領域４０に登録されている場合 プロセッサ２０より出されたストア要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でス
トア要求アドレスよりローカルデータに対するストア
か、リモートデータに対するストアかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果ローカルデータに対するストアであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に１を送出するとともに、ローカルメ
モリアクセス部３９０をアクティブとする。ストア要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。
【００１９】アドレス混成器３７０により生成された混
成アドレス５７２はキャッシュメモリコントローラ３４
０に伝えられる。キャッシュメモリコントローラ３４０
は、混成アドレス５７２を、キャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出す。ローカ
ルリモート判定信号線が１であることから、混成アドレ
ス５７２の下位２０ビットの値は１６進数で８００００
〜ＦＦＦＦＦとなる。よって、キャッシュメモリコント
ローラ３４０はストア要求に対し、１メガバイトのダイ
レクトマップのキャッシュメモリの上位５１２キロバイ
トに相当するローカルデータ領域４０について、アドレ
スアレイ３５０を検索する。検索の結果、要求データに
ついては登録が有ることがキャッシュメモリ制御線５５
０を通じてキャッシュメモリコントローラ３４０に伝わ
る。
【００２０】登録有りの情報を受けた場合、キャッシュ
メモリコントローラ３４０は、ストア要求されているデ
ータの登録を抹消する要求をアドレスアレイ３５０に出
力する。アドレスアレイ３５０は、登録抹消要求を受け
てローカルデータ領域４０からストアされたデータの登
録情報を抹消する。さらに、キャッシュメモリコントロ
ーラ３４０は、メモリへのストア要求をメモリアクセス
要求信号線５６０を通じて、ローカルメモリアクセス部
３９０およびリモートメモリアクセス部４００に出す。
ローカルメモリアクセス部３９０は、ローカルリモート
判定信号線５４０によりアクティブとなっているため、
アドレス信号線５１０の示すストア要求アドレス、およ
びデータ信号線５２０の示すストアデータを、セレクタ
５０を介し、共有メモリ６０に出す。共有メモリ６０
は、要求に従ってデータを更新する。以上により、ロー
カルデータ領域４０に登録されているローカルデータに
対するストアでは、リモートデータ領域７０は影響を受
けない。
【００２１】［３］ プロセッサ２０が他ノード１１０
内のリモートデータをロードする場合 （３−１） ロードするデータが、ローカルリモート分
離キャッシュメモリ３０のリモートデータ領域７０に登
録されていない場合 プロセッサ２０より出されたロード要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でロ
ード要求アドレスよりローカルデータに対するロード
か、リモートデータに対するロードかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果リモートデータに対するロードであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に０を送出するとともに、リモートメ
モリアクセス部４００をアクティブとする。ロード要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。
【００２２】アドレス混成器３７０により生成された混
成アドレス５７２はキャッシュメモリコントローラ３４
０に伝えられる。キャッシュメモリコントローラ３４０
は、混成アドレス５７２を、キャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出す。ローカ
ルリモート判定信号線が０であることから、混成アドレ
ス５７２の下位２０ビットの値は１６進数で０００００
〜７ＦＦＦＦとなる。よって、キャッシュメモリコント
ローラ３４０はストア要求に対し、１メガバイトのダイ
レクトマップのキャッシュメモリの下位５１２キロバイ
トに相当するリモートデータ領域７０について、アドレ
スアレイ３５０を検索する。検索の結果、要求データに
ついては登録が無いことがキャッシュメモリ制御線５５
０を通じてキャッシュメモリコントローラ３４０に伝わ
る。
【００２３】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４０は、メモリへのロード要求を
メモリアクセス要求信号線５６０を通じて、ローカルメ
モリアクセス部３９０およびリモートメモリアクセス部
４００に出す。リモートメモリアクセス部４００は、ロ
ーカルリモート判定信号線５４０によりアクティブとな
っているため、アドレス信号線５１０の示すロード要求
アドレスを、リモートアクセス発行部８０に出す。リモ
ートアクセス発行部８０は、リモートメモリアクセス部
４００からの要求に対し、リモートロード要求メッセー
ジを作成する。さらに、図４と同様の手法を用いて、ロ
ード要求アドレスからノード番号を抽出し、抽出した番
号のノードのリモートアクセス受付部１９０へ、ネット
ワーク２００を通じてリモートロード要求メッセージを
送信する。リモートロード要求メッセージを受けたリモ
ートアクセス受付部１９０は、共有メモリ１６０からデ
ータをロードした後に、ロードデータを含むリモートロ
ード返答メッセージを作成し、リモートアクセス発行部
８０にネットワーク２００を通じて返信する。リモート
アクセス発行部８０は、返信されたリモートロード返答
メッセージからロード要求に対する返答データを抽出
し、リモートメモリアクセス部４００に返す。返答デー
タは、データ線５２０を通じてプロセッサ２０に送られ
る。同時に、キャッシュメモリコントローラ３４０から
は、返答データ登録の要求がキャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出力される。
アドレスアレイ３５０は、登録要求を受けて、リモート
データ領域７０のデータを一部抹消し、データ線５３０
を通じて得られる返答データをリモートデータ領域７０
に新たに登録するとともに、アドレスアレイ３５０内の
情報を更新する。以上により、リモートデータ領域７０
に登録されていないリモートデータに対するロードで
は、ローカルデータ領域４０は影響を受けない。
【００２４】（３−２） ロードするデータが、ローカ
ルリモート分離キャッシュメモリ３０のリモートデータ
領域７０に登録されている場合 プロセッサ２０より出されたロード要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でロ
ード要求アドレスよりローカルデータに対するロード
か、リモートデータに対するロードかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果リモートデータに対するロードであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に０を送出するとともに、リモートメ
モリアクセス部４００をアクティブとする。ロード要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。
【００２５】アドレス混成器３７０により生成された混
成アドレス５７２はキャッシュメモリコントローラ３４
０に伝えられる。キャッシュメモリコントローラ３４０
は、混成アドレス５７２を、キャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出す。ローカ
ルリモート判定信号線が０であることから、混成アドレ
ス５７２の下位２０ビットの値は１６進数で０００００
〜７ＦＦＦＦとなる。よって、キャッシュメモリコント
ローラ３４０はストア要求に対し、１メガバイトのダイ
レクトマップのキャッシュメモリの下位５１２キロバイ
トに相当するリモートデータ領域７０について、アドレ
スアレイ３５０を検索する。検索の結果、要求データに
ついては登録が有ることがキャッシュメモリ制御線５５
０を通じてキャッシュメモリコントローラ３４０に伝わ
る。同時に登録されているデータが、データ線５３０、
５２０を通じてプロセッサ２０に送られる。以上によ
り、リモートデータ領域７０に登録されているリモート
データに対するロードでは、ローカルデータ領域４０は
影響を受けない。
【００２６】［４］ プロセッサ２０が他ノード１１０
内のリモートデータをストアする場合 （４−１） ストアするデータが、ローカルリモート分
離キャッシュメモリ３０のリモートデータ領域７０に登
録されていない場合 プロセッサ２０より出されたストア要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でス
トア要求アドレスよりローカルデータに対するストア
か、リモートデータに対するストアかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果リモートデータに対するストアであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に０を送出するとともに、リモートメ
モリアクセス部４００をアクティブとする。ストア要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。
【００２７】アドレス混成器３７０により生成された混
成アドレス５７２はキャッシュメモリコントローラ３４
０に伝えられる。キャッシュメモリコントローラ３４０
は、混成アドレス５７２を、キャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出す。ローカ
ルリモート判定信号線が０であることから、混成アドレ
ス５７２の下位２０ビットの値は１６進数で０００００
〜７ＦＦＦＦとなる。よって、キャッシュメモリコント
ローラ３４０はストア要求に対し、１メガバイトのダイ
レクトマップのキャッシュメモリの下位５１２キロバイ
トに相当するリモートデータ領域７０について、アドレ
スアレイ３５０を検索する。検索の結果、要求データに
ついては登録が無いことがキャッシュメモリ制御線５５
０を通じてキャッシュメモリコントローラ３４０に伝わ
る。
【００２８】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４０は、メモリへのストア要求を
メモリアクセス要求信号線５６０を通じて、ローカルメ
モリアクセス部３９０およびリモートメモリアクセス部
４００に出す。リモートメモリアクセス部４００は、ロ
ーカルリモート判定信号線５４０によりアクティブとな
っているため、アドレス信号線５１０の示すストア要求
アドレス、およびデータ信号線５２０の示すストアデー
タを、リモートアクセス発行部８０に出力する。リモー
トアクセス発行部８０は、リモートメモリアクセス部４
００からの要求に対し、ストア要求アドレスおよびデー
タを含むリモートストア要求メッセージを作成する。さ
らに、図４と同様の手法を用いて、ストア要求アドレス
からノード番号を抽出し、抽出した番号のノードのリモ
ートアクセス受付部１９０へ、ネットワーク２００を通
じてリモートストア要求メッセージを送信する。リモー
トストア要求メッセージを受けたリモートアクセス受付
部１９０は、メッセージからリモートストアアドレスお
よびデータを抽出し、共有メモリ１６０に出力する。共
有メモリ１６０は、要求に従い、データを更新する。以
上により、リモートデータ領域７０に登録されていない
リモートデータに対するストアでは、ローカルデータ領
域４０は影響を受けない。
【００２９】（４−２） ストアするデータが、ローカ
ルリモート分離キャッシュメモリ３０のリモートデータ
領域７０に登録されている場合 プロセッサ２０より出されたストア要求が、図２Ａのロ
ーカルリモート分離キャッシュメモリ３０に出力される
と、ローカルリモート分離キャッシュメモリ３０内でス
トア要求アドレスよりローカルデータに対するストア
か、リモートデータに対するストアかが判定される。判
定方法は、（１−１）と同様である。比較器３２０は、
比較の結果リモートデータに対するストアであると判定
し、ローカルリモート判定信号線５４０を通じて、アド
レス混成器３７０に０を送出するとともに、リモートメ
モリアクセス部４００をアクティブとする。ストア要求
は、マスク３１０、比較器３２０によってローカルリモ
ート判定を受けると同時に、アドレス信号線５１０より
アドレス混成器３７０に送出される。
【００３０】アドレス混成器３７０により生成された混
成アドレス５７２はキャッシュメモリコントローラ３４
０に伝えられる。キャッシュメモリコントローラ３４０
は、混成アドレス５７２を、キャッシュメモリ制御信号
線５５０を通じてアドレスアレイ３５０に出す。ローカ
ルリモート判定信号線が０であることから、混成アドレ
ス５７２の下位２０ビットの値は１６進数で０００００
〜７ＦＦＦＦとなる。よって、キャッシュメモリコント
ローラ３４０はストア要求に対し、１メガバイトのダイ
レクトマップのキャッシュメモリの下位５１２キロバイ
トに相当するリモートデータ領域７０について、アドレ
スアレイ３５０を検索する。検索の結果、要求データに
ついては登録が有ることがキャッシュメモリ制御線５５
０を通じてキャッシュメモリコントローラ３４０に伝わ
る。
【００３１】登録有りの情報を受けた場合、キャッシュ
メモリコントローラ３４０は、ストア要求されているデ
ータの登録を抹消する要求をアドレスアレイ３５０に出
力する。アドレスアレイ３５０は、ローカルリモート判
定信号線５４０によりアクティブとなっているため、登
録抹消要求を受けてリモートデータ領域７０から登録情
報を抹消する。さらに、キャッシュメモリコントローラ
３４０は、メモリへのストア要求をメモリアクセス要求
信号線５６０を通じて、ローカルメモリアクセス部３９
０およびリモートメモリアクセス部４００に出す。リモ
ートメモリアクセス部４００は、ローカルリモート判定
信号線５４０によりアクティブとなっているため、アド
レス信号線５１０の示すストア要求アドレス、およびデ
ータ信号線５２０の示すストアデータを、リモートアク
セス発行部８０に出力する。リモートアクセス発行部８
０は、リモートメモリアクセス部４００からの要求に対
し、ストア要求アドレスおよびデータを含むリモートス
トア要求メッセージを作成する。さらに、図４と同様の
手法を用いて、ストア要求アドレスからノード番号を抽
出し、抽出した番号のノードのリモートアクセス受付部
１９０へ、ネットワーク２００を通じてリモートストア
要求メッセージを送信する。リモートストア要求メッセ
ージを受けたリモートアクセス受付部１９０は、メッセ
ージからリモートストアアドレスおよびデータを抽出
し、共有メモリ１６０に出力する。共有メモリ１６０
は、要求に従い、データを更新する。以上により、リモ
ートデータ領域７０に登録されているリモートデータに
対するストアでは、ローカルデータ領域４０は影響を受
けない。
【００３２】〈実施例２〉図５に本発明の実施例を示
す。本実施例は、プロセッサ２５、１２５、共有メモリ
６５、１６５、およびローカルデータキャッシュ４５、
１４５、リモートデータキャッシュ７５を持つノード１
５、１１５を、ネットワーク２０５で接続する（ノード
１５とノード１１５は同じ構成を取る）。本実施例で
は、ネットワーク２０５に、ノード１５、１１５と同じ
構成のノードを計８個持つとする。
【００３３】最初に、本実施例のアドレス空間を、図３
を用いて説明する。本実施例では、共有メモリ２５６メ
ガバイトをもつノードを８個ネットワークで結合する。
この場合、分散型共有メモリ方式では、アドレス０００
０００００〜７ＦＦＦＦＦＦＦまでの２ギガバイトの領
域５８０から、各ノードの共有メモリをアクセスできる
ことになる。アドレス空間の上位にはＩ／Ｏアクセスの
ための領域５９０があり、この領域の中に、ノード番号
レジスタ３３５をアクセスするためのアドレス６００が
存在する。ノード番号レジスタ３３５は、図６に示すよ
うに、アクセス分離部３５、１３５内に存在し、自ノー
ド番号を記憶するレジスタである。以上述べた例におけ
るアドレスビットの意味を、図４のアドレス情報６１０
に示す。最上位ビットがメモリアクセスかＩ／Ｏアクセ
スかを判定するためのビットであり、以下３ビットはメ
モリアクセスの場合にアクセス先のノード番号を示す。
次に、図５、図６を用いて、各ノードの初期化の時点で
の動作を説明する。各ノードのプロセッサ２５、１２５
は、ＯＳより与えられる自ノード番号を、アドレス空間
上の特定アドレス６００にストアする。ストアされた自
ノード番号情報は、データ線５２５を通じてノード番号
レジスタ３３５にセットされる。以下、図５、図６、図
７、図８を用いて、プロセッサ２５が、自ノード１５内
の共有メモリ６５および他ノード１１５内の共有メモリ
１６５をロードまたはストアした場合の、実施例２につ
いて説明する。
【００３４】［１］ プロセッサ２５が自ノード１５内
のローカルデータをロードする場合 （１−１） ロードするデータが、ローカルデータキャ
ッシュ４５に登録されていない場合 プロセッサ２５より出されたロード要求が、図６のアク
セス分離部３５に出力されると、ロード要求アドレスよ
りローカルデータに対するロードか、リモートデータに
対するロードかが判定される。判定方法を図４に示す。
ロード要求アドレス６１０と、マスク３１５の保持する
情報６２０との論理積をとることで、ノード番号６３０
が抽出できる。これとノード番号レジスタ３３５内の情
報６４０とを比較器３２５で比較し、一致の場合にはロ
ーカルデータアクセス、不一致の場合にはリモートデー
タアクセスと認識できる。比較器３２５は、比較の結果
ローカルデータに対するロードであると判定し、ローカ
ルリモート判定信号線５４５を通じて、ラッチ３９５を
アクティブとする。これにより、ロード要求は、図７に
示すローカルデータキャッシュ４５に出力される。
【００３５】ローカルデータキャッシュ４５に出力され
たロード要求は、アドレス信号線５１３よりキャッシュ
メモリコントローラ３４３に伝えられる。キャッシュメ
モリコントローラ３４３は、ロード要求のアドレスを、
キャッシュメモリ制御信号線５５３を通じてアドレスア
レイ３５３に出す。キャッシュメモリ３６３に登録され
ている情報のアドレスを記憶するアドレスアレイ３５３
が、キャッシュメモリコントローラ３４３からロード要
求されているデータのキャッシュメモリ３６３への登録
の有無を判定し、登録無しの情報をキャッシュメモリ制
御線５５３を通じてキャッシュメモリコントローラ３４
３に伝える。
【００３６】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４３は、メモリへのロード要求
を、メモリアクセス要求信号線５６３を通じて、メモリ
アクセス部３９３に出す。メモリアクセス部３９３は、
アドレス信号線５１３の示すロード要求アドレスを、セ
レクタ５５を介し、共有メモリ６５に出す。共有メモリ
６５は、ロード要求に対する返答データをメモリアクセ
ス部３９３に返す。返答データは、データ線５２３を通
じてプロセッサ２５に送られる。同時に、キャッシュメ
モリコントローラ３４３からは、返答データ登録の要求
がキャッシュメモリ制御信号線５５３を通じてアドレス
アレイ３５３に出力される。アドレスアレイ３５３は、
登録要求を受けて、キャッシュメモリ３６３のデータを
一部抹消し、データ線５３３を通じて得られる返答デー
タをキャッシュメモリ３６３に新たに登録するととも
に、アドレスアレイ３５３内の情報を更新する。以上に
より、ローカルデータキャッシュ４５に登録されていな
いローカルデータに対するロードでは、リモートデータ
キャッシュ７５は影響を受けない。
【００３７】（１−２） ロードするデータが、ローカ
ルデータキャッシュ４５に登録されている場合 プロセッサ２５より出されたロード要求が、図６のアク
セス分離部３５に出力されると、ロード要求アドレスよ
りローカルデータに対するロードか、リモートデータに
対するロードかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果ローカルデ
ータに対するロードであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ３９５をアクティブ
とする。これにより、ロード要求は、図７に示すローカ
ルデータキャッシュ４５に出力される。
【００３８】ローカルデータキャッシュ４５に出力され
たロード要求は、アドレス信号線５１３よりキャッシュ
メモリコントローラ３４３に伝えられる。キャッシュメ
モリコントローラ３４３は、ロード要求のアドレスを、
キャッシュメモリ制御信号線５５３を通じてアドレスア
レイ３５３に出す。キャッシュメモリ３６３に登録され
ている情報のアドレスを記憶するアドレスアレイ３５３
が、キャッシュメモリコントローラ３４３からロード要
求されているデータのキャッシュメモリ３６３への登録
の有無を判定し、登録有りの情報をキャッシュメモリ制
御線５５３を通じてキャッシュメモリコントローラ３４
３に伝える。同時に登録されているデータを、データ線
５３３、５２３を通じてプロセッサ２５に送る。以上に
より、ローカルデータキャッシュ４５に登録されている
ローカルデータに対するロードでは、リモートデータキ
ャッシュ７５は影響を受けない。
【００３９】［２］ プロセッサ２５が自ノード１５内
のローカルデータをストアする場合 （２−１） ストアするデータが、ローカルデータキャ
ッシュ４５に登録されていない場合 プロセッサ２５より出されたストア要求が、図６のアク
セス分離部３５に出力されると、ストア要求アドレスよ
りローカルデータに対するストアか、リモートデータに
対するストアかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果ローカルデ
ータに対するストアであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ３９５をアクティブ
とする。これにより、ストア要求は、図７に示すローカ
ルデータキャッシュ４５に出力される。
【００４０】ローカルデータキャッシュ４５に出力され
たストア要求は、アドレス信号線５１３よりキャッシュ
メモリコントローラ３４３に伝えられる。キャッシュメ
モリコントローラ３４３は、ストア要求のアドレスを、
キャッシュメモリ制御信号線５５３を通じてアドレスア
レイ３５３に出す。キャッシュメモリ３６３に登録され
ている情報のアドレスを記憶するアドレスアレイ３５３
が、キャッシュメモリコントローラ３４３からストア要
求されているデータのキャッシュメモリ３６３への登録
の有無を判定し、登録無しの情報をキャッシュメモリ制
御線５５３を通じてキャッシュメモリコントローラ３４
３に伝える。
【００４１】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４３は、メモリへのストア要求
を、メモリアクセス要求信号線５６３を通じて、メモリ
アクセス部３９３に出す。メモリアクセス部３９３は、
アドレス信号線５１３の示すストア要求アドレス、およ
びデータ信号線５２３の示すストアデータを、セレクタ
５５を介し、共有メモリ６５に出す。共有メモリ６５
は、要求に従ってデータを更新する。以上により、ロー
カルデータキャッシュ４５に登録されていないローカル
データに対するストアでは、リモートデータキャッシュ
７５は影響を受けない。
【００４２】（２−２） ストアするデータが、ローカ
ルデータキャッシュ４５に登録されている場合 プロセッサ２５より出されたストア要求が、図６のアク
セス分離部３５に出力されると、ストア要求アドレスよ
りローカルデータに対するストアか、リモートデータに
対するストアかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果ローカルデ
ータに対するストアであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ３９５をアクティブ
とする。これにより、ストア要求は、図７に示すローカ
ルデータキャッシュ４５に出力される。
【００４３】ローカルデータキャッシュ４５に出力され
たストア要求は、アドレス信号線５１３よりキャッシュ
メモリコントローラ３４３に伝えられる。キャッシュメ
モリコントローラ３４３は、ストア要求のアドレスを、
キャッシュメモリ制御信号線５５３を通じてアドレスア
レイ３５３に出す。キャッシュメモリ３６３に登録され
ている情報のアドレスを記憶するアドレスアレイ３５３
が、キャッシュメモリコントローラ３４３からストア要
求されているデータのキャッシュメモリ３６３への登録
の有無を判定し、登録有りの情報をキャッシュメモリ制
御線５５３を通じてキャッシュメモリコントローラ３４
３に伝える。
【００４４】登録有りの情報を受けた場合、キャッシュ
メモリコントローラ３４３は、ストア要求されているデ
ータの登録を抹消する要求をアドレスアレイ３５３に出
力する。アドレスアレイ３５３は、登録抹消要求を受け
てキャッシュメモリ３６３から登録情報を抹消するとと
もに、アドレスアレイ３５３の情報を更新する。さら
に、キャッシュメモリコントローラ３４３は、メモリへ
のストア要求をメモリアクセス要求信号線５６３を通じ
て、メモリアクセス部３９３に出す。ローカルメモリア
クセス部３９３は、アドレス信号線５１３の示すストア
要求アドレス、およびデータ信号線５２３の示すストア
データを、セレクタ５５を介し、共有メモリ６５に出
す。共有メモリ６５は、要求に従ってデータを更新す
る。以上により、ローカルデータキャッシュ４５に登録
されているローカルデータに対するストアでは、リモー
トデータキャッシュ７５は影響を受けない。
【００４５】［３］ プロセッサ２５が他ノード１１５
内のリモートデータをロードする場合 （３−１） ロードするデータが、リモートデータキャ
ッシュ７５に登録されていない場合 プロセッサ２５より出されたロード要求が、図６のアク
セス分離部３５に出力されると、ロード要求アドレスよ
りローカルデータに対するロードか、リモートデータに
対するロードかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果リモートデ
ータに対するロードであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ４０５をアクティブ
とする。これにより、ロード要求は、図８のリモートデ
ータキャッシュ７５に出力される。
【００４６】リモートデータキャッシュ７５に出力され
たロード要求は、アドレス信号線５１６よりキャッシュ
メモリコントローラ３４６に伝えられる。キャッシュメ
モリコントローラ３４６は、ロード要求のアドレスを、
キャッシュメモリ制御信号線５５６を通じてアドレスア
レイ３５６に出す。キャッシュメモリ３６６に登録され
ている情報のアドレスを記憶するアドレスアレイ３５６
が、キャッシュメモリコントローラ３４６からロード要
求されているデータのキャッシュメモリ３６６への登録
の有無を判定し、登録無しの情報をキャッシュメモリ制
御線５５６を通じてキャッシュメモリコントローラ３４
６に伝える。
【００４７】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４６は、メモリへのロード要求を
メモリアクセス要求信号線５６６を通じて、メモリアク
セス部３９６に出す。メモリアクセス部３９６は、アド
レス信号線５１６の示すロード要求アドレスを、リモー
トアクセス発行部８５に出す。リモートアクセス発行部
８５は、メモリアクセス部３９６からの要求に対し、リ
モートロード要求メッセージを作成する。さらに、図４
と同様の手法を用いて、ロード要求アドレスからノード
番号を抽出し、抽出した番号のノードのリモートアクセ
ス受付部１９５へ、ネットワーク２０５を通じてリモー
トロード要求メッセージを送信する。リモートロード要
求メッセージを受けたリモートアクセス受付部１９５
は、共有メモリ１６５からデータをロードした後に、ロ
ードデータを含むリモートロード返答メッセージを作成
し、リモートアクセス発行部８５にネットワーク２０５
を通じて返信する。リモートアクセス発行部８５は、返
信されたリモートロード返答メッセージからロード要求
に対する返答データを抽出し、メモリアクセス部３９６
に返す。返答データは、データ線５２６を通じてプロセ
ッサ２５に送られる。同時に、キャッシュメモリコント
ローラ３４６からは、返答データ登録の要求がキャッシ
ュメモリ制御信号線５５６を通じてアドレスアレイ３５
６に出力される。アドレスアレイ３５６は、登録要求を
受けて、キャッシュメモリ３６６のデータを一部抹消
し、データ線５３６を通じて得られる返答データをキャ
ッシュメモリ３６６に新たに登録するとともに、アドレ
スアレイ３５６内の情報を更新する。以上により、リモ
ートデータキャッシュ７５に登録されていないリモート
データに対するロードでは、ローカルデータキャッシュ
４５は影響を受けない。
【００４８】（３−２） ロードするデータが、リモー
トデータキャッシュ７５に登録されている場合 プロセッサ２５より出されたロード要求が、図６のアク
セス分離部３５に出力されると、ロード要求アドレスよ
りローカルデータに対するロードか、リモートデータに
対するロードかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果リモートデ
ータに対するロードであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ４０５をアクティブ
とする。これにより、ロード要求は、図８のリモートデ
ータキャッシュ７５に出力される。
【００４９】リモートデータキャッシュ７５に出力され
たロード要求は、アドレス信号線５１６よりキャッシュ
メモリコントローラ３４６に伝えられる。キャッシュメ
モリコントローラ３４６は、ロード要求のアドレスを、
キャッシュメモリ制御信号線５５６を通じてアドレスア
レイ３５６に出す。キャッシュメモリ３６６に登録され
ている情報のアドレスを記憶するアドレスアレイ３５６
が、キャッシュメモリコントローラ３４６からロード要
求されているデータのキャッシュメモリ３６６への登録
の有無を判定し、登録有りの情報をキャッシュメモリ制
御線５５６を通じてキャッシュメモリコントローラ３４
６に伝える。同時に登録されているデータを、データ線
５３６、５２６を通じてプロセッサ２５に送る。以上に
より、リモートデータキャッシュ７５に登録されている
リモートデータに対するロードでは、ローカルデータキ
ャッシュ４５は影響を受けない。
【００５０】［４］ プロセッサ２５が他ノード１１５
内のリモートデータをストアする場合 （４−１） ストアするデータが、リモートデータキャ
ッシュ７５に登録されていない場合 プロセッサ２５より出されたストア要求が、図６のアク
セス分離部３５に出力されると、ストア要求アドレスよ
りローカルデータに対するストアか、リモートデータに
対するストアかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果ローカルデ
ータに対するストアであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ３９５をアクティブ
とする。これにより、ストア要求は、図８のリモートデ
ータキャッシュ７５に出力される。
【００５１】リモートデータキャッシュ７５に出力され
たストア要求は、アドレス信号線５１６よりキャッシュ
メモリコントローラ３４６に伝えられる。キャッシュメ
モリコントローラ３４６は、ストア要求のアドレスを、
キャッシュメモリ制御信号線５５６を通じてアドレスア
レイ３５６に出す。キャッシュメモリ３６６に登録され
ている情報のアドレスを記憶するアドレスアレイ３５６
が、キャッシュメモリコントローラ３４６からストア要
求されているデータのキャッシュメモリ３６６への登録
の有無を判定し、登録無しの情報をキャッシュメモリ制
御線５５６を通じてキャッシュメモリコントローラ３４
６に伝える。
【００５２】登録無しの情報を受けた場合、キャッシュ
メモリコントローラ３４６は、メモリへのストア要求
を、メモリアクセス要求信号線５６６を通じて、メモリ
アクセス部３９６に出す。メモリアクセス部３９６は、
アドレス信号線５１６の示すストア要求アドレス、およ
びデータ信号線５２６の示すストアデータを、リモート
アクセス発行部８５に出力する。リモートアクセス発行
部８５は、メモリアクセス部３９６からの要求に対し、
ストア要求アドレスおよびデータを含むリモートストア
要求メッセージを作成する。さらに、図４と同様の手法
を用いて、ストア要求アドレスからノード番号を抽出
し、抽出した番号のノードのリモートアクセス受付部１
９５へ、ネットワーク２０５を通じてリモートストア要
求メッセージを送信する。リモートストア要求メッセー
ジを受けたリモートアクセス受付部１９５は、メッセー
ジからリモートストアアドレスおよびデータを抽出し、
共有メモリ１６５に出力する。共有メモリ１６５は、要
求に従い、データを更新する。以上により、リモートデ
ータキャッシュ７５に登録されていないリモートデータ
に対するストアでは、ローカルデータキャッシュ４５は
影響を受けない。
【００５３】（４−２） ストアするデータが、リモー
トデータキャッシュ７５に登録されている場合 プロセッサ２５より出されたストア要求が、図６のアク
セス分離部３５に出力されると、ストア要求アドレスよ
りローカルデータに対するストアか、リモートデータに
対するストアかが判定される。判定方法は、（１−１）
と同様である。比較器３２５は、比較の結果ローカルデ
ータに対するストアであると判定し、ローカルリモート
判定信号線５４５を通じて、ラッチ３９５をアクティブ
とする。これにより、ストア要求は、図８のリモートデ
ータキャッシュ７５に出力される。
【００５４】リモートデータキャッシュ７５に出力され
たストア要求は、アドレス信号線５１６よりキャッシュ
メモリコントローラ３４６に伝えられる。キャッシュメ
モリコントローラ３４６は、ストア要求のアドレスを、
キャッシュメモリ制御信号線５５６を通じてアドレスア
レイ３５６に出す。キャッシュメモリ３６６に登録され
ている情報のアドレスを記憶するアドレスアレイ３５６
が、キャッシュメモリコントローラ３４６からストア要
求されているデータのキャッシュメモリ３６６への登録
の有無を判定し、登録有りの情報をキャッシュメモリ制
御線５５６を通じてキャッシュメモリコントローラ３４
６に伝える。
【００５５】登録有りの情報を受けた場合、キャッシュ
メモリコントローラ３４６は、ストア要求されているデ
ータの登録を抹消する要求をアドレスアレイ３５６に出
力する。アドレスアレイ３５６は、登録抹消要求を受け
てキャッシュメモリ３６６から登録情報を抹消するとと
もに、アドレスアレイ３５６の情報を更新する。さら
に、キャッシュメモリコントローラ３４６は、メモリへ
のストア要求を、メモリアクセス要求信号線５６６を通
じて、メモリアクセス部３９６に出す。メモリアクセス
部３９６は、アドレス信号線５１６の示すストア要求ア
ドレス、およびデータ信号線５２６の示すストアデータ
を、リモートアクセス発行部８５に出力する。
【００５６】リモートアクセス発行部８５は、メモリア
クセス部３９６からの要求に対し、ストア要求アドレス
およびデータを含むリモートストア要求メッセージを作
成する。さらに、図４と同様の手法を用いて、ストア要
求アドレスからノード番号を抽出し、抽出した番号のノ
ードのリモートアクセス受付部１９５へ、ネットワーク
２０５を通じてリモートストア要求メッセージを送信す
る。リモートストア要求メッセージを受けたリモートア
クセス受付部１９５は、メッセージからリモートストア
アドレスおよびデータを抽出し、共有メモリ１６５に出
力する。共有メモリ１６５は、要求に従い、データを更
新する。以上により、リモートデータキャッシュ７５に
登録されているリモートデータに対するストアでは、ロ
ーカルデータキャッシュ４５は影響を受けない。
【００５７】
【発明の効果】本発明によれば、ローカルデータおよび
リモートデータをキャッシュメモリに登録する分散型共
有メモリ方式の並列計算機において、使用頻度の高いロ
ーカルデータが、リモートデータのアクセスによりキャ
ッシュメモリから追い出されることを防止できる。これ
により並列計算機の性能を向上することができる。
【図面の簡単な説明】
【図１】実施例１のローカルリモート分離キャッシュメ
モリを持つ並列計算機の構成を示す図である。
【図２Ａ】実施例１におけるローカルリモート分離キャ
ッシュメモリを示す図である。
【図２Ｂ】実施例１におけるアドレス混成器によるアド
レス混成法を説明するための図である。
【図３】実施例１、２におけるアドレス空間を示す図で
ある。
【図４】実施例１、２におけるローカルデータアクセス
を判定方法を説明するための図である。
【図５】実施例２のローカルデータキャッシュとリモー
トデータキャッシュとを持つ並列計算機の構成を示す図
である。
【図６】実施例２におけるアクセス分離部の構成を示す
図である。
【図７】実施例２におけるローカルデータキャッシュの
構成を示す図である。
【図８】実施例２におけるリモートデータキャッシュの
構成を示す図である。
【符号の説明】
１０、１１０、１５、１１５ ノード ２０、１２０、２５、１２５ プロセッサ ３０、１３０ ローカルリモート分離キャッシュメモリ ３５、１３５ アクセス分離部 ４０、１４０ ローカルデータ領域 ７０、１７０ リモートデータ領域 ４５、１４５ ローカルデータキャッシュ ７５、１７５ リモートデータキャッシュ ５０、１５０、５５、１５５ セレクタ ６０、１６０、６５、１６５ 共有メモリ ８０、１８０、８５、１８５ リモートアクセス発行部 ９０、１９０、９５、１９５ リモートアクセス受付部 ２０５ ネットワーク ３１０、３１５ マスク ３２０、３２５ 比較器 ３３０、３３５ ノード番号レジスタ ３４０、３４３、３４６ キャッシュメモリコントロー
ラ ３５０、３５３、３５６ アドレスアレイ ３６３、３６６ キャッシュメモリ ３７０ アドレス混成器 ３９０ ローカルメモリアクセス部 ３９３、３９６ メモリアクセス部 ３９５、４０５ ラッチ ４００ リモートメモリアクセス部
フロントページの続き (72)発明者 明石 英也 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数のプロセッサと該各プロセッサがア
    クセスできる複数の分散型の共有メモリを備え、前記プ
    ロセッサと前記共有メモリとより構成されるノードを複
    数持ち、前記各共有メモリのデータを登録するキャッシ
    ュメモリを前記各ノード内に備える計算機において、 前記キャッシュメモリは、ローカルリモート分離キャッ
    シュメモリであり、 該ローカルリモート分離キャッシュメモリは、ローカル
    データ領域とリモートデータ領域とアドレスアレイを有
    するキャッシュメモリと、キャッシュメモリコントロー
    ラと、プロセッサからのアクセス要求アドレスに基づき
    アクセス要求が自ノードに対するアクセスか他ノードに
    対するアクセスかを判定する判定手段と、該判定手段の
    判定結果と前記アクセス要求アドレスに基づきキャッシ
    ュメモリにアクセスするアドレスを生成し前記キャッシ
    ュメモリコントローラに出力するアドレス混成器を備
    え、自ノードに属するデータに対するアクセスは前記ロ
    ーカルデータ領域に、他ノードに属するデータに対する
    アクセスは前記リモートデータ領域にアクセスすること
    を特徴とする並列計算機。
  2. 【請求項２】 複数のプロセッサと該各プロセッサがア
    クセスできる複数の分散型の共有メモリを備え、前記プ
    ロセッサと前記共有メモリとより構成されるノードを複
    数持ち、前記各共有メモリのデータを登録するキャッシ
    ュメモリを前記各ノード内に備える計算機において、 前記キャッシュメモリは、アドレスアレイとキャッシュ
    メモリとキャッシュメモリコントローラからなるローカ
    ルデータキャッシュメモリと、アドレスアレイとキャッ
    シュメモリとキャッシュメモリコントローラからなるリ
    モートデータキャッシュメモリからなり、 プロセッサからのアクセス要求アドレスに基づきアクセ
    ス要求が自ノードに対するアクセスか他ノードに対する
    アクセスかを判定し、該判定結果に基づき前記ローカル
    データキャッシュメモリかリモートデータキャッシュメ
    モリのいずれかにアクセスアドレスを出力するアクセス
    分離部を備え、自ノードに属するデータに対するアクセ
    スは前記ローカルデータキャッシュメモリに、他ノード
    に属するデータに対するアクセスは前記リモートデータ
    キャッシュメモリにアクセスすることを特徴とする並列
    計算機。
JP6174768A 1994-07-04 1994-07-04 並列計算機 Pending JPH0816470A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6174768A JPH0816470A (ja) 1994-07-04 1994-07-04 並列計算機
US08/497,751 US5778429A (en) 1994-07-04 1995-07-03 Parallel processor system including a cache memory subsystem that has independently addressable local and remote data areas
US09/070,851 US6295579B1 (en) 1994-07-04 1998-05-01 Parallel processor system including a cache memory subsystem that has independently addressable local and remote data areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6174768A JPH0816470A (ja) 1994-07-04 1994-07-04 並列計算機

Publications (1)

Publication Number Publication Date
JPH0816470A true JPH0816470A (ja) 1996-01-19

Family

ID=15984336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6174768A Pending JPH0816470A (ja) 1994-07-04 1994-07-04 並列計算機

Country Status (2)

Country Link
US (2) US5778429A (ja)
JP (1) JPH0816470A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007536611A (ja) * 2004-04-26 2007-12-13 エヌキューブ コーポレイション 拡張可能な情報流通システム用のキャッシュメモリ
JP2011511989A (ja) * 2008-04-02 2011-04-14 インテル・コーポレーション チップマルチプロセッサにおけるキャッシュの適応的編成方法
US9075725B2 (en) 2010-06-09 2015-07-07 Micron Technology, Inc. Persistent memory for processor main memory
US9448938B2 (en) 2010-06-09 2016-09-20 Micron Technology, Inc. Cache coherence protocol for persistent memories

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940870A (en) * 1996-05-21 1999-08-17 Industrial Technology Research Institute Address translation for shared-memory multiprocessor clustering
US6088769A (en) * 1996-10-01 2000-07-11 International Business Machines Corporation Multiprocessor cache coherence directed by combined local and global tables
US6044436A (en) * 1996-11-15 2000-03-28 Sony Corporation Recording/reproducing apparatus including file management information
US5987506A (en) * 1996-11-22 1999-11-16 Mangosoft Corporation Remote access and geographically distributed computers in a globally addressable storage environment
US6324623B1 (en) * 1997-05-30 2001-11-27 Oracle Corporation Computing system for implementing a shared cache
US6574720B1 (en) 1997-05-30 2003-06-03 Oracle International Corporation System for maintaining a buffer pool
US6032216A (en) * 1997-07-11 2000-02-29 International Business Machines Corporation Parallel file system with method using tokens for locking modes
US5950199A (en) * 1997-07-11 1999-09-07 International Business Machines Corporation Parallel file system and method for granting byte range tokens
US6223256B1 (en) * 1997-07-22 2001-04-24 Hewlett-Packard Company Computer cache memory with classes and dynamic selection of replacement algorithms
US6295584B1 (en) * 1997-08-29 2001-09-25 International Business Machines Corporation Multiprocessor computer system with memory map translation
US6226706B1 (en) 1997-12-29 2001-05-01 Samsung Electronics Co., Ltd. Rotation bus interface coupling processor buses to memory buses for interprocessor communication via exclusive memory access
US6128690A (en) * 1998-03-24 2000-10-03 Compaq Computer Corporation System for remote memory allocation in a computer having a verification table contains information identifying remote computers which are authorized to allocate memory in said computer
US6195730B1 (en) * 1998-07-24 2001-02-27 Storage Technology Corporation Computer system with storage device mapping input/output processor
US6779072B1 (en) * 2000-07-20 2004-08-17 Silicon Graphics, Inc. Method and apparatus for accessing MMR registers distributed across a large asic
US6831924B1 (en) 2000-07-20 2004-12-14 Silicon Graphics, Inc. Variable mode bi-directional and uni-directional computer communication system
US6839856B1 (en) 2000-07-20 2005-01-04 Silicon Graphics, Inc. Method and circuit for reliable data capture in the presence of bus-master changeovers
US7333516B1 (en) 2000-07-20 2008-02-19 Silicon Graphics, Inc. Interface for synchronous data transfer between domains clocked at different frequencies
US7248635B1 (en) 2000-07-20 2007-07-24 Silicon Graphics, Inc. Method and apparatus for communicating computer data from one point to another over a communications medium
US6681293B1 (en) 2000-08-25 2004-01-20 Silicon Graphics, Inc. Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries
US6792507B2 (en) 2000-12-14 2004-09-14 Maxxan Systems, Inc. Caching system and method for a network storage system
US7640582B2 (en) 2003-04-16 2009-12-29 Silicon Graphics International Clustered filesystem for mix of trusted and untrusted nodes
US20030028514A1 (en) * 2001-06-05 2003-02-06 Lord Stephen Philip Extended attribute caching in clustered filesystem
US20030084219A1 (en) * 2001-10-26 2003-05-01 Maxxan Systems, Inc. System, apparatus and method for address forwarding for a computer network
US7085846B2 (en) * 2001-12-31 2006-08-01 Maxxan Systems, Incorporated Buffer to buffer credit flow control for computer network
US7145914B2 (en) 2001-12-31 2006-12-05 Maxxan Systems, Incorporated System and method for controlling data paths of a network processor subsystem
ATE376691T1 (de) * 2002-02-22 2007-11-15 Neosera Systems Ltd Verfahren und prozessor zur parallelen verarbeitung einer logikereignis-simulation
US7295561B1 (en) 2002-04-05 2007-11-13 Ciphermax, Inc. Fibre channel implementation using network processors
US7307995B1 (en) 2002-04-05 2007-12-11 Ciphermax, Inc. System and method for linking a plurality of network switches
US7406038B1 (en) 2002-04-05 2008-07-29 Ciphermax, Incorporated System and method for expansion of computer network switching system without disruption thereof
US20030200330A1 (en) * 2002-04-22 2003-10-23 Maxxan Systems, Inc. System and method for load-sharing computer network switch
US7266587B2 (en) * 2002-05-15 2007-09-04 Broadcom Corporation System having interfaces, switch, and memory bridge for CC-NUMA operation
US20030220943A1 (en) * 2002-05-23 2003-11-27 International Business Machines Corporation Recovery of a single metadata controller failure in a storage area network environment
US7448077B2 (en) * 2002-05-23 2008-11-04 International Business Machines Corporation File level security for a metadata controller in a storage area network
US8140622B2 (en) 2002-05-23 2012-03-20 International Business Machines Corporation Parallel metadata service in storage area network environment
US7010528B2 (en) * 2002-05-23 2006-03-07 International Business Machines Corporation Mechanism for running parallel application programs on metadata controller nodes
US20040030766A1 (en) * 2002-08-12 2004-02-12 Michael Witkowski Method and apparatus for switch fabric configuration
PL203206B1 (pl) * 2003-07-17 2009-09-30 Abb Spo & Lstrok Ka Z Ogranicz Układ zabezpieczający dla przekładników napięciowych średniego napięcia
JP2005332145A (ja) * 2004-05-19 2005-12-02 Nec Electronics Corp データ転送制御回路及びデータ転送方法
US7685365B2 (en) * 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US7426583B1 (en) * 2005-09-28 2008-09-16 Xilinx, Inc. Method and circuit for decoding an address of an address space
GB2481232A (en) * 2010-06-16 2011-12-21 Advanced Risc Mach Ltd Cache for a multiprocessor system which can treat a local access operation as a shared access operation
US8447932B2 (en) * 2010-06-22 2013-05-21 International Business Machines Corporation Recover store data merging
US8613074B2 (en) 2010-09-30 2013-12-17 Micron Technology, Inc. Security protection for memory content of processor main memory
US9032152B2 (en) 2013-03-22 2015-05-12 Applied Micro Circuits Corporation Cache miss detection filter
US9252131B2 (en) 2013-10-10 2016-02-02 Globalfoundries Inc. Chip stack cache extension with coherency
US20150370707A1 (en) * 2014-06-24 2015-12-24 Qualcomm Incorporated Disunited shared-information and private-information caches
US9727239B2 (en) 2014-11-13 2017-08-08 Samsung Electronics Co., Ltd. Electronic system with partitioning mechanism and method of operation thereof
WO2017031637A1 (zh) * 2015-08-21 2017-03-02 华为技术有限公司 一种内存访问方法、装置和系统
US10042762B2 (en) * 2016-09-14 2018-08-07 Advanced Micro Devices, Inc. Light-weight cache coherence for data processors with limited data sharing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142234A (en) * 1977-11-28 1979-02-27 International Business Machines Corporation Bias filter memory for filtering out unnecessary interrogations of cache directories in a multiprocessor system
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache
US4755930A (en) * 1985-06-27 1988-07-05 Encore Computer Corporation Hierarchical cache memory system and method
US5317716A (en) * 1988-08-16 1994-05-31 International Business Machines Corporation Multiple caches using state information indicating if cache line was previously modified and type of access rights granted to assign access rights to cache line
US5025365A (en) * 1988-11-14 1991-06-18 Unisys Corporation Hardware implemented cache coherency protocol with duplicated distributed directories for high-performance multiprocessors
US5303362A (en) * 1991-03-20 1994-04-12 Digital Equipment Corporation Coupled memory multiprocessor computer system including cache coherency management protocols
US5313609A (en) * 1991-05-23 1994-05-17 International Business Machines Corporation Optimum write-back strategy for directory-based cache coherence protocols
JPH0589056A (ja) 1991-09-27 1993-04-09 Nec Corp マルチプロセツサ通信方式およびマルチプロセツサ通信装置
US5434986A (en) * 1992-01-09 1995-07-18 Unisys Corporation Interdependency control of pipelined instruction processor using comparing result of two index registers of skip instruction and next sequential instruction
US5522058A (en) * 1992-08-11 1996-05-28 Kabushiki Kaisha Toshiba Distributed shared-memory multiprocessor system with reduced traffic on shared bus
DE4423559A1 (de) * 1993-11-09 1995-05-11 Hewlett Packard Co Datenverbindungsverfahren und Vorrichtung für Multiprozessor-Computersysteme mit gemeinsamem Speicher
US5577204A (en) * 1993-12-15 1996-11-19 Convex Computer Corporation Parallel processing computer system interconnections utilizing unidirectional communication links with separate request and response lines for direct communication or using a crossbar switching device
US5829052A (en) * 1994-12-28 1998-10-27 Intel Corporation Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system
US5900020A (en) * 1996-06-27 1999-05-04 Sequent Computer Systems, Inc. Method and apparatus for maintaining an order of write operations by processors in a multiprocessor computer to maintain memory consistency
US5937431A (en) * 1996-07-12 1999-08-10 Samsung Electronics Co., Ltd. Multi- node, multi-level cache- only memory architecture with relaxed inclusion

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007536611A (ja) * 2004-04-26 2007-12-13 エヌキューブ コーポレイション 拡張可能な情報流通システム用のキャッシュメモリ
US7970999B2 (en) 2004-04-26 2011-06-28 Arris Group Cache memory for a scalable information distribution system
JP2011511989A (ja) * 2008-04-02 2011-04-14 インテル・コーポレーション チップマルチプロセッサにおけるキャッシュの適応的編成方法
US9075725B2 (en) 2010-06-09 2015-07-07 Micron Technology, Inc. Persistent memory for processor main memory
US9384134B2 (en) 2010-06-09 2016-07-05 Micron Technology, Inc. Persistent memory for processor main memory
US9448938B2 (en) 2010-06-09 2016-09-20 Micron Technology, Inc. Cache coherence protocol for persistent memories

Also Published As

Publication number Publication date
US6295579B1 (en) 2001-09-25
US5778429A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
JPH0816470A (ja) 並列計算機
US6510496B1 (en) Shared memory multiprocessor system and method with address translation between partitions and resetting of nodes included in other partitions
US8250254B2 (en) Offloading input/output (I/O) virtualization operations to a processor
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
JP3470951B2 (ja) 非一様メモリ・アクセス・コンピュータ・システム及びその操作方法
US6038644A (en) Multiprocessor system with partial broadcast capability of a cache coherent processing request
JP2819982B2 (ja) 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム
JP3512910B2 (ja) 分散計算機システムにおける記憶空間管理方法、計算機及びデータ転送方法
US5574862A (en) Multiprocessing system with distributed input/output management
JP3748774B2 (ja) キャッシュコヒーレンス共用ディスクコンピュータシステムにおけるｉ／ｏ転送
EP0603801A2 (en) Generalized shared memory in a cluster architecture for a computer system
JPH11120116A5 (ja)
JPH10187470A (ja) スピンロック動作を最適化する装置を含むマルチプロセス・システム
JPH1185710A (ja) サーバ装置およびファイル管理方法
CN120407201B (zh) 内存资源的分配方法、装置、电子设备、介质及产品
CN117806526A (zh) 数据迁移方法、装置、芯片以及计算机可读存储介质
JPH10301850A (ja) データ処理システム内のキャッシュ・コヒーレンシを維持するためにセクタ化キャッシュ・メモリに疑似精密包含方式を設ける方法及びシステム
US6961837B2 (en) Method and apparatus for address translation pre-fetch
EP4453706A1 (en) Coherent block read fulfillment
JPH09311820A (ja) マルチプロセッサシステム
US6301648B1 (en) Method and apparatus for processing memory accesses utilizing a TLB
CN118331512B (zh) 一种基于存储控制卡的处理方法和装置
CN119396764B (zh) 一种芯片互联方法、装置、电子设备及存储介质
JP2006164218A (ja) ストレージシステム及びそのキャッシュ制御方法
JPH05233510A (ja) 文字データ管理方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050726