JPH08139405A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH08139405A JPH08139405A JP27807994A JP27807994A JPH08139405A JP H08139405 A JPH08139405 A JP H08139405A JP 27807994 A JP27807994 A JP 27807994A JP 27807994 A JP27807994 A JP 27807994A JP H08139405 A JPH08139405 A JP H08139405A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- growth
- plane
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims description 34
- 238000005253 cladding Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 5
- 239000002994 raw material Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 24
- 230000007547 defect Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 簡単な工程で、特性の優れた半導体レーザを
製造することができる半導体レーザの製造方法の提供。 【構成】 フォトレジストのストライプ状のレジストマ
スクを介してエッチングを行ってメサ構造を形成する。
次に、レジストマスクを除去した後、ＭＯＶＰＥ法によ
り、残存ｐ−ＩｎＧａＰクラッド層１６ａの（００１）
面１６ｂ上に、ｐ型の頂上クラッド層２０を成長すると
共に、メサ構造３２の両側部分に、ｐ−ＩｎＧａＰ電流
ブロック層２２を成長する。ここでは、（００１）面上
で成長可能な成長条件であって、かつ、（１１１）Ｂ面
上で成長速度が実質的に停止する成長条件で成長させ
る。
製造することができる半導体レーザの製造方法の提供。 【構成】 フォトレジストのストライプ状のレジストマ
スクを介してエッチングを行ってメサ構造を形成する。
次に、レジストマスクを除去した後、ＭＯＶＰＥ法によ
り、残存ｐ−ＩｎＧａＰクラッド層１６ａの（００１）
面１６ｂ上に、ｐ型の頂上クラッド層２０を成長すると
共に、メサ構造３２の両側部分に、ｐ−ＩｎＧａＰ電流
ブロック層２２を成長する。ここでは、（００１）面上
で成長可能な成長条件であって、かつ、（１１１）Ｂ面
上で成長速度が実質的に停止する成長条件で成長させ
る。
Description
【０００１】
【産業上の利用分野】この発明は、埋め込みヘテロ（Ｂ
Ｈ）構造の化合物半導体レーザの製造方法に関する。
Ｈ）構造の化合物半導体レーザの製造方法に関する。
【０００２】
【従来の技術】従来の半導体レーザの製造方法に一例
が、文献：「ＥＬＥＣＴＲＯＮＩＣＳＬＥＴＴＥＲＳ，
Ｖｏｌ．２９（１９９３）ｐｐ．８７３−８７４」に開
示されている。この文献に開示の製造方法によれば、先
ず、ｎ−ＩｎＧａＰクラッド層、活性層及びｐ−ＩｎＧ
ａＰクラッド層を順次に積層する。次に、このｐ−Ｉｎ
ＧａＰクラッド層上に、ストライプ状のＳｉＯ2 膜をプ
ラズマＣＶＤ法を用いて堆積する。次に、このＳｉＯ2
膜をエッチングマスクとして用いたエッチングによりメ
サ構造を形成する。次に、メサ構造の両側に電流ブロッ
ク層を選択的に埋め込み成長させる。次に、ＳｉＯ2 膜
を除去してｐ−ＩｎＧａＰクラッド層を露出させた後、
上部のクラッド層およびコンタクト層を再成長させてい
る。
が、文献：「ＥＬＥＣＴＲＯＮＩＣＳＬＥＴＴＥＲＳ，
Ｖｏｌ．２９（１９９３）ｐｐ．８７３−８７４」に開
示されている。この文献に開示の製造方法によれば、先
ず、ｎ−ＩｎＧａＰクラッド層、活性層及びｐ−ＩｎＧ
ａＰクラッド層を順次に積層する。次に、このｐ−Ｉｎ
ＧａＰクラッド層上に、ストライプ状のＳｉＯ2 膜をプ
ラズマＣＶＤ法を用いて堆積する。次に、このＳｉＯ2
膜をエッチングマスクとして用いたエッチングによりメ
サ構造を形成する。次に、メサ構造の両側に電流ブロッ
ク層を選択的に埋め込み成長させる。次に、ＳｉＯ2 膜
を除去してｐ−ＩｎＧａＰクラッド層を露出させた後、
上部のクラッド層およびコンタクト層を再成長させてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来文献に開示された従来例では、クラッド層上に、エッ
チングマスクとして用いられるＳｉＯ2 膜をプラズマＣ
ＶＤ法を用いて堆積するため、クラッド層の表面にダメ
ージが入ってしまう。ダメージが入ると、ＳｉＯ2 膜を
除去することにより露出したクラッド層の表面の再成長
界面の特性が悪化してしまう。また、クラッド層の表面
のダメージを低減するためには、再成長界面に特殊な表
面処理を施さねばならず、製造工程が複雑になってしま
う。
来文献に開示された従来例では、クラッド層上に、エッ
チングマスクとして用いられるＳｉＯ2 膜をプラズマＣ
ＶＤ法を用いて堆積するため、クラッド層の表面にダメ
ージが入ってしまう。ダメージが入ると、ＳｉＯ2 膜を
除去することにより露出したクラッド層の表面の再成長
界面の特性が悪化してしまう。また、クラッド層の表面
のダメージを低減するためには、再成長界面に特殊な表
面処理を施さねばならず、製造工程が複雑になってしま
う。
【０００４】また、従来例では、電流ブロック層の埋め
込み成長を行う際に、ＳｉＯ2 膜のストライプの幅方向
の縁の付近の電流ブロック層に転位が発生し易い。この
ような転位が生じると、この転位を核とする貫通転位
が、クラッド層のみならずコンタクト層にまで延びる。
その結果、レーザ特性が極端に悪化してしまう。
込み成長を行う際に、ＳｉＯ2 膜のストライプの幅方向
の縁の付近の電流ブロック層に転位が発生し易い。この
ような転位が生じると、この転位を核とする貫通転位
が、クラッド層のみならずコンタクト層にまで延びる。
その結果、レーザ特性が極端に悪化してしまう。
【０００５】また、従来例では、電流ブロック層を埋め
込み成長した後、ＳｉＯ2 膜を除去するため、試料を成
長室の外へ一旦取り出さなければならない。その結果、
ＳｉＯ2 膜を除去することにより露出したクラッド層の
再成長面が外気に触れてしまう。このため、再成長界面
に格子欠陥や不純物が入り易くなる。格子欠陥等が生じ
た再成長界面にクラッド層等を再成長すると、キャリア
トラップや再結合中心が形成される。このキャリアトラ
ップ等は、半導体レーザの特性に悪影響を及ぼす。従っ
て、半導体レーザの特性の向上を考えた場合、試料を成
長室から取り出す回数が少ないことが望まれる。
込み成長した後、ＳｉＯ2 膜を除去するため、試料を成
長室の外へ一旦取り出さなければならない。その結果、
ＳｉＯ2 膜を除去することにより露出したクラッド層の
再成長面が外気に触れてしまう。このため、再成長界面
に格子欠陥や不純物が入り易くなる。格子欠陥等が生じ
た再成長界面にクラッド層等を再成長すると、キャリア
トラップや再結合中心が形成される。このキャリアトラ
ップ等は、半導体レーザの特性に悪影響を及ぼす。従っ
て、半導体レーザの特性の向上を考えた場合、試料を成
長室から取り出す回数が少ないことが望まれる。
【０００６】このため、簡単な工程で特性の優れた半導
体レーザが得られる半導体レーザの製造方法の実現が望
まれていた。
体レーザが得られる半導体レーザの製造方法の実現が望
まれていた。
【０００７】
【課題を解決するための手段】この発明の半導体レーザ
の製造方法によれば、化合物半導体を材料として用いる
半導体レーザを製造するにあたり、（ａ）基板上に、第
１導電型クラッド層、活性層および第２導電型クラッド
層を、それぞれ順次に積層して、（００１）面の上面を
有する積層体を形成する工程と、（ｂ）この第２導電型
クラッド層上に、当該第２導電型クラッド層の［１１
０］方向に沿った方向に延在した、ストライプ状のレジ
ストマスクを形成する工程と、（ｃ）このレジストマス
クをエッチングマスクとして用いて、積層体に対してエ
ッチングを行うことにより、レジストマスクの延在方向
と直交する方向に沿った切り口での断面がメサ形状であ
るメサ構造を形成する工程と、（ｄ）このメサ構造を形
成した後、レジストマスクを除去することにより、メサ
構造の頂上部分の残存第２導電型クラッド層の（００
１）面を露出させる工程と、（ｅ）有機金属気相成長法
を用いて、（００１）面上で成長可能な成長条件であっ
て、かつ、（１１１）Ｂ面上で成長速度が実質的に停止
する成長条件の下で、残存第２導電型クラッド層の（０
０１）面上に、（１１１）Ｂ面のみが露出した第２導電
型の頂上クラッド層を成長すると共に、メサ構造の切り
口に沿った方向の両側部分に、第２導電型電流ブロック
層を成長する工程と、（ｆ）有機金属気相成長法を用い
て、（００１）面上で成長可能な成長条件であって、か
つ、（１１１）Ｂ面上で成長速度が実質的に停止する成
長条件の下で、この第２導電型電流ブロック層上に、第
１導電型電流ブロック層を、当該電流ブロック層の上面
が残存第２導電型クラッド層の上面を越さない厚さに成
長する工程と、（ｇ）有機金属気相成長法を用いて、
（００１）面上の成長速度と、（１１１）Ｂ面上の成長
速度が実質的に同一となる成長条件の下で、頂上クラッ
ド層上から第１導電型電流ブロック層上にわたって、第
２導電型の上部クラッド層を形成する工程とを含むこと
を特徴とする。
の製造方法によれば、化合物半導体を材料として用いる
半導体レーザを製造するにあたり、（ａ）基板上に、第
１導電型クラッド層、活性層および第２導電型クラッド
層を、それぞれ順次に積層して、（００１）面の上面を
有する積層体を形成する工程と、（ｂ）この第２導電型
クラッド層上に、当該第２導電型クラッド層の［１１
０］方向に沿った方向に延在した、ストライプ状のレジ
ストマスクを形成する工程と、（ｃ）このレジストマス
クをエッチングマスクとして用いて、積層体に対してエ
ッチングを行うことにより、レジストマスクの延在方向
と直交する方向に沿った切り口での断面がメサ形状であ
るメサ構造を形成する工程と、（ｄ）このメサ構造を形
成した後、レジストマスクを除去することにより、メサ
構造の頂上部分の残存第２導電型クラッド層の（００
１）面を露出させる工程と、（ｅ）有機金属気相成長法
を用いて、（００１）面上で成長可能な成長条件であっ
て、かつ、（１１１）Ｂ面上で成長速度が実質的に停止
する成長条件の下で、残存第２導電型クラッド層の（０
０１）面上に、（１１１）Ｂ面のみが露出した第２導電
型の頂上クラッド層を成長すると共に、メサ構造の切り
口に沿った方向の両側部分に、第２導電型電流ブロック
層を成長する工程と、（ｆ）有機金属気相成長法を用い
て、（００１）面上で成長可能な成長条件であって、か
つ、（１１１）Ｂ面上で成長速度が実質的に停止する成
長条件の下で、この第２導電型電流ブロック層上に、第
１導電型電流ブロック層を、当該電流ブロック層の上面
が残存第２導電型クラッド層の上面を越さない厚さに成
長する工程と、（ｇ）有機金属気相成長法を用いて、
（００１）面上の成長速度と、（１１１）Ｂ面上の成長
速度が実質的に同一となる成長条件の下で、頂上クラッ
ド層上から第１導電型電流ブロック層上にわたって、第
２導電型の上部クラッド層を形成する工程とを含むこと
を特徴とする。
【０００８】また、好ましくは、（ｅ）工程及び（ｆ）
工程において、基板温度を７００〜７２０℃とし、ＩＩ
Ｉ族の原料ガスの流量に対するＶ族の原料ガスの流量の
比であるＶ／ＩＩＩ比を２００として、頂上クラッド層
および第２導電型電流ブロック層を成長し、（ｇ）工程
において、基板温度を７００〜７２０℃とし、ＩＩＩ族
の原料ガスの流量に対するＶ族の原料ガスの流量の比で
あるＶ／ＩＩＩ比を７０として、上部クラッド層を成長
すると良い。
工程において、基板温度を７００〜７２０℃とし、ＩＩ
Ｉ族の原料ガスの流量に対するＶ族の原料ガスの流量の
比であるＶ／ＩＩＩ比を２００として、頂上クラッド層
および第２導電型電流ブロック層を成長し、（ｇ）工程
において、基板温度を７００〜７２０℃とし、ＩＩＩ族
の原料ガスの流量に対するＶ族の原料ガスの流量の比で
あるＶ／ＩＩＩ比を７０として、上部クラッド層を成長
すると良い。
【０００９】また、（ｅ）工程、（ｆ）工程および
（ｇ）工程を、試料を成長室に入れたまま連続して行う
ことが望ましい。
（ｇ）工程を、試料を成長室に入れたまま連続して行う
ことが望ましい。
【００１０】
【作用】この発明の半導体レーザの製造方法によれば、
メサ構造を得るためのエッチングマスクとして、ＳｉＯ
2 膜ではなくレジストマスクを用いている。このため、
ＳｉＯ2 膜をプラズマＣＶＤ法を用いて堆積することに
よるクラッド層のダメージが生じない。また、レジスト
マスクをエッチングマスクとして用いるため、エッチン
グマスクを形成する工程を、ＳｉＯ2 膜をエッチングマ
スクとする場合に比べて簡略化することができる。
メサ構造を得るためのエッチングマスクとして、ＳｉＯ
2 膜ではなくレジストマスクを用いている。このため、
ＳｉＯ2 膜をプラズマＣＶＤ法を用いて堆積することに
よるクラッド層のダメージが生じない。また、レジスト
マスクをエッチングマスクとして用いるため、エッチン
グマスクを形成する工程を、ＳｉＯ2 膜をエッチングマ
スクとする場合に比べて簡略化することができる。
【００１１】また、この発明の半導体レーザの製造方法
では、（００１）面上で成長可能な成長条件であって、
かつ、（１１１）Ｂ面上で成長速度が実質的に停止する
成長条件の下で、頂上クラッド層と第２導電型電流ブロ
ック層とを同時に形成する。頂上クラッド層は、成長す
るにつれて（００１）面の面積が狭くなり、最終的に
（１１１）Ｂ面のみが露出した状態となって、成長が自
動的に停止する。これをストライプの延在方向と直交し
た方向に沿った切り口での縦断面で見ると、頂上クラッ
ド層の断面は三角形となっている。
では、（００１）面上で成長可能な成長条件であって、
かつ、（１１１）Ｂ面上で成長速度が実質的に停止する
成長条件の下で、頂上クラッド層と第２導電型電流ブロ
ック層とを同時に形成する。頂上クラッド層は、成長す
るにつれて（００１）面の面積が狭くなり、最終的に
（１１１）Ｂ面のみが露出した状態となって、成長が自
動的に停止する。これをストライプの延在方向と直交し
た方向に沿った切り口での縦断面で見ると、頂上クラッ
ド層の断面は三角形となっている。
【００１２】次に、頂上クラッド層が形成された後に、
第１導電型電流ブロック層を、頂上クラッド層等の成長
条件と同一の条件で成長させると、第１導電型電流ブロ
ック層は（１１１）Ｂ面のみが露出している頂上クラッ
ド層上では再成長することができず、第２導電型電流ブ
ロック層上でのみ成長する。従って、この発明の製造方
法では、ＳｉＯ2 膜等のストライプ状のマスクを用いな
くとも、メサ構造の両側に電流ブロック層を選択的に成
長させることができる。その結果、従来、ＳｉＯ2 膜の
両端部付近に発生した転位に起因するレーザ特性の劣化
を防止することができる。
第１導電型電流ブロック層を、頂上クラッド層等の成長
条件と同一の条件で成長させると、第１導電型電流ブロ
ック層は（１１１）Ｂ面のみが露出している頂上クラッ
ド層上では再成長することができず、第２導電型電流ブ
ロック層上でのみ成長する。従って、この発明の製造方
法では、ＳｉＯ2 膜等のストライプ状のマスクを用いな
くとも、メサ構造の両側に電流ブロック層を選択的に成
長させることができる。その結果、従来、ＳｉＯ2 膜の
両端部付近に発生した転位に起因するレーザ特性の劣化
を防止することができる。
【００１３】また、この発明の製造方法によれば、電流
ブロック層を成長した後に、ＳｉＯ2 膜等を除去する必
要がない。このため、電流ブロック層を成長した後、試
料を成長室から取り出すことなく、連続して、上部クラ
ッド層およびコンタクト層を成長させることができる。
このため、再成長界面に格子欠陥や不純物が入ることを
抑制することができる。その結果、半導体レーザの特性
の劣化を抑制することができる。
ブロック層を成長した後に、ＳｉＯ2 膜等を除去する必
要がない。このため、電流ブロック層を成長した後、試
料を成長室から取り出すことなく、連続して、上部クラ
ッド層およびコンタクト層を成長させることができる。
このため、再成長界面に格子欠陥や不純物が入ることを
抑制することができる。その結果、半導体レーザの特性
の劣化を抑制することができる。
【００１４】また、上部クラッド層およびコンタクト層
の成長にあたっては、（００１）面上での成長速度と
（１１１）Ｂ面上での成長速度とが実質的に同一となる
成長条件で成長させることにより、頂上クラッド層上か
ら電流ブロック層上にわたって、上部クラッド層等を成
長させることができる。
の成長にあたっては、（００１）面上での成長速度と
（１１１）Ｂ面上での成長速度とが実質的に同一となる
成長条件で成長させることにより、頂上クラッド層上か
ら電流ブロック層上にわたって、上部クラッド層等を成
長させることができる。
【００１５】
【実施例】以下、図面を参照して、この発明の半導体レ
ーザの製造方法の一例について説明する。尚、参照する
図面は、この発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示しているにすぎ
ない。従って、この発明は図示例にのみ限定されるもの
ではない。
ーザの製造方法の一例について説明する。尚、参照する
図面は、この発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示しているにすぎ
ない。従って、この発明は図示例にのみ限定されるもの
ではない。
【００１６】図１の（Ａ）〜（Ｃ）は、この発明の半導
体レーザの製造方法の実施例の説明に供する工程図であ
る。尚、各工程図は、半導体レーザのストライプの延在
する方向と直交する方向に沿った切り口での縦断面を示
す。また、図２の（Ａ）〜（Ｃ）は、図１の（Ｃ）に続
く工程図である。また、図３の（Ａ）および（Ｂ）は、
図２の（Ｃ）に続く工程図である。
体レーザの製造方法の実施例の説明に供する工程図であ
る。尚、各工程図は、半導体レーザのストライプの延在
する方向と直交する方向に沿った切り口での縦断面を示
す。また、図２の（Ａ）〜（Ｃ）は、図１の（Ｃ）に続
く工程図である。また、図３の（Ａ）および（Ｂ）は、
図２の（Ｃ）に続く工程図である。
【００１７】この実施例では、ＩｎＧａＰを材料として
用いる半導体レーザを製造する。
用いる半導体レーザを製造する。
【００１８】（ａ）先ず、ｎ型ＧａＡｓ基板１０上に、
第１導電型クラッド層としてのｎ−ＩｎＧａＰクラッド
層１２、活性層１４および第２導電型クラッド層として
のｐ−ＩｎＧａＰクラッド層１６を、有機金属気相成長
（ＭＯＶＰＥ）法によりそれぞれ順次に積層して、（０
０１）面の表面１６ｂを有する積層体３０を形成する
（図１の（Ａ））。
第１導電型クラッド層としてのｎ−ＩｎＧａＰクラッド
層１２、活性層１４および第２導電型クラッド層として
のｐ−ＩｎＧａＰクラッド層１６を、有機金属気相成長
（ＭＯＶＰＥ）法によりそれぞれ順次に積層して、（０
０１）面の表面１６ｂを有する積層体３０を形成する
（図１の（Ａ））。
【００１９】（ｂ）次に、このｐ−ＩｎＧａＰクラッド
層１６上に、通常のフォトリソグラフィの技術を用い
て、フォトレジストからなるストライプ状のレジストマ
スク１８を形成する。このレジストマスク１８は、ｐ−
ＩｎＧａＰクラッド層１６の［１１０］方向に沿った方
向に延在させる（図１の（Ｂ））。
層１６上に、通常のフォトリソグラフィの技術を用い
て、フォトレジストからなるストライプ状のレジストマ
スク１８を形成する。このレジストマスク１８は、ｐ−
ＩｎＧａＰクラッド層１６の［１１０］方向に沿った方
向に延在させる（図１の（Ｂ））。
【００２０】（ｃ）次に、このレジストマスク１８をエ
ッチングマスクとして用いて、積層体３０に対してエッ
チングを行う。ここでは、エッチャントとして、ＨＢｒ
＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ＋ＨＣｌの混合液を用いる。尚、こ
の混合液は、この実施例ではレジストマスク１８は侵さ
ない。このエッチングにより、レジストマスク１８の延
在方向と直交する方向に沿った切り口での断面がメサ形
状であるメサ構造３２を形成する（図１の（Ｃ））。
ッチングマスクとして用いて、積層体３０に対してエッ
チングを行う。ここでは、エッチャントとして、ＨＢｒ
＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ＋ＨＣｌの混合液を用いる。尚、こ
の混合液は、この実施例ではレジストマスク１８は侵さ
ない。このエッチングにより、レジストマスク１８の延
在方向と直交する方向に沿った切り口での断面がメサ形
状であるメサ構造３２を形成する（図１の（Ｃ））。
【００２１】（ｄ）次に、このメサ構造３２を形成した
後、レジストマスク１８を除去することにより、メサ構
造の頂上部分の残存ｐ−ＩｎＧａＰクラッド層１６ａの
（００１）面の表面１６ｂを露出させる。このクラッド
層１６の（００１）面には、従来のようなＳｉＯ2 膜に
よるダメージが生じていない。このため、（００１）面
の表面１６ｂは、再成長面として特性が劣化していない
（図２の（Ａ））。
後、レジストマスク１８を除去することにより、メサ構
造の頂上部分の残存ｐ−ＩｎＧａＰクラッド層１６ａの
（００１）面の表面１６ｂを露出させる。このクラッド
層１６の（００１）面には、従来のようなＳｉＯ2 膜に
よるダメージが生じていない。このため、（００１）面
の表面１６ｂは、再成長面として特性が劣化していない
（図２の（Ａ））。
【００２２】（ｅ）次に、ＭＯＶＰＥ法を用いて、残存
ｐ−ＩｎＧａＰクラッド層１６ａの（００１）面１６ｂ
上に、ｐ型の頂上クラッド層２０を成長すると共に、メ
サ構造３２の両側部分に、ｐ−ＩｎＧａＰ電流ブロック
層２２を成長する。ここでは、頂上クラッド層２０およ
びｐ−ＩｎＧａＰ電流ブロック層２２を成長するにあた
り、（００１）面上で成長可能な成長条件であって、か
つ、（１１１）Ｂ面上で成長速度が実質的に停止する成
長条件の下で成長させる。この様な成長条件として、こ
の実施例では、基板温度を７００〜７２０℃とし、ＩＩ
Ｉ族の原料ガスの流量に対するＶ族の原料ガスの流量の
比であるＶ／ＩＩＩ比を２００として成長させる。頂上
クラッド層２０は、成長するにつれて（００１）面の面
積が狭くなり、最終的に（１１１）Ｂ面のみが露出した
状態となって、成長が自動的に停止する（以下、これを
成長の自動停止機構と称する）。成長が停止した頂上ク
ラッド層２０の断面は、ストライプの延在方向と直交し
た方向に沿った切り口での縦断面で見ると、三角形とな
っている（図２の（Ｂ））。
ｐ−ＩｎＧａＰクラッド層１６ａの（００１）面１６ｂ
上に、ｐ型の頂上クラッド層２０を成長すると共に、メ
サ構造３２の両側部分に、ｐ−ＩｎＧａＰ電流ブロック
層２２を成長する。ここでは、頂上クラッド層２０およ
びｐ−ＩｎＧａＰ電流ブロック層２２を成長するにあた
り、（００１）面上で成長可能な成長条件であって、か
つ、（１１１）Ｂ面上で成長速度が実質的に停止する成
長条件の下で成長させる。この様な成長条件として、こ
の実施例では、基板温度を７００〜７２０℃とし、ＩＩ
Ｉ族の原料ガスの流量に対するＶ族の原料ガスの流量の
比であるＶ／ＩＩＩ比を２００として成長させる。頂上
クラッド層２０は、成長するにつれて（００１）面の面
積が狭くなり、最終的に（１１１）Ｂ面のみが露出した
状態となって、成長が自動的に停止する（以下、これを
成長の自動停止機構と称する）。成長が停止した頂上ク
ラッド層２０の断面は、ストライプの延在方向と直交し
た方向に沿った切り口での縦断面で見ると、三角形とな
っている（図２の（Ｂ））。
【００２３】（ｆ）次に、ＭＯＶＰＥ法を用いて、ｐ−
ＩｎＧａＰ電流ブロック層２２上に、ｎ−ＩｎＧａＰ電
流ブロック層２４を成長する。ここでは、ｎ−ＩｎＧａ
Ｐ電流ブロック層２４を成長するにあたり、（００１）
面上で成長可能な成長条件であって、かつ、（１１１）
Ｂ面上で成長速度が実質的に停止する成長条件の下で成
長させる。この様な成長条件として、この実施例では、
基板温度を７００〜７２０℃とし、ＩＩＩ族の原料ガス
の流量に対するＶ族の原料ガスの流量の比であるＶ／Ｉ
ＩＩ比を２００として成長させる。そして、このｎ−Ｉ
ｎＧａＰ電流ブロック層２４は、その上面が残存ｐ−Ｉ
ｎＧａＰクラッド層１６ａの表面（上面）１６ｂを越さ
ない厚さになるまで成長する。これは、活性層１４の上
方にまで、電流ブロック層２４が形成されないようにす
るためである（図２の（Ｃ））。ここで、比較のため、
図４に、従来のＳｉＯ2 膜４０を設けて電流ブロック層
を成長させた場合の断面図を示す。尚、図４では、便宜
的に、ＳｉＯ2 膜４０を除く各構成成分に、この実施例
で用いる符号と同一の符号を付して示す。図４に示す電
流ブロック層では、図中、Ｓで示す破線で囲んだ部分に
転位４２が生じやすい。一方、この実施例では、ＳｉＯ
2 膜のマスクを用いた埋め込み成長を行わずに、電流ブ
ロック層を形成することができるので、ＳｉＯ2 膜の端
部付近に転位が生じることがない。
ＩｎＧａＰ電流ブロック層２２上に、ｎ−ＩｎＧａＰ電
流ブロック層２４を成長する。ここでは、ｎ−ＩｎＧａ
Ｐ電流ブロック層２４を成長するにあたり、（００１）
面上で成長可能な成長条件であって、かつ、（１１１）
Ｂ面上で成長速度が実質的に停止する成長条件の下で成
長させる。この様な成長条件として、この実施例では、
基板温度を７００〜７２０℃とし、ＩＩＩ族の原料ガス
の流量に対するＶ族の原料ガスの流量の比であるＶ／Ｉ
ＩＩ比を２００として成長させる。そして、このｎ−Ｉ
ｎＧａＰ電流ブロック層２４は、その上面が残存ｐ−Ｉ
ｎＧａＰクラッド層１６ａの表面（上面）１６ｂを越さ
ない厚さになるまで成長する。これは、活性層１４の上
方にまで、電流ブロック層２４が形成されないようにす
るためである（図２の（Ｃ））。ここで、比較のため、
図４に、従来のＳｉＯ2 膜４０を設けて電流ブロック層
を成長させた場合の断面図を示す。尚、図４では、便宜
的に、ＳｉＯ2 膜４０を除く各構成成分に、この実施例
で用いる符号と同一の符号を付して示す。図４に示す電
流ブロック層では、図中、Ｓで示す破線で囲んだ部分に
転位４２が生じやすい。一方、この実施例では、ＳｉＯ
2 膜のマスクを用いた埋め込み成長を行わずに、電流ブ
ロック層を形成することができるので、ＳｉＯ2 膜の端
部付近に転位が生じることがない。
【００２４】（ｇ）次に、ＭＯＶＰＥ法を用いて、頂上
クラッド層２０上からｎ−ＩｎＧａＰ電流ブロック層２
４上にわたって、ｐ型の上部クラッド層２６を形成す
る。ここでは、上部クラッド層２６を成長するにあた
り、（００１）面上の成長速度と、（１１１）Ｂ面上の
成長速度が実質的に同一となる成長条件の下で、成長す
る。この様な成長条件として、この実施例では、基板温
度を７００〜７２０℃とし、ＩＩＩ族の原料ガスの流量
に対するＶ族の原料ガスの流量の比であるＶ／ＩＩＩ比
を７０として成長させる（図３の（Ａ））。
クラッド層２０上からｎ−ＩｎＧａＰ電流ブロック層２
４上にわたって、ｐ型の上部クラッド層２６を形成す
る。ここでは、上部クラッド層２６を成長するにあた
り、（００１）面上の成長速度と、（１１１）Ｂ面上の
成長速度が実質的に同一となる成長条件の下で、成長す
る。この様な成長条件として、この実施例では、基板温
度を７００〜７２０℃とし、ＩＩＩ族の原料ガスの流量
に対するＶ族の原料ガスの流量の比であるＶ／ＩＩＩ比
を７０として成長させる（図３の（Ａ））。
【００２５】（ｈ）次に、ＭＯＶＰＥ法を用いて、上部
クラッド層２６上にコンタクト層２８を成長する。
クラッド層２６上にコンタクト層２８を成長する。
【００２６】尚、この実施例では、上記の（ｅ）工程か
ら（ｈ）工程までを、試料を成長室に入れたまま連続し
て行う。このため、再成長界面に格子欠陥や不純物が入
ることを抑制することができる。その結果、半導体レー
ザの特性の劣化を抑制することができる。
ら（ｈ）工程までを、試料を成長室に入れたまま連続し
て行う。このため、再成長界面に格子欠陥や不純物が入
ることを抑制することができる。その結果、半導体レー
ザの特性の劣化を抑制することができる。
【００２７】以下、通常の半導体レーザの製造工程と同
様にして、電極等（図示せず）を形成して半導体レーザ
を得る。
様にして、電極等（図示せず）を形成して半導体レーザ
を得る。
【００２８】上述した実施例では、この発明を特定の材
料を使用し、特定の条件で形成した例について説明した
が、この発明は多くの変更および変形を行うことができ
る。例えば、上述した実施例では、第１導電型をｎ型、
第２導電型をｐ型としたが、この発明では、ｐ型の基板
を用いた場合、第１導電型をｐ型、第２導電型をｎ型と
しても良い。
料を使用し、特定の条件で形成した例について説明した
が、この発明は多くの変更および変形を行うことができ
る。例えば、上述した実施例では、第１導電型をｎ型、
第２導電型をｐ型としたが、この発明では、ｐ型の基板
を用いた場合、第１導電型をｐ型、第２導電型をｎ型と
しても良い。
【００２９】また、上述した実施例では、ＩｎＧａＰの
化合物半導体を用いたが、この発明では、例えば、Ｇａ
Ａｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓＰまたはＩｎＰとい
った化合物半導体を材料として用いても良い。
化合物半導体を用いたが、この発明では、例えば、Ｇａ
Ａｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓＰまたはＩｎＰとい
った化合物半導体を材料として用いても良い。
【００３０】また、上述した実施例では、（ｅ）および
（ｆ）工程において、基板温度７００〜７２０℃、Ｖ／
ＩＩＩ比＝２００という条件で成長を行ったが、（１１
１）Ｂ面の成長を実質的に停止させ、かつ（００１）面
上で成長を行う条件は、これに限定されるものではな
い。基板温度が低く、Ｖ／ＩＩＩ比が高い程（００１）
面と（１１１）Ｂ面との成長速度差は大きくなる傾向が
ある。従って、例えば、基板温度６００〜７００℃、Ｖ
／ＩＩＩ比＝３００〜４００の条件下で（ｅ）および
（ｆ）工程の成長行っても良い。
（ｆ）工程において、基板温度７００〜７２０℃、Ｖ／
ＩＩＩ比＝２００という条件で成長を行ったが、（１１
１）Ｂ面の成長を実質的に停止させ、かつ（００１）面
上で成長を行う条件は、これに限定されるものではな
い。基板温度が低く、Ｖ／ＩＩＩ比が高い程（００１）
面と（１１１）Ｂ面との成長速度差は大きくなる傾向が
ある。従って、例えば、基板温度６００〜７００℃、Ｖ
／ＩＩＩ比＝３００〜４００の条件下で（ｅ）および
（ｆ）工程の成長行っても良い。
【００３１】また、上述した実施例では、（ｇ）工程に
おいて、基板温度７００〜７２０℃、Ｖ／ＩＩＩ比＝７
０の条件で行ったが、（００１）面上と（１１１）Ｂ面
上との成長速度を実質的に同一にして成長を行う条件
は、これに限定されるものではない。基板温度が高く、
Ｖ／ＩＩＩ比が小さい程、両面上での成長速度差が小さ
くなる傾向がある。
おいて、基板温度７００〜７２０℃、Ｖ／ＩＩＩ比＝７
０の条件で行ったが、（００１）面上と（１１１）Ｂ面
上との成長速度を実質的に同一にして成長を行う条件
は、これに限定されるものではない。基板温度が高く、
Ｖ／ＩＩＩ比が小さい程、両面上での成長速度差が小さ
くなる傾向がある。
【００３２】
【発明の効果】この発明の半導体レーザの製造方法によ
れば、メサ構造を得るためのエッチングマスクとして、
ＳｉＯ2 膜ではなくレジストマスクを用いている。この
ため、ＳｉＯ2 膜をプラズマＣＶＤ法を用いて堆積する
ことによるクラッド層のダメージが生じない。また、レ
ジストマスクをエッチングマスクとして用いるため、エ
ッチングマスクを形成する工程を、ＳｉＯ2 膜をエッチ
ングマスクとする場合に比べて簡略化することができ
る。
れば、メサ構造を得るためのエッチングマスクとして、
ＳｉＯ2 膜ではなくレジストマスクを用いている。この
ため、ＳｉＯ2 膜をプラズマＣＶＤ法を用いて堆積する
ことによるクラッド層のダメージが生じない。また、レ
ジストマスクをエッチングマスクとして用いるため、エ
ッチングマスクを形成する工程を、ＳｉＯ2 膜をエッチ
ングマスクとする場合に比べて簡略化することができ
る。
【００３３】また、この発明の半導体レーザの製造方法
では、（００１）面上で成長可能な成長条件であって、
かつ、（１１１）Ｂ面上で成長速度が実質的に停止する
成長条件の下で、頂上クラッド層と第２導電型電流ブロ
ック層とを同時に形成する。次に、頂上クラッド層が形
成された後に、第１導電型電流ブロック層を、頂上クラ
ッド層と同一条件で成長する。このため、この発明の製
造方法では、ＳｉＯ2膜等のストライプ状のマスクを用
いなくとも、メサ構造の両側に電流ブロック層を選択的
に成長させることができる。その結果、従来、ＳｉＯ2
膜の両端部付近に発生した転位に起因するレーザ特性の
劣化を防止することができる。
では、（００１）面上で成長可能な成長条件であって、
かつ、（１１１）Ｂ面上で成長速度が実質的に停止する
成長条件の下で、頂上クラッド層と第２導電型電流ブロ
ック層とを同時に形成する。次に、頂上クラッド層が形
成された後に、第１導電型電流ブロック層を、頂上クラ
ッド層と同一条件で成長する。このため、この発明の製
造方法では、ＳｉＯ2膜等のストライプ状のマスクを用
いなくとも、メサ構造の両側に電流ブロック層を選択的
に成長させることができる。その結果、従来、ＳｉＯ2
膜の両端部付近に発生した転位に起因するレーザ特性の
劣化を防止することができる。
【００３４】また、この発明の製造方法によれば、電流
ブロック層を成長した後に、ＳｉＯ2 膜等を除去する必
要がない。このため、電流ブロック層を成長した後、試
料を成長室から取り出すことなく、連続して、上部クラ
ッド層およびコンタクト層を成長させることができる。
このため、再成長界面に格子欠陥や不純物が入ることを
抑制することができる。その結果、半導体レーザの特性
の劣化を抑制することができる。
ブロック層を成長した後に、ＳｉＯ2 膜等を除去する必
要がない。このため、電流ブロック層を成長した後、試
料を成長室から取り出すことなく、連続して、上部クラ
ッド層およびコンタクト層を成長させることができる。
このため、再成長界面に格子欠陥や不純物が入ることを
抑制することができる。その結果、半導体レーザの特性
の劣化を抑制することができる。
【００３５】このように、この発明の半導体レーザの製
造方法によれば、簡単な工程で、特性の優れた半導体レ
ーザを製造することができる。
造方法によれば、簡単な工程で、特性の優れた半導体レ
ーザを製造することができる。
【図１】（Ａ）〜（Ｃ）は、この発明の実施例の説明に
供する工程図である。
供する工程図である。
【図２】（Ａ）〜（Ｃ）は、図１の（Ｃ）に続く工程図
である。
である。
【図３】（Ａ）および（Ｂ）は、図２の（Ｃ）に続く工
程図である。
程図である。
【図４】比較例の説明に供する断面図である。
１０：ｎ型ＧａＡｓ基板 １２、１２ａ：ｎ−ＩｎＧａＰクラッド層 １４、１４ａ：活性層 １６：ｐ−ＩｎＧａＰクラッド層 １６ａ：残存ｐ−ＩｎＧａＰクラッド層 １６ｂ：表面 １８：レジストマスク ２０：頂上クラッド層 ２２：ｐ−ＩｎＧａＰ電流ブロック層 ２４：ｎ−ＩｎＧａＰ電流ブロック層 ２６：上部クラッド層 ２８：コンタクト層 ３０：積層体 ３２：メサ構造 ４０：ＳｉＯ2 膜 ４２：転位
Claims (3)
- 【請求項１】 化合物半導体を材料として用いる半導体
レーザを製造するにあたり、 （ａ）基板上に、第１導電型クラッド層、活性層および
第２導電型クラッド層を、それぞれ順次に積層して、
（００１）面の上面を有する積層体を形成する工程と、 （ｂ）該第２導電型クラッド層上に、当該第２導電型ク
ラッド層の［１１０］方向に沿った方向に延在した、ス
トライプ状のレジストマスクを形成する工程と、 （ｃ）該レジストマスクをエッチングマスクとして用い
て、前記積層体に対してエッチングを行うことにより、
前記レジストマスクの延在方向と直交する方向に沿った
切り口での断面がメサ形状であるメサ構造を形成する工
程と、 （ｄ）該メサ構造を形成した後、前記レジストマスクを
除去することにより、メサ構造の頂上部分の残存第２導
電型クラッド層の（００１）面を露出させる工程と、 （ｅ）有機金属気相成長法を用いて、（００１）面上で
成長可能な成長条件であって、かつ、（１１１）Ｂ面上
で成長速度が実質的に停止する成長条件の下で、前記残
存第２導電型クラッド層の（００１）面上に、（１１
１）Ｂ面のみが露出した第２導電型の頂上クラッド層を
成長すると共に、前記メサ構造の前記切り口に沿った方
向の両側部分に、第２導電型電流ブロック層を成長する
工程と、 （ｆ）有機金属気相成長法を用いて、（００１）面上で
成長可能な成長条件であって、かつ、（１１１）Ｂ面上
で成長速度が実質的に停止する成長条件の下で、該第２
導電型電流ブロック層上に、第１導電型電流ブロック層
を、当該電流ブロック層の上面が前記残存第２導電型ク
ラッド層の上面を越さない厚さに成長する工程と、 （ｇ）有機金属気相成長法を用いて、（００１）面上の
成長速度と、（１１１）Ｂ面上の成長速度が実質的に同
一となる成長条件の下で、前記頂上クラッド層上から前
記第１導電型電流ブロック層上にわたって、第２導電型
の上部クラッド層を形成する工程とを含むことを特徴と
する半導体レーザの製造方法。 - 【請求項２】 請求項１に記載の半導体レーザの製造方
法において、 前記（ｅ）工程及び前記（ｆ）工程において、基板温度
を７００〜７２０℃とし、ＩＩＩ族の原料ガスの流量に
対するＶ族の原料ガスの流量の比であるＶ／ＩＩＩ比を
２００として、前記頂上クラッド層および前記第２導電
型電流ブロック層を成長し、 前記（ｇ）工程において、基板温度を７００〜７２０℃
とし、ＩＩＩ族の原料ガスの流量に対するＶ族の原料ガ
スの流量の比であるＶ／ＩＩＩ比を７０として、前記上
部クラッド層を成長することを特徴とする半導体レーザ
の製造方法。 - 【請求項３】 請求項１に記載の半導体レーザの製造方
法において、 前記（ｅ）工程、（ｆ）工程および（ｇ）工程を、試料
を成長室に入れたまま連続して行うことを特徴とする半
導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27807994A JPH08139405A (ja) | 1994-11-11 | 1994-11-11 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27807994A JPH08139405A (ja) | 1994-11-11 | 1994-11-11 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139405A true JPH08139405A (ja) | 1996-05-31 |
Family
ID=17592353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27807994A Withdrawn JPH08139405A (ja) | 1994-11-11 | 1994-11-11 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139405A (ja) |
-
1994
- 1994-11-11 JP JP27807994A patent/JPH08139405A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5948161A (en) | Method of fabricating a semiconductor device and method of cleaning a crystalline semiconductor surface | |
| JP3863720B2 (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
| GB2267602A (en) | Method of making semiconductor laser | |
| JP2002343729A (ja) | サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US5835516A (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| US6180429B1 (en) | Process for selective area growth of III-V semiconductors | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JPH08139405A (ja) | 半導体レーザの製造方法 | |
| US7456040B2 (en) | Method for producing semiconductor optical device | |
| JPH0590612A (ja) | 半導体細線形成方法 | |
| JP2654828B2 (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| US11735418B2 (en) | Method for forming semiconductor layers | |
| JP2000216495A (ja) | 半導体光素子の製造方法 | |
| JP2911270B2 (ja) | 可視光レーザダイオード及びその製造方法 | |
| JP2982453B2 (ja) | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3188931B2 (ja) | 薄膜成長方法 | |
| KR960015785B1 (ko) | 재성장에 의한 이종접합 계면 형성방법 및 그를 이용한 다이오드 제조방법 | |
| JPH10242582A (ja) | Ｉｉｉ−ｖ族化合物半導体の加工方法及びｉｉｉ−ｖ族化合物半導体レーザの作製方法 | |
| JPH046889A (ja) | 半導体レーザ装置 | |
| JP3026389B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |