JPH08137927A - 部品配置配線表示方法 - Google Patents
部品配置配線表示方法Info
- Publication number
- JPH08137927A JPH08137927A JP6272070A JP27207094A JPH08137927A JP H08137927 A JPH08137927 A JP H08137927A JP 6272070 A JP6272070 A JP 6272070A JP 27207094 A JP27207094 A JP 27207094A JP H08137927 A JPH08137927 A JP H08137927A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- line
- wiring
- component
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多数部品の接続状態を操作者に容易に目視可
能な部品配置配線表示方法を提供すること。 【構成】 半導体集積回路に配置及び結線する複数部品
７ａ〜７ｃの接続関係を表示する部品配置配線表示方法
において、データバス／アドレスバス等の配線種類と結
線数を、結線の線種／太さ／は配色／模様等によって区
別して表示することにより、多数部品の接続状態を操作
者に容易に目視可能にするもの。具体的には、結線１２
ａを標準幅破線により２本のデータバス接続として表
し、結線１２をが太幅斜線により全結線として表し、結
線１２ｃを標準幅実線により２本のアドレスバス接続と
して表す様に表示することによって、多数部品の接続状
態を操作者に容易に目視可能にするもの。
能な部品配置配線表示方法を提供すること。 【構成】 半導体集積回路に配置及び結線する複数部品
７ａ〜７ｃの接続関係を表示する部品配置配線表示方法
において、データバス／アドレスバス等の配線種類と結
線数を、結線の線種／太さ／は配色／模様等によって区
別して表示することにより、多数部品の接続状態を操作
者に容易に目視可能にするもの。具体的には、結線１２
ａを標準幅破線により２本のデータバス接続として表
し、結線１２をが太幅斜線により全結線として表し、結
線１２ｃを標準幅実線により２本のアドレスバス接続と
して表す様に表示することによって、多数部品の接続状
態を操作者に容易に目視可能にするもの。
Description
【０００１】
【産業上の利用分野】本発明は、プリント板及び半導体
集積回路の部品配置設計に用いる部品配置配線表示装置
もしくは部品配置修正装置に好適な部品配置配線表示方
法に関する。
集積回路の部品配置設計に用いる部品配置配線表示装置
もしくは部品配置修正装置に好適な部品配置配線表示方
法に関する。
【０００２】
【従来の技術】一般にプリント板及び半導体集積回路上
に多数の部品配置を設計する際には、例えば部品配置配
線表示装置を用い、該表示装置上に複数部品を複数のブ
ロックとして配置したものを表示すると共に、該複数部
品間の多数の実際の端子間の接続状態を直線により表示
していた。
に多数の部品配置を設計する際には、例えば部品配置配
線表示装置を用い、該表示装置上に複数部品を複数のブ
ロックとして配置したものを表示すると共に、該複数部
品間の多数の実際の端子間の接続状態を直線により表示
していた。
【０００３】具体的に説明すると、この従来技術は、例
えば図３に示すごとく、表示画面１００上において半導
体集積回路上に多数の部品（具体的には集積回路素子の
１ブロック）７ａ〜７ｃを配置し、各部品７ａ〜７ｃに
含まれる複数のゲート７１の各端子７２間の接続を配置
接続する場合、実際の端子７２間接続を図中の破線に示
す如く結線１０で表示していた。例えばアドレスバスや
データバス等を実際の接続状態で表示していた。
えば図３に示すごとく、表示画面１００上において半導
体集積回路上に多数の部品（具体的には集積回路素子の
１ブロック）７ａ〜７ｃを配置し、各部品７ａ〜７ｃに
含まれる複数のゲート７１の各端子７２間の接続を配置
接続する場合、実際の端子７２間接続を図中の破線に示
す如く結線１０で表示していた。例えばアドレスバスや
データバス等を実際の接続状態で表示していた。
【０００４】尚、前述の様なプリント板及び半導体集積
回路上に多数の部品配置を設計及び修正する部品配置修
正技術が記載された文献としては、例えば特開平５−１
２０３７６号公報記載の「対話形式による配置修正方
式」及び特開平５−１２８２０９号公報記載の「配置修
正方式」が挙げられる。
回路上に多数の部品配置を設計及び修正する部品配置修
正技術が記載された文献としては、例えば特開平５−１
２０３７６号公報記載の「対話形式による配置修正方
式」及び特開平５−１２８２０９号公報記載の「配置修
正方式」が挙げられる。
【０００５】
【発明が解決しようとする課題】前述の従来技術による
部品配置配線表示方法は、搭載部品を構成するブロック
が数百以上を越える大規模なものになると、接続関係を
示す結線１０が幾重にも重なり各部品の接続関係が識別
できなくなると言う不具合があった。
部品配置配線表示方法は、搭載部品を構成するブロック
が数百以上を越える大規模なものになると、接続関係を
示す結線１０が幾重にも重なり各部品の接続関係が識別
できなくなると言う不具合があった。
【０００６】また多数の結線状態を表示する部品配置配
線表示方法では、数万ゲート以上の回路規模を取り扱う
ために、部品端子間の接続情報表示速度が著しく遅くな
ると言う不具合も招いていた。
線表示方法では、数万ゲート以上の回路規模を取り扱う
ために、部品端子間の接続情報表示速度が著しく遅くな
ると言う不具合も招いていた。
【０００７】また、各部品の接続関係を目視可能にする
ために表示領域を限定、即ち特定ブロック表示に限定す
る方法も考えられるが、例えば半導体集積回路板全体の
部品（機能ブロック）結線状態を一度に表示できず、設
計者にとっては全体の接続状態を一度に把握できないと
言う不具合を招いていた。
ために表示領域を限定、即ち特定ブロック表示に限定す
る方法も考えられるが、例えば半導体集積回路板全体の
部品（機能ブロック）結線状態を一度に表示できず、設
計者にとっては全体の接続状態を一度に把握できないと
言う不具合を招いていた。
【０００８】本発明の目的は、前記従来技術による不具
合を除去することであり、多数部品の接続状態を操作者
に容易に目視可能且つ把握可能な部品配置配線表示方法
を提供することである。
合を除去することであり、多数部品の接続状態を操作者
に容易に目視可能且つ把握可能な部品配置配線表示方法
を提供することである。
【０００９】
【課題を解決するための手段】前記目的を達成するため
本発明は、プリント板又は半導体集積回路に配置される
複数部品の接続関係を表示する部品配置配線表示方法に
おいて、複数部品を複数のブロックとして表示すると共
に、該ブロック間の配線種類及び配線数からなる接続関
係を、線種及び又は太さ及び又は配色及び又は模様を用
いて１つに集約して表示することを特徴とする。
本発明は、プリント板又は半導体集積回路に配置される
複数部品の接続関係を表示する部品配置配線表示方法に
おいて、複数部品を複数のブロックとして表示すると共
に、該ブロック間の配線種類及び配線数からなる接続関
係を、線種及び又は太さ及び又は配色及び又は模様を用
いて１つに集約して表示することを特徴とする。
【００１０】
【作用】前記特徴による部品配置配線表示方法は、多数
の部品端子の接続関係をブロック相互間の接続関係とし
て１つに集約して表示すること、具体的にはデータバス
／アドレスバス等の配線種類と結線数を、結線の線種／
太さ／は配色／模様等によって区別して表示することに
より、多数部品の接続状態を操作者に容易に目視可能に
することができる。これにより、大規模・高密度なプリ
ント板又は半導体集積回路を短期間に高品質に設計する
ことができる。
の部品端子の接続関係をブロック相互間の接続関係とし
て１つに集約して表示すること、具体的にはデータバス
／アドレスバス等の配線種類と結線数を、結線の線種／
太さ／は配色／模様等によって区別して表示することに
より、多数部品の接続状態を操作者に容易に目視可能に
することができる。これにより、大規模・高密度なプリ
ント板又は半導体集積回路を短期間に高品質に設計する
ことができる。
【００１１】
【実施例】以下、本発明の一実施例による部品配置配線
表示方法を図面を参照して詳細に説明する。図１は、本
実施例による部品配置配線表示方法を実現する部品配置
修正装置の概略構成を示す図、図２は本実施例による部
品配置配線表示方法を行なう表示装置の構成図、図４は
本実施例による部品配置配線表示の一例を示す図であ
る。
表示方法を図面を参照して詳細に説明する。図１は、本
実施例による部品配置配線表示方法を実現する部品配置
修正装置の概略構成を示す図、図２は本実施例による部
品配置配線表示方法を行なう表示装置の構成図、図４は
本実施例による部品配置配線表示の一例を示す図であ
る。
【００１２】図１に示す部品配置修正装置は、データ入
力を行なうためのキーボード１ａと、同様にデータ、特
に図面データ入力及びポインタを指示するためのタブレ
ット及びマウス２ａと、部品配置／修正処理他を制御す
るＣＰＵ３ａと、前記キーボード１ａ等から入力したデ
ータ及び制御プログラムを格納する記憶装置４ａと、入
力した部品配置等を表示する表示装置５ａとを備え、キ
ーボード１ａ等から操作者が入力した図面データ（例え
ば部品配置及び結線状態）をＣＰＵ３ａによって処理
し、表示装置５ａがこの画面データを後述する結線状態
の集約表示を行なう様に構成されている。
力を行なうためのキーボード１ａと、同様にデータ、特
に図面データ入力及びポインタを指示するためのタブレ
ット及びマウス２ａと、部品配置／修正処理他を制御す
るＣＰＵ３ａと、前記キーボード１ａ等から入力したデ
ータ及び制御プログラムを格納する記憶装置４ａと、入
力した部品配置等を表示する表示装置５ａとを備え、キ
ーボード１ａ等から操作者が入力した図面データ（例え
ば部品配置及び結線状態）をＣＰＵ３ａによって処理
し、表示装置５ａがこの画面データを後述する結線状態
の集約表示を行なう様に構成されている。
【００１３】この表示装置５ａは、図２に示す如く、部
品配置位置を入力し、部品（ブロックとも呼ぶ）の配置
位置を修正する部品配置修正機能部２と、部品中の端子
の接続関係からブロック単位に接続数を１つに集約する
機能、例えば接続数を接続線の幅太さに置換する機能を
持つ接続関係集約機能部３と、表示される部品端子間の
接続関係の表示と、ブロック単位に接続数を１つに集約
し表示することを任意に選択し切り換える機能／後述す
る接続線の論理的機能／線や文字の幅色彩や模様などを
変化させる事により表示方法を切り換えて見易さ、使い
易さを向上する為の表示方式選択機能部４と、図面デー
タを表示装置５ａに表示する表示機能部５と、入力デー
タや表示方式の情報他が記憶される記憶部６と、これら
を制御する制御部１とを備え、後述する部品間の複数の
配線を任意の形に集約して表示するものである。
品配置位置を入力し、部品（ブロックとも呼ぶ）の配置
位置を修正する部品配置修正機能部２と、部品中の端子
の接続関係からブロック単位に接続数を１つに集約する
機能、例えば接続数を接続線の幅太さに置換する機能を
持つ接続関係集約機能部３と、表示される部品端子間の
接続関係の表示と、ブロック単位に接続数を１つに集約
し表示することを任意に選択し切り換える機能／後述す
る接続線の論理的機能／線や文字の幅色彩や模様などを
変化させる事により表示方法を切り換えて見易さ、使い
易さを向上する為の表示方式選択機能部４と、図面デー
タを表示装置５ａに表示する表示機能部５と、入力デー
タや表示方式の情報他が記憶される記憶部６と、これら
を制御する制御部１とを備え、後述する部品間の複数の
配線を任意の形に集約して表示するものである。
【００１４】前記部品間の複数配線の集約は、例えば図
４に示す如く表示画面１００上に表示した集積回路上に
複数の部品７ａ〜７ｃを配置し、これら部品７ａ〜７ｃ
間の配線を行なう場合、各部品７ａ〜７ｃに複数のゲー
ト端子を１つに集約した仮想ピン８０を夫々設け、各部
品７ａ〜７ｃの仮想ピン８０間を夫々複数結線状態を集
約した１本のブロック間結線１２ａ〜１２ｃで表示する
ものである。
４に示す如く表示画面１００上に表示した集積回路上に
複数の部品７ａ〜７ｃを配置し、これら部品７ａ〜７ｃ
間の配線を行なう場合、各部品７ａ〜７ｃに複数のゲー
ト端子を１つに集約した仮想ピン８０を夫々設け、各部
品７ａ〜７ｃの仮想ピン８０間を夫々複数結線状態を集
約した１本のブロック間結線１２ａ〜１２ｃで表示する
ものである。
【００１５】このブロック間結線１２ａ〜１２ｃは、太
さが接続の強さである結線数を表し、線種（実線／破線
等の模様他）が結線の種類を表す様に構成し、図４の例
では部品７ａと７ｂ間が標準線幅且つ破線の結線１２ａ
で表示することにより２本のデータバスにより接続され
ていることを示し、部品７ｂと部品７ｃ間が太線幅且つ
斜線模様の結線１２ｂで表示することにより全部（デー
タバス／アドレスバス／クロック／診断線他）の線を結
線していること（全結線と呼ぶ）を示し、部品７ａと部
品７ｃが標準線幅且つ実線の結線１２ｃで表示すること
により２本のアドレスバスにより接続されていることを
示している。尚、本発明は前記線幅及び線種に限られる
ものではなく、色彩／濃度／模様／曲線等を用いて更に
多くのファクター、例えば線幅／診断線等の種類他を表
示しても良いし、結線に注釈／注記もしくはアイコンと
して凡例を表示しても良く、更に仮想ピン８０の位置も
該当の部品を指定可能であれば任意の位置に設けても／
表示しなくても良い。これら線種は前記表示方式選択機
能部４が論理機能の目的に応じて表示方法を区別して表
示を行なうものである。本実施例による表示装置５ａ
は、こうした組み合わせによって様々な接続線の機能及
び特徴を表示できる。
さが接続の強さである結線数を表し、線種（実線／破線
等の模様他）が結線の種類を表す様に構成し、図４の例
では部品７ａと７ｂ間が標準線幅且つ破線の結線１２ａ
で表示することにより２本のデータバスにより接続され
ていることを示し、部品７ｂと部品７ｃ間が太線幅且つ
斜線模様の結線１２ｂで表示することにより全部（デー
タバス／アドレスバス／クロック／診断線他）の線を結
線していること（全結線と呼ぶ）を示し、部品７ａと部
品７ｃが標準線幅且つ実線の結線１２ｃで表示すること
により２本のアドレスバスにより接続されていることを
示している。尚、本発明は前記線幅及び線種に限られる
ものではなく、色彩／濃度／模様／曲線等を用いて更に
多くのファクター、例えば線幅／診断線等の種類他を表
示しても良いし、結線に注釈／注記もしくはアイコンと
して凡例を表示しても良く、更に仮想ピン８０の位置も
該当の部品を指定可能であれば任意の位置に設けても／
表示しなくても良い。これら線種は前記表示方式選択機
能部４が論理機能の目的に応じて表示方法を区別して表
示を行なうものである。本実施例による表示装置５ａ
は、こうした組み合わせによって様々な接続線の機能及
び特徴を表示できる。
【００１６】図５は、前記線種表示の他の例を示す図で
あり、本実施例においては表示画面１００上に表示した
プリント基板上に複数の部品７ａ〜７ｃ（本例において
は半導体集積回路に相当）を配置し、これら部品７ａ〜
７ｃ間の配線を行なう場合、各部品７ａ及び７ｂには線
種に応じた複数の仮想ピン８１〜８３，８５，８７，８
８を設けると共に部品７ｃに仮想ピン８４を設け、各部
品７ａ〜７ｃの仮想ピン８１〜８８間を線種に応じて本
数を集約した１本のブロック間結線１２ａ〜１２ｅで表
示するものである。
あり、本実施例においては表示画面１００上に表示した
プリント基板上に複数の部品７ａ〜７ｃ（本例において
は半導体集積回路に相当）を配置し、これら部品７ａ〜
７ｃ間の配線を行なう場合、各部品７ａ及び７ｂには線
種に応じた複数の仮想ピン８１〜８３，８５，８７，８
８を設けると共に部品７ｃに仮想ピン８４を設け、各部
品７ａ〜７ｃの仮想ピン８１〜８８間を線種に応じて本
数を集約した１本のブロック間結線１２ａ〜１２ｅで表
示するものである。
【００１７】本実施例による仮想ピン８１及び８５を結
ぶ結線１２ｄは、縦線模様によって例えばデータバスを
示し、仮想ピン８２及び８８を結ぶ結線１２ｅは、波線
模様によりアドレスバスを示し、仮想ピン８３及び８７
を結ぶ結線１２ｂは、太線幅且つ斜線模様により全結線
を表し、結線１２ｃは、標準線幅且つ実線で表示するこ
とにより２本のアドレスバスにより接続されていること
を示し、結線１２ａは、標準線幅且つ破線で表示するこ
とにより２本のデータバスにより接続されていることを
示し、図面中には記載できないがこれら線種の結線数は
例えば色彩／濃度によって表現されているものとする。
ぶ結線１２ｄは、縦線模様によって例えばデータバスを
示し、仮想ピン８２及び８８を結ぶ結線１２ｅは、波線
模様によりアドレスバスを示し、仮想ピン８３及び８７
を結ぶ結線１２ｂは、太線幅且つ斜線模様により全結線
を表し、結線１２ｃは、標準線幅且つ実線で表示するこ
とにより２本のアドレスバスにより接続されていること
を示し、結線１２ａは、標準線幅且つ破線で表示するこ
とにより２本のデータバスにより接続されていることを
示し、図面中には記載できないがこれら線種の結線数は
例えば色彩／濃度によって表現されているものとする。
【００１８】この様に本実施例による部品配置配線表示
方法は、図３の如く従来は線種毎に実際の端子間接続を
表示していたものを、図４の如く各部品単位で端子を１
つの仮想ピンとして想定し、各仮想ピン間をバス等の線
種及び結線数を、実線／破線／斜線等の線種によって１
本に集約して表示することにより、部品間の接続状態を
操作者が容易に把握することができる。
方法は、図３の如く従来は線種毎に実際の端子間接続を
表示していたものを、図４の如く各部品単位で端子を１
つの仮想ピンとして想定し、各仮想ピン間をバス等の線
種及び結線数を、実線／破線／斜線等の線種によって１
本に集約して表示することにより、部品間の接続状態を
操作者が容易に把握することができる。
【００１９】次に図７に示す部品配置を例にとって前述
の結線状態を集約して表示する処理手順を、図６フロー
を参照して説明する。まず前記図７に示した配置及び配
線は、半導体集積回路上に複数のブロック（部品）７ａ
〜７ｆを配置し、ブロック７ａ−７ｄ間，ブロック７ｄ
−７ｃ間，ブロック７ｄ−７ｅ間を全結線（太幅斜線で
示す）１３ａにより接続し、ブロック７ｃ−７ｄ間，ブ
ロック７ｄ−７ｅ間をアドレイバス及びデータバス等の
バスを全て接続する結線（バス結線と呼ぶ）１３ｂによ
り接続するものとする。
の結線状態を集約して表示する処理手順を、図６フロー
を参照して説明する。まず前記図７に示した配置及び配
線は、半導体集積回路上に複数のブロック（部品）７ａ
〜７ｆを配置し、ブロック７ａ−７ｄ間，ブロック７ｄ
−７ｃ間，ブロック７ｄ−７ｅ間を全結線（太幅斜線で
示す）１３ａにより接続し、ブロック７ｃ−７ｄ間，ブ
ロック７ｄ−７ｅ間をアドレイバス及びデータバス等の
バスを全て接続する結線（バス結線と呼ぶ）１３ｂによ
り接続するものとする。
【００２０】さて、この半導体集積回路を設計する際、
利用者は、まずキーボード１ａ又はタブレット・マウス
２ａによって必要とする機能毎の部品（ブロック）を入
力し、表示装置５ａ上に入力部品の配置を自動処理又は
対話処理にて行うと共に、各部品間の結線状態データ
（どの部品のどの端子とどの端子をどの線、例えばクロ
ック／データバス／アドレスバスを用いて接続するか等
の情報）を設計仕様に従って予め入力しておく。
利用者は、まずキーボード１ａ又はタブレット・マウス
２ａによって必要とする機能毎の部品（ブロック）を入
力し、表示装置５ａ上に入力部品の配置を自動処理又は
対話処理にて行うと共に、各部品間の結線状態データ
（どの部品のどの端子とどの端子をどの線、例えばクロ
ック／データバス／アドレスバスを用いて接続するか等
の情報）を設計仕様に従って予め入力しておく。
【００２１】これらデータを入力した表示方式選択機能
部４は、図６の如く全ブロック（部品）相互間について
接続関係のある部品の結線数を前記結線状態データを元
に求め、この結線数を各ブロック間の接続強度として図
８（ａ）に示すブロック間接続テーブルを作成し（ステ
ップ６１）し、次に各部品上の仮想ピン座標及び各部品
間の結線数を該ブロック間接続テーブルの各項目に格納
する。このブロック間接続テーブルは、アルファベット
が交差する位置に記載した記号が結線状態を表す集約項
目テーブルの存在及び内容を表すものであり、該ブロッ
ク間接続テーブルの各項目内容は、図８（ｃ）に示した
バス結線／全結線他毎の仮想ピン数及び結線数を含む該
集約項目テーブルであり、図８（ｄ）の如く、各集約項
目テーブル内容（座標値及び線種等）が登録されるもの
である。具体的に述べれば各集約項目テーブル内容は、
例えば、符号が部品７ａの仮想ピンの位置座標（ｘ
１，ｙ１）を示し、符号が部品７ｃ上の２つの仮想ピ
ンの座標（ｘ２．ｙ２），（ｘ３，ｙ３）を示し、符号
が部品７ｄ上の２つの仮想ピンの座標（ｘ４．ｙ
４），（ｘ５，ｙ５）を示し、符号が部品７ｅ上の仮
想ピン座標（ｘ６．ｙ６）を示し、符号が部品７ａ−
７ｂ間の結線数「２」，符号が部品７ｄ−７ｃ間の結
線数「３」を示し，符号が部品７ｄ−７ｆ間の結線数
「９」を示している。尚、前記集約項目テーブルに記載
される線種は、接続関係集約機能３により図８（ｂ）に
示したバス線／全結線／アドレスバス結線／データバス
結線等の結線種類毎に線模様及び配色を予め登録した線
種テーブルによって定められている。
部４は、図６の如く全ブロック（部品）相互間について
接続関係のある部品の結線数を前記結線状態データを元
に求め、この結線数を各ブロック間の接続強度として図
８（ａ）に示すブロック間接続テーブルを作成し（ステ
ップ６１）し、次に各部品上の仮想ピン座標及び各部品
間の結線数を該ブロック間接続テーブルの各項目に格納
する。このブロック間接続テーブルは、アルファベット
が交差する位置に記載した記号が結線状態を表す集約項
目テーブルの存在及び内容を表すものであり、該ブロッ
ク間接続テーブルの各項目内容は、図８（ｃ）に示した
バス結線／全結線他毎の仮想ピン数及び結線数を含む該
集約項目テーブルであり、図８（ｄ）の如く、各集約項
目テーブル内容（座標値及び線種等）が登録されるもの
である。具体的に述べれば各集約項目テーブル内容は、
例えば、符号が部品７ａの仮想ピンの位置座標（ｘ
１，ｙ１）を示し、符号が部品７ｃ上の２つの仮想ピ
ンの座標（ｘ２．ｙ２），（ｘ３，ｙ３）を示し、符号
が部品７ｄ上の２つの仮想ピンの座標（ｘ４．ｙ
４），（ｘ５，ｙ５）を示し、符号が部品７ｅ上の仮
想ピン座標（ｘ６．ｙ６）を示し、符号が部品７ａ−
７ｂ間の結線数「２」，符号が部品７ｄ−７ｃ間の結
線数「３」を示し，符号が部品７ｄ−７ｆ間の結線数
「９」を示している。尚、前記集約項目テーブルに記載
される線種は、接続関係集約機能３により図８（ｂ）に
示したバス線／全結線／アドレスバス結線／データバス
結線等の結線種類毎に線模様及び配色を予め登録した線
種テーブルによって定められている。
【００２２】次に表示方式選択機能部４は、先に入力し
た部品（ブロック）の表示位置を、例えば接続線長さを
短くするために自動処理又は対話処理にて変更すると共
に、該変更に応じて仮想ピン座標位置も修正し（ステッ
プ６３）、前述した図８（ｂ）の線種テーブルを参照し
て結線の線幅／線種（模様）／配色を求め（ステップ６
４）、この配置及び結線結果を表示装置５ａ上に表示す
る（ステップ６５）。尚、前記仮想ピン１１の配置位置
は、ブロックの形状の重心により求めるが、仮想ピンが
複数ある場合はブロック内に均等に分散配置しても良
い。
た部品（ブロック）の表示位置を、例えば接続線長さを
短くするために自動処理又は対話処理にて変更すると共
に、該変更に応じて仮想ピン座標位置も修正し（ステッ
プ６３）、前述した図８（ｂ）の線種テーブルを参照し
て結線の線幅／線種（模様）／配色を求め（ステップ６
４）、この配置及び結線結果を表示装置５ａ上に表示す
る（ステップ６５）。尚、前記仮想ピン１１の配置位置
は、ブロックの形状の重心により求めるが、仮想ピンが
複数ある場合はブロック内に均等に分散配置しても良
い。
【００２３】このように本実施例による部品配置配線表
示方法は、複数部品を複数のブロックとして表示すると
共に、該ブロック間の接続状態及び配線種類からなる接
続関係を線種及び又は太さによって集約して表示するこ
とにより、多数部品の接続状態を操作者に容易に目視可
能にすることができる。
示方法は、複数部品を複数のブロックとして表示すると
共に、該ブロック間の接続状態及び配線種類からなる接
続関係を線種及び又は太さによって集約して表示するこ
とにより、多数部品の接続状態を操作者に容易に目視可
能にすることができる。
【００２４】
【発明の効果】以上述べた如く本発明による部品配置配
線表示方法は、多数の部品端子の接続関係をブロック相
互間の接続関係として１つに集約して表示すること、具
体的にはデータバス／アドレスバス等の配線種類と結線
数を、結線の線種／太さ／は配色／模様等によって区別
して表示することにより、多数部品の接続状態を操作者
に容易に目視可能にすることができる。これにより、大
規模・高密度なプリント板又は半導体集積回路を短期間
に高品質に設計することができる。
線表示方法は、多数の部品端子の接続関係をブロック相
互間の接続関係として１つに集約して表示すること、具
体的にはデータバス／アドレスバス等の配線種類と結線
数を、結線の線種／太さ／は配色／模様等によって区別
して表示することにより、多数部品の接続状態を操作者
に容易に目視可能にすることができる。これにより、大
規模・高密度なプリント板又は半導体集積回路を短期間
に高品質に設計することができる。
【図１】本発明による部品配置配線表示方法を適用する
部品配置修正装置の構成図。
部品配置修正装置の構成図。
【図２】本実施例による部品配置配線表示方法を行なう
表示装置の構成図。
表示装置の構成図。
【図３】従来技術による半導体集積回路の部品配置図の
表示例を示す図。
表示例を示す図。
【図４】本実施例による部品配置配線表示の一例を示す
図。
図。
【図５】本実施例による部品配置配線表示の他の例を示
す図。
す図。
【図６】本発明によるブロック間接続表示方法の処理手
順を示す図。
順を示す図。
【図７】本実施例による部品配置配線表示の更に他の例
を示す図。
を示す図。
【図８】本実施例による部品配置及び結線を行なうため
のブロック間テーブル他を示す図。
のブロック間テーブル他を示す図。
１ａ：キーボード，２ａ：タブレット・マウス，３ａ：
ＣＰＵ，４ａ：記憶装置，５ａ：表示装置，１：制御
部，２：部品配置修正機能部，３：接続関係集約機能
部，４：表示方式選択機能部，５：表示機能部，６：記
憶部，７：部品（ブロック），１０：従来技術による結
線，７１：ゲート，７２：端子，８０〜８８：仮想ピ
ン，１２ａ〜１２ｅ：結線。
ＣＰＵ，４ａ：記憶装置，５ａ：表示装置，１：制御
部，２：部品配置修正機能部，３：接続関係集約機能
部，４：表示方式選択機能部，５：表示機能部，６：記
憶部，７：部品（ブロック），１０：従来技術による結
線，７１：ゲート，７２：端子，８０〜８８：仮想ピ
ン，１２ａ〜１２ｅ：結線。
Claims (1)
- 【請求項１】 プリント板又は半導体集積回路に配置さ
れる複数部品の接続関係を表示する部品配置配線表示方
法であって、複数部品を複数のブロックとして表示する
と共に、該ブロック間の配線種類及び配線数からなる接
続関係を、線種及び又は太さ及び又は配色及び又は模様
を用いて集約して表示することを特徴とする部品配置配
線表示方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272070A JPH08137927A (ja) | 1994-11-07 | 1994-11-07 | 部品配置配線表示方法 |
| US08/553,919 US5850349A (en) | 1994-11-07 | 1995-11-06 | Method and apparatus for displaying the placement of circuit blocks and the routing nets between circuit blocks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272070A JPH08137927A (ja) | 1994-11-07 | 1994-11-07 | 部品配置配線表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137927A true JPH08137927A (ja) | 1996-05-31 |
Family
ID=17508683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272070A Pending JPH08137927A (ja) | 1994-11-07 | 1994-11-07 | 部品配置配線表示方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5850349A (ja) |
| JP (1) | JPH08137927A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6789243B2 (en) | 2002-05-29 | 2004-09-07 | Fujitsu Limited | Interactive floor planner apparatus for circuit blocks |
| US8006219B2 (en) | 2007-11-12 | 2011-08-23 | Fujitsu Limited | Wiring path information creating method and wiring path information creating apparatus |
| WO2013101780A1 (en) * | 2011-12-30 | 2013-07-04 | Arteris SAS | Floorplan estimation |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110434A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | プリント板パターン設計装置 |
| TWI239847B (en) * | 1997-12-02 | 2005-09-21 | Elan Pharm Inc | N-terminal fragment of Abeta peptide and an adjuvant for preventing and treating amyloidogenic disease |
| JP3389875B2 (ja) * | 1999-03-12 | 2003-03-24 | 株式会社トッパンエヌイーシー・サーキットソリューションズ | 自動部品配置システム並びに自動部品配置プログラムを記録した記録媒体 |
| US6430734B1 (en) * | 1999-04-15 | 2002-08-06 | Sycon Design, Inc. | Method for determining bus line routing for components of an integrated circuit |
| US6438736B1 (en) * | 1999-04-15 | 2002-08-20 | Sycon Design, Inc. | Method for determining cleanup line routing for components of an integrated circuit |
| US6434734B1 (en) * | 1999-04-15 | 2002-08-13 | Sycon Design, Inc. | Method for modifying placement of components of an integrated circuit by analyzing resources of adjacent components |
| USD433391S (en) * | 1999-08-11 | 2000-11-07 | David Drucker | Electrician's circuit card for pulling electrical wires in a specific branch circuit |
| JP3963668B2 (ja) * | 2001-07-05 | 2007-08-22 | 富士通株式会社 | 論理図エントリ装置 |
| US20060053405A1 (en) * | 2002-05-23 | 2006-03-09 | Koninklijke Philips Electronics N.V. | Integrated circuit design method |
| US6980211B2 (en) * | 2002-06-04 | 2005-12-27 | Springsoft, Inc. | Automatic schematic diagram generation using topology information |
| US7137082B1 (en) | 2003-03-28 | 2006-11-14 | Magma Design Automation Inc. | Reduced architecture processing paths |
| JP2006319280A (ja) * | 2005-05-16 | 2006-11-24 | Fujifilm Holdings Corp | 配線板及びその製造方法 |
| US7657857B2 (en) * | 2006-03-17 | 2010-02-02 | Altera Corporation | Performance visualization of delay in circuit design |
| US7810063B1 (en) * | 2007-02-01 | 2010-10-05 | Cadence Design Systems, Inc. | Graphical user interface for prototyping early instance density |
| JP5556265B2 (ja) * | 2010-03-16 | 2014-07-23 | 富士通株式会社 | 実装設計支援装置、実装設計支援方法及びプログラム |
| JP5182973B1 (ja) * | 2011-10-19 | 2013-04-17 | 三菱航空機株式会社 | 配線の接続確認システム |
| JP5884424B2 (ja) * | 2011-11-15 | 2016-03-15 | 富士通株式会社 | 配線設計支援装置，配線設計支援プログラムおよび配線設計支援方法 |
| US8924913B1 (en) * | 2013-06-20 | 2014-12-30 | Altera Corporation | Schematic display of connectivity in an integrated circuit design |
| WO2025024970A1 (en) * | 2023-07-28 | 2025-02-06 | National Instruments Corporation | Matrix switching workflow in a test system for device testing |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
| JPH0756878B2 (ja) * | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
| JPH05120376A (ja) * | 1991-10-24 | 1993-05-18 | Nec Corp | 対話形式による配置修正方式 |
| JPH05128209A (ja) * | 1991-11-07 | 1993-05-25 | Nec Corp | 配置修正方式 |
-
1994
- 1994-11-07 JP JP6272070A patent/JPH08137927A/ja active Pending
-
1995
- 1995-11-06 US US08/553,919 patent/US5850349A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6789243B2 (en) | 2002-05-29 | 2004-09-07 | Fujitsu Limited | Interactive floor planner apparatus for circuit blocks |
| US8006219B2 (en) | 2007-11-12 | 2011-08-23 | Fujitsu Limited | Wiring path information creating method and wiring path information creating apparatus |
| WO2013101780A1 (en) * | 2011-12-30 | 2013-07-04 | Arteris SAS | Floorplan estimation |
Also Published As
| Publication number | Publication date |
|---|---|
| US5850349A (en) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08137927A (ja) | 部品配置配線表示方法 | |
| US7216293B2 (en) | Display control method, program product, and information processing apparatus for controlling objects in a container based on the container's size | |
| JP2856640B2 (ja) | 論理回路図エディタシステム | |
| JPH0679319B2 (ja) | 配置更新方法 | |
| JPH01131963A (ja) | 形態接続構成自動作成システム | |
| US6789243B2 (en) | Interactive floor planner apparatus for circuit blocks | |
| JPH0743742B2 (ja) | 自動配線方法 | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JP2009110094A (ja) | プリント配線板の回路設計システム及び回路設計方法 | |
| JPH0962726A (ja) | Ｃａｄデータインタフェース方法 | |
| JPH01232475A (ja) | 平行線結線方法 | |
| JP2001331541A (ja) | 配線接続確認装置及び確認方法並びにそのプログラムを記載した記録媒体 | |
| JP2785751B2 (ja) | 部品番号整列方法 | |
| JP2009289208A (ja) | システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体 | |
| JPH0831112B2 (ja) | 対話型ｌｓｉピンフロアプランナ | |
| JP3095308B2 (ja) | 電気部品概略位置決定装置 | |
| JP3605822B2 (ja) | プリント配線基板のジャンパ布線方法および装置 | |
| JP2000155772A (ja) | 指定部品表示方法 | |
| JP2703061B2 (ja) | 半導体集積回路の自動設計方法 | |
| JPH02217967A (ja) | プリント配線板設計システムの部品配置方式 | |
| JPH03211678A (ja) | 論理回路図表示装置 | |
| JPH03257674A (ja) | プリント配線板設計システム | |
| JPH05143682A (ja) | Ｃａｄシステム | |
| JPS63140594A (ja) | プリント基板パタ−ン表示装置 | |
| JPH041858A (ja) | シルクスクリーンデータ作成装置 |