[go: up one dir, main page]

JPH08128812A - Monitor for length measurement - Google Patents

Monitor for length measurement

Info

Publication number
JPH08128812A
JPH08128812A JP26760894A JP26760894A JPH08128812A JP H08128812 A JPH08128812 A JP H08128812A JP 26760894 A JP26760894 A JP 26760894A JP 26760894 A JP26760894 A JP 26760894A JP H08128812 A JPH08128812 A JP H08128812A
Authority
JP
Japan
Prior art keywords
monitor
pattern
actual pattern
line
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26760894A
Other languages
Japanese (ja)
Other versions
JP2983855B2 (en
Inventor
Eiichi Mitsusaka
栄一 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6267608A priority Critical patent/JP2983855B2/en
Publication of JPH08128812A publication Critical patent/JPH08128812A/en
Application granted granted Critical
Publication of JP2983855B2 publication Critical patent/JP2983855B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: To enhance the reliability of a monitor by a method wherein a line monitor and a hole monitor which correspond to an actual pattern are used and a pattern for recognition is used. CONSTITUTION: A monitor 13 for length measurement is formed on a scribing line 12. A gate polysilicon monitor GP, a first-layer metal monitor M and the like as line monitors are arranged in parallel at its lower stage so as to correspond to an actual pattern. In addition, a LOCOS monitor F, a first contact monitor C and the like as hole monitors are arranged in a matrix shape at the upper stage of the monitor 13 so as to correspond to the actual pattern. Consequently, it is possible to obtain the monitor 13 under a condition very close to the actual pattern, i.e., in which the proximity effect of a lithographic process and the microloading effect of an etching process are reflected. In addition, the respective monitors can be guided easily into the field of view of a length-measuring GEM by using L-shaped patterns 4, for recognition, at four corner parts of the monitor 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の加工寸法
の管理に係る測長用モニターの改善を目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has an object to improve a length measuring monitor for controlling a processing dimension of a semiconductor device.

【0002】[0002]

【従来の技術】以下で、従来例に係る測長用モニターに
ついて図4を参照しながら説明する。半導体装置の製造
においては、配線やコンタクトをはじめとする様々なパ
ターンが形成されるが、これらのパターンが実際どのよ
うに形成されているかを知る必要がある。それには実際
のLSI内で実際に形成されているパターンを測長する
のが自然でかつ確実な方法であるが、この方法による
と、個々のLSIごとに測長しなければならないので、
測長回数が膨大になるので、作業が非常に煩雑となる。
2. Description of the Related Art A conventional length measuring monitor will be described below with reference to FIG. In the manufacture of semiconductor devices, various patterns such as wirings and contacts are formed, but it is necessary to know how these patterns are actually formed. A natural and reliable method is to measure the pattern actually formed in the actual LSI. However, according to this method, the length must be measured for each individual LSI.
Since the number of length measurements is huge, the work becomes very complicated.

【0003】そこで、LSIの形成領域(1)間にある
スクライブライン(2)上に、LSIに実際に形成され
ているパターンに模した模擬のパターンを形成して、そ
の寸法を測長することにより、作業の省力化を図る方法
が用いられている。この方法によれば、1枚のウエハに
模擬のパターンを数個(5〜6個)設けて、それを測長
すればよいので、実際のパターンを測長する方法に比し
て作業が非常に省力化できる。このような模擬のパター
ンを測長用モニターと称する。通常、この測長用モニタ
ー(3)の形状は、図4に示すように、単独のライン形
状であって、図においてLOCOSモニター(F)、ゲ
ート・ポリシリコンモニター(GP)、第1コンタクト
モニター(C)、第1層メタルモニター(M)、第2コ
ンタクトモニター(SC)、第2層メタルモニター(S
M)といった如く、工程順に配置していた。
Therefore, on the scribe line (2) between the formation areas (1) of the LSI, a simulated pattern imitating a pattern actually formed on the LSI is formed and its dimension is measured. Has used a method for saving labor. According to this method, it is sufficient to provide several (5 to 6) simulated patterns on one wafer and measure the length thereof. Therefore, the work is much more difficult than the method of measuring the actual pattern. It can save labor. Such a simulated pattern is called a length measurement monitor. Usually, the shape of the length measuring monitor (3) is a single line shape as shown in FIG. 4, and in the figure, the LOCOS monitor (F), the gate / polysilicon monitor (GP), and the first contact monitor are shown. (C), first layer metal monitor (M), second contact monitor (SC), second layer metal monitor (S)
M), and so on.

【0004】そして、各モニターのホトレジス工程後の
レジストパターン線幅、エッチング後のパターン線幅を
測長SEM(Scanning Electron Microsope)によって測
長することにより、実際にLSIに形成されたパターン
の線幅寸法が得られたのと同じことにり、さらに、レジ
ストパターンの寸法とそれに基づいて形成されるAl配線
やコンタクト等の寸法との間にどの程度の差があるかな
ども分かることになる。
Then, the line width of the pattern actually formed on the LSI is measured by measuring the resist pattern line width after the photolithography process and the pattern line width after etching of each monitor by a length measuring SEM (Scanning Electron Microsope). This is the same as obtaining the dimensions, and it is also possible to understand how much the difference between the dimensions of the resist pattern and the dimensions of the Al wirings, contacts, etc. formed on the basis of the dimensions.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の測長モニターは、単独のラインの形状を有する。例
えばメモリセルなどの、実際のLSI内には多数の配線
ラインやコンタクトホールが形成されているが、上記従
来の測長用モニターは、単独ラインで形成されているた
め、リソグラフィー工程において、光が隣接するパター
ンによって回折・干渉することによってその露光状態が
変化する近接効果や、ドライエッチング工程において、
マスクとなるレジストパターンから散乱する炭素原子
[C]が隣接するパターンのエッチング状態に影響を及
ぼす、いわゆるマイクロ・ローディング効果などのよう
に、実際のパターンで、近接することによって生じる相
互作用をモニターに反映することができないので、LS
I内部の実際のパターンとかなりの格差が生じ、実情に
合わなくなる。
However, the above-mentioned conventional length-measuring monitor has the shape of a single line. For example, many wiring lines and contact holes are formed in an actual LSI such as a memory cell. However, since the above-described conventional length-measuring monitor is formed by a single line, light is not generated in the lithography process. In the proximity effect where the exposure state changes due to diffraction and interference due to adjacent patterns, and in the dry etching process,
As a so-called micro-loading effect, in which carbon atoms [C] scattered from the mask resist pattern affect the etching state of the adjacent pattern, the interaction caused by the proximity of the actual pattern can be monitored. Since it cannot be reflected, LS
There will be a considerable disparity with the actual pattern inside I, and it will not match the actual situation.

【0006】殊に、その差は微細化とともに相対的に増
大し、サブミクロンレベルの製品ではすでに無視できな
いほどの格差となり、結局実際のパターンを測長しなけ
ればならないほどになっている。一方、実際のパターン
で測長すると、ウエハ上の各チップのパターンごとに測
長SEMを制御するためのプログラムを作成しなければ
ならず、そのプログラムファイルが膨大になる。また、
プログラムファイルが増すことによってその作成時間が
増大したり、作業が煩雑になるなどの問題が生じてい
た。
In particular, the difference increases relatively with miniaturization, and it becomes a disparity that cannot be ignored in submicron level products, and eventually the actual pattern has to be measured. On the other hand, if the length is measured using an actual pattern, a program for controlling the length measuring SEM must be created for each pattern of each chip on the wafer, and the program file becomes huge. Also,
Due to the increase in the number of program files, there have been problems such as an increase in the time for creating the program files and a complicated work.

【0007】[0007]

【課題を解決するための手段】上記の課題を解決するた
めに、図1に示すように、実パターンに対応する複数の
ラインを平行に配列してなるラインモニターと、実パタ
ーンに対応する複数のコンタクトホールを行列状に配列
してなるホールモニターとを、スクライブライン上にそ
れぞれ対応する製造工程ごとに、行列状に配置すること
で、半導体装置の実際のパターンの状態を反映したモニ
ターを得ることを可能とした。
In order to solve the above problems, as shown in FIG. 1, a line monitor in which a plurality of lines corresponding to an actual pattern are arranged in parallel and a plurality of lines corresponding to the actual pattern are provided. By arranging the contact holes in a matrix form in a matrix for each corresponding manufacturing process on the scribe line, a monitor that reflects the actual pattern state of the semiconductor device can be obtained. Made it possible.

【0008】また、上記各モニターに対応するように、
例えばモニターの4つのコーナー部にL字型の認識用パ
ターンを配置した。
Further, in order to correspond to each of the above monitors,
For example, L-shaped recognition patterns are arranged at the four corners of the monitor.

【0009】[0009]

【作用】本発明に係る測長用モニターによれば、図1に
示すように、スクライブラインに配置された単独ライン
のモニターに代わって、実パターンに対応する複数のラ
インを平行に配列してなるラインモニターと、実パター
ンに対応する複数のコンタクトホールを行列状に配列し
てなるホールモニターを用いているので、例えば多数の
近接するコンタクトホールが配置されているメモリセル
のように、実際のパターンに非常に近い条件を疑似的に
再現することができ、かかる実パターンにおいて、隣接
するパターンの相互作用によって生じるリソグラフィー
工程の近接効果やエッチング工程のマイクロ・ローディ
ング効果が反映されたモニターを得ることが可能にな
る。
According to the length-measuring monitor of the present invention, as shown in FIG. 1, a plurality of lines corresponding to the actual pattern are arranged in parallel in place of the single-line monitor arranged on the scribe line. The line monitor and the hole monitor in which a plurality of contact holes corresponding to the actual pattern are arranged in a matrix are used. Therefore, as in a memory cell in which a large number of adjacent contact holes are arranged, To obtain a monitor that can reproduce conditions very close to the pattern in a pseudo manner and that reflects the proximity effect of the lithography process and the micro-loading effect of the etching process caused by the interaction of adjacent patterns in such an actual pattern. Will be possible.

【0010】また、本発明に係る測長用モニターによれ
ば微細化が進んでも、LSIの実際のパターンとの差が
非常に小さいモニターを得ることができるので、その測
長結果の信頼性が向上し、実際のパターンを直接測定し
なくても済む。よって、実際のパターンを直接測定して
いた場合に比して、ウエハ上の各チップのパターンごと
に測長SEMを制御するプログラムを作成しなくても済
むので、プログラムサイズの大幅な減少が図れ、プログ
ラムサイズの増大によって生じていたプログラムファイ
ルの作成時間の増大や、それに伴って生じる測長作業の
煩雑化などを抑止することが可能になる。
Further, according to the length measuring monitor of the present invention, even if the miniaturization progresses, a monitor having a very small difference from the actual pattern of the LSI can be obtained, so that the reliability of the length measuring result is high. Better, eliminating the need to directly measure the actual pattern. Therefore, compared to the case where the actual pattern is directly measured, it is not necessary to create a program for controlling the length measurement SEM for each pattern of each chip on the wafer, and the program size can be significantly reduced. It is possible to prevent an increase in the time required for creating a program file due to an increase in the program size, and a complication of the length measurement work, which is accompanied with the increase.

【0011】さらに、各モニターに対応して認識用パタ
ーンを配置しているので、測長SEMの視野内に各モニ
ターを容易に導くことができる。
Further, since the recognition pattern is arranged corresponding to each monitor, each monitor can be easily brought into the visual field of the length measuring SEM.

【0012】[0012]

【実施例】本実施例で説明する測長用モニターは、図1
に示すように、ウェハのLSI形成領域(11)の間に
設けられたスクライブライン12上に形成されており、
ラインモニター(残しパターン)として、ゲート・ポリ
シリコンモニター(GP)、第1層メタルモニター
(M)、第2層メタルモニター(SM)、第3層メタル
モニター(TM)が下段にブロック状に配置され、ホー
ルモニター(抜きパターン)として、LOCOSモニタ
ー(F)、第1コンタクトモニター(C)、第2コンタ
クトモニター(SC)が上段にブロック状に配置されて
おり、全体としては、上記各モニターが製造工程ごとに
行列状に配置された測長モニター(13)となってい
る。
EXAMPLE A monitor for length measurement explained in this example is shown in FIG.
As shown in FIG. 3, the wafer is formed on the scribe line 12 provided between the LSI formation regions (11) of the wafer,
As a line monitor (remaining pattern), a gate / polysilicon monitor (GP), a first layer metal monitor (M), a second layer metal monitor (SM), and a third layer metal monitor (TM) are arranged in blocks at the bottom. As a hall monitor (a blank pattern), a LOCOS monitor (F), a first contact monitor (C), and a second contact monitor (SC) are arranged in a block shape on the upper stage. As a whole, each of the above monitors is arranged. The length measuring monitors (13) are arranged in a matrix for each manufacturing process.

【0013】また、モニターの4つのコーナー部にL字
型の認識用パターン(14)を配置して、測長SEMの
視野内に各モニターを容易に導けるようにしている。L
字型の認識用パターン(14)は2組のパターンからな
り、第1の認識パターン14Aは、F,GP,C,Mで
形成され、第2の認識パターン14Bは、M,SC,S
M,TC,TMで形成されるというように、残しパター
ンと抜きパターンとを交互に重ねるように形成して、下
地の段差が小さくなるようにしている。これにより、パ
ターン認識の精度を向上することができる。
Further, L-shaped recognition patterns (14) are arranged at the four corners of the monitor so that each monitor can be easily guided within the visual field of the length measuring SEM. L
The character-shaped recognition pattern (14) is composed of two sets of patterns, the first recognition pattern 14A is formed of F, GP, C, M, and the second recognition pattern 14B is M, SC, S.
As in the case of M, TC, and TM, the remaining pattern and the blank pattern are alternately formed so as to reduce the step difference of the base. Thereby, the accuracy of pattern recognition can be improved.

【0014】ラインモニターは、図2に示すように、例
えば5本の最小線幅のラインが平行に配置されたAl層等
からなる。また、ホールモニターは、図3に示すよう
に、例えば5行×5列に配列された最小口径の25のコ
ンタクトホールと、それらから5ミクロン乃至150ミ
クロン離れた位置に配置された1個の最小口径のコンタ
クトホールからなる。
As shown in FIG. 2, the line monitor comprises, for example, an Al layer in which five lines having a minimum line width are arranged in parallel. In addition, as shown in FIG. 3, the hole monitor is, for example, 25 contact holes with a minimum diameter arranged in 5 rows × 5 columns, and one minimum hole arranged at a position 5 μm to 150 μm away from them. It consists of a caliber contact hole.

【0015】本発明に係る測長用モニターによれば、ス
クライブラインに配置された単独ラインのモニターに代
わって、上記のような実パターンに対応する複数のライ
ンを平行に配列してなるラインモニターと、実パターン
に対応する複数のコンタクトホールを行列状に配列して
なるホールモニターを用いているので、例えば多数の近
接するAl配線やコンタクトホールが配置されているメモ
リセルのように、実際のパターンに非常に近い条件を疑
似的に再現することができ、かかる実パターンにおい
て、隣接するパターンの相互作用によって生じるリソグ
ラフィー工程の近接効果やエッチング工程のマイクロ・
ローディング効果が反映されたモニターを得ることが可
能になる。
According to the length-measuring monitor of the present invention, instead of the single-line monitor arranged on the scribe line, a line monitor in which a plurality of lines corresponding to the above-mentioned actual pattern are arranged in parallel is provided. In addition, since a hole monitor in which a plurality of contact holes corresponding to an actual pattern are arranged in a matrix is used, it is possible to use an actual hole monitor such as a memory cell in which many adjacent Al wirings and contact holes are arranged. The conditions very close to the pattern can be reproduced in a pseudo manner, and in such an actual pattern, the proximity effect of the lithography process caused by the interaction of the adjacent patterns and the micro
It is possible to obtain a monitor that reflects the loading effect.

【0016】さらに、ホールモニターでは、上記の複数
のコンタクトホールから離れた位置に実パターンの疎状
態に対応する単一のコンタクトホールを設けているの
で、例えばコンタクトホールがまばらに配置されている
メモリセル領域の周辺回路やASICなどのパターンを
疑似的に再現することができ、上記の近接効果等が少な
いパターンに対応したモニターを得ることもでき、この
モニタ−の測長結果と上記複数のコンタクトホールが行
列状に配置された測長用モニターの測長結果とを比較す
ることにより、近接効果等によってどの程度コンタクト
ホールの口径が変化するかについても知ることができ
る。なお、単一のコンタクトホールを複数のコンタクト
ホールから離れた位置に設けているのは、両者の間での
近接効果等を取り除くためである。
Further, in the hole monitor, a single contact hole corresponding to the sparse state of the actual pattern is provided at a position distant from the above-mentioned plurality of contact holes. A pattern such as a peripheral circuit in a cell area or an ASIC can be reproduced in a pseudo manner, and a monitor corresponding to the pattern with a small proximity effect can be obtained. The measurement result of this monitor and the plurality of contacts can be obtained. By comparing with the measurement result of the length-measuring monitor in which the holes are arranged in a matrix, it is possible to know how much the diameter of the contact hole changes due to the proximity effect or the like. The single contact hole is provided at a position away from the plurality of contact holes in order to eliminate the proximity effect between the two.

【0017】本実施例の測長用モニターの作用効果を説
明する実験結果を以下に示す。 (1)ラインモニターの実験結果 表1は、従来の単独ラインのAlモニターと、本実施例の
最小線幅のラインが5本形成されたAlラインモニター
(第1メタル層M)の測長結果を比較対照した表であ
る。
Experimental results for explaining the working effects of the length measuring monitor of this embodiment are shown below. (1) Experimental Results of Line Monitor Table 1 shows measurement results of a conventional single line Al monitor and an Al line monitor (first metal layer M) in which five lines having the minimum line width of this example are formed. It is the table which compared and contrasted.

【0018】[0018]

【表1】 [Table 1]

【0019】表1において、PE平均とは、Alモニター
の線幅の平均値であり、PE3σとは、ウェハ内に設け
られた複数のAlモニターの線幅の分散値σを3倍した値
である。また、PR平均とは、ウェハに複数設けられた
Alモニターのレジスト線幅の平均値であって、PE3σ
とは、そのレジスト線幅の分散値を3倍した値である。
さらに、CDロスとは、PR平均とPE平均との差であ
る。
In Table 1, PE average is an average value of line widths of Al monitors, and PE3σ is a value obtained by multiplying a dispersion value σ of line widths of a plurality of Al monitors provided in a wafer by 3. is there. Further, the PR average means that a plurality of wafers are provided on the wafer.
The average value of resist line width of Al monitor, PE3σ
Is a value obtained by triple the dispersion value of the resist line width.
Further, the CD loss is the difference between the PR average and the PE average.

【0020】CDロスについては、表1に示すように従
来のモニターでは−0.229μmとなり、サブミクロ
ンレベルでは無視できないほどの差となり、モニターの
信頼性が著しく低下している。これは、実際のパターン
が近接して生じるリソグラフィー工程での近接効果や、
エッチング工程でのマイクロ・ローディング効果がモニ
ターに反映されないことが原因となっている。
As shown in Table 1, the CD loss of the conventional monitor is -0.229 μm, which is a non-negligible difference at the submicron level, and the reliability of the monitor is significantly reduced. This is due to the proximity effect in the lithography process that occurs when the actual patterns are close to each other,
This is because the micro loading effect in the etching process is not reflected on the monitor.

【0021】しかし、本実施例のモニターでは、CDロ
スが−0.096μmと、従来に比してかなり低減され
ており、サブミクロンレベルでも誤差として無視できる
程度の値となっており、従来のモニターに比して、実際
のパターンにより近いモニターであることが確認され
た。さらに、PE3σ,PR3σについて従来と本実施
例のモニターとを比較するといずれも本実施例のモニタ
ーの方が低い値を示しており、場所によってバラツキが
少なくなっていることが確認でき、その点からも、本実
施例のモニターが従来に比して実際のパターンに近く、
信頼性の高いモニターであるといえる。 (2)ホールモニターの実験結果 表2は、従来の単独ラインのホールモニターと、本実施
例のホールモニター(第1コンタクトC)の測定結果を
比較対照した表である。本実施例のホールモニターにつ
いては、実パタ−ンの密状態に対応する5行×5列に配
列された25個のコンタクトホ−ルと、実パタ−ンの疎
状態に対応する単一のコンタクトホ−ルの測定結果をそ
れぞれ示してある。
However, in the monitor of this embodiment, the CD loss is -0.096 μm, which is considerably reduced as compared with the conventional one, and the error is negligible even at the submicron level. It was confirmed that the monitor was closer to the actual pattern than the monitor. Further, comparing PE3σ and PR3σ between the conventional monitor and the monitor of this embodiment, the monitor of this embodiment shows a lower value, and it can be confirmed that there is less variation depending on the location. Also, the monitor of this embodiment is closer to the actual pattern than the conventional one,
It can be said that it is a highly reliable monitor. (2) Experimental Results of Hall Monitor Table 2 is a table comparing and comparing the measurement results of the conventional single line hall monitor and the hall monitor (first contact C) of this embodiment. The hall monitor of this embodiment has 25 contact holes arranged in 5 rows × 5 columns corresponding to the dense state of the actual pattern and a single contact pattern corresponding to the sparse state of the actual pattern. The measurement results of the contact holes are shown.

【0022】[0022]

【表2】 [Table 2]

【0023】表2において、PE平均とはウエハ内に設
けられた複数のホ−ルモニタ−(通常、ウエハの中央、
上、下、左、右の5点に設けられる。)のエッチング後
の口径値の平均値であり、PERとは上記複数のホ−ル
モニタ−の口径値の最大値と最小値との差である。ま
た、PR平均とはウエハ内に設けられた複数のホールモ
ニターのホトレジスト工程後の口径値の平均値であり、
PRRとは上記複数のコンタクトホ−ル・モニタ−の口
径値の最大値と最小値との差である。
In Table 2, the PE average means a plurality of hole monitors (usually the center of the wafer,
It is provided at five points: top, bottom, left, and right. ) Is the average of the aperture values after etching, and PER is the difference between the maximum and minimum aperture values of the plurality of hole monitors. Further, the PR average is an average value of aperture values after a photoresist process of a plurality of hole monitors provided in the wafer,
The PRR is the difference between the maximum and minimum values of the diameters of the plurality of contact hole monitors.

【0024】さらに、CDロスとは、PR平均とPE平
均との差であって、レジストの開口の寸法と、該レジス
トをマスクにしたエッチングで形成されるホ−ルモニタ
−の寸法との差を示している。CDロスについては、今
回の実験では表1に示すように、従来のモニタ−と本実
施例のモニタ−との間で0.06〜0.07μmの差が
あり、サブミクロンレベルでは、無視できなほどの差と
なり、従来のモニタ−は信頼性が著しく低下している。
また、PERとPRRについて従来と本実施例のモニタ
−を比較すると、いずれも本実施例のモニタ−の方が小
さい値を示しており、この点からも本実施例のモニタ−
が従来のモニタ−に比して実際のパタ−ンにより近く、
信頼性の高いモニタ−であることが確認できた。
The CD loss is the difference between the PR average and the PE average, and is the difference between the size of the resist opening and the size of the hole monitor formed by etching using the resist as a mask. Shows. Regarding the CD loss, as shown in Table 1 in this experiment, there is a difference of 0.06 to 0.07 μm between the conventional monitor and the monitor of this embodiment, which can be ignored at the submicron level. This is a significant difference, and the reliability of the conventional monitor is significantly reduced.
Further, when comparing the PER and the PRR of the monitor of the conventional example and the monitor of the present example, the values of the monitor of the present example show smaller values, and from this point as well, the monitor of the present example
Is closer to the actual pattern than the conventional monitor,
It was confirmed to be a highly reliable monitor.

【0025】さらに、本実施例の測長用モニターであ
る、実パタ−ンの密状態に対応する5行×5列に配列さ
れた25個のコンタクトホ−ルと、実パタ−ンの疎状態
に対応する単一のコンタクトホ−ルの測定結果を比較す
ると、CDロスで0.009μmの差があり、PERで
0.016μm、PRRで0.002μmの差が見られ
る。これは、パタ−ンの疎密によってリソグラフィ−工
程での近接効果や、エッチング工程でのマイクロ・ロ−
ディング効果が異なることを反映しているためと考えら
れる。
Further, the length measuring monitor of this embodiment, 25 contact holes arranged in 5 rows × 5 columns corresponding to the dense state of the actual pattern and the sparseness of the actual pattern. Comparing the measurement results of a single contact hole corresponding to each state, there is a difference of 0.009 μm in CD loss, a difference of 0.016 μm in PER and a difference of 0.002 μm in PRR. This is due to the proximity effect in the lithography process due to the density of the pattern and the micro roll in the etching process.
This is probably because it reflects the different Ding effect.

【0026】[0026]

【発明の効果】以上説明したように、本発明に係る測長
用モニターによれば、実パターンに対応する複数のライ
ンを平行に配列してなるラインモニターと、実パターン
に対応する複数のコンタクトホールを行列状に配列して
なるホールモニターを用いているので、例えば多数の近
接するAl配線やコンタクトホールが配置されているメモ
リセルのように、実際のパターンに非常に近い条件を疑
似的に再現することができ、かかる実パターンとの差が
小さく、LSIの実際のパタ−ン状態を反映したモニタ
−を得ることができるので、その測定結果の信頼性が向
上し、実際のパタ−ンを直接測定しなくても済む。
As described above, according to the length measuring monitor of the present invention, a line monitor in which a plurality of lines corresponding to an actual pattern are arranged in parallel and a plurality of contacts corresponding to the actual pattern are provided. Since we are using a hole monitor that has holes arranged in a matrix, we can simulate conditions that are very close to the actual pattern, such as a memory cell with many adjacent Al wirings and contact holes. Since the monitor that can be reproduced and has a small difference from the actual pattern and the actual pattern state of the LSI can be obtained, the reliability of the measurement result is improved and the actual pattern is improved. Need not be measured directly.

【0027】また、実際のパターンを直接測定していた
場合に比して、ウエハ上の各チップのパターンごとに測
長SEMを制御するプログラムを作成しなくても済むの
で、プログラムサイズの大幅な減少が図れ、プログラム
サイズの増大によって生じていたプログラムファイルの
作成時間の増大や、それに伴って生じる測長作業の煩雑
化などを抑止することが可能になる。
Further, as compared with the case where the actual pattern is directly measured, it is not necessary to create a program for controlling the length-measuring SEM for each pattern of each chip on the wafer. As a result, it is possible to suppress the increase in the time for creating the program file, which has been caused by the increase in the program size, and the complication of the length measurement work, which is accompanied by the increase.

【0028】さらに、各モニターに対応して認識用パタ
ーンを配置しているので、測長SEMの視野内に各モニ
ターを容易に導くことができる。
Further, since the recognition pattern is arranged corresponding to each monitor, each monitor can be easily brought into the visual field of the length measuring SEM.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る測長用モニタ−を説明す
る上面図である。
FIG. 1 is a top view illustrating a length measuring monitor according to an embodiment of the present invention.

【図2】本発明の実施例に係るラインモニタ−を説明す
る上面図である。
FIG. 2 is a top view illustrating a line monitor according to an embodiment of the present invention.

【図3】本発明の実施例に係るホールモニタ−を説明す
る上面図である。
FIG. 3 is a top view illustrating a hole monitor according to an embodiment of the present invention.

【図4】従来例に係る測長用モニタ−を説明する上面図
である。
FIG. 4 is a top view illustrating a conventional length measuring monitor.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 実パターンに対応する複数のラインを平
行に配列してなるラインモニターと、実パターンに対応
する複数のコンタクトホールを行列状に配列してなるホ
ールモニターとを、スクライブライン上にそれぞれ対応
する製造工程ごとに、行列状に配置してなることを特徴
とする測長用モニター。
1. A line monitor in which a plurality of lines corresponding to an actual pattern are arranged in parallel and a hole monitor in which a plurality of contact holes corresponding to an actual pattern are arranged in a matrix form on a scribe line. A length measurement monitor characterized by being arranged in a matrix for each corresponding manufacturing process.
【請求項2】 前記各モニターに対応して認識用パター
ンを配置したことを特徴とする請求項1記載の測長用モ
ニター。
2. The length-measuring monitor according to claim 1, wherein a recognition pattern is arranged corresponding to each monitor.
JP6267608A 1994-10-31 1994-10-31 Monitor for length measurement Expired - Lifetime JP2983855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6267608A JP2983855B2 (en) 1994-10-31 1994-10-31 Monitor for length measurement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6267608A JP2983855B2 (en) 1994-10-31 1994-10-31 Monitor for length measurement

Publications (2)

Publication Number Publication Date
JPH08128812A true JPH08128812A (en) 1996-05-21
JP2983855B2 JP2983855B2 (en) 1999-11-29

Family

ID=17447089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6267608A Expired - Lifetime JP2983855B2 (en) 1994-10-31 1994-10-31 Monitor for length measurement

Country Status (1)

Country Link
JP (1) JP2983855B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109456A (en) * 2003-09-09 2005-04-21 Seiko Instruments Inc Manufacturing method of semiconductor device
KR100486219B1 (en) * 1997-11-12 2005-09-30 삼성전자주식회사 Pattern for monitoring semiconductor fabricating process
JP2006134940A (en) * 2004-11-02 2006-05-25 Fujitsu Ltd Manufacturing method of semiconductor device
WO2007037012A1 (en) * 2005-09-29 2007-04-05 Topcon Corporation Chamber matching method, semiconductor process assisting device, maintenance method, and maintenance assisting device
JP2007329248A (en) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd Length measuring monitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486219B1 (en) * 1997-11-12 2005-09-30 삼성전자주식회사 Pattern for monitoring semiconductor fabricating process
JP2005109456A (en) * 2003-09-09 2005-04-21 Seiko Instruments Inc Manufacturing method of semiconductor device
JP2006134940A (en) * 2004-11-02 2006-05-25 Fujitsu Ltd Manufacturing method of semiconductor device
WO2007037012A1 (en) * 2005-09-29 2007-04-05 Topcon Corporation Chamber matching method, semiconductor process assisting device, maintenance method, and maintenance assisting device
JP2007329248A (en) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd Length measuring monitor

Also Published As

Publication number Publication date
JP2983855B2 (en) 1999-11-29

Similar Documents

Publication Publication Date Title
US5637186A (en) Method and monitor testsite pattern for measuring critical dimension openings
JPH07183345A (en) Semiconductor device
JPS6127631A (en) Semiconductor device
US7970485B2 (en) Systems and methods for determining width/space limits for a mask layout
US7465525B2 (en) Reticle alignment and overlay for multiple reticle process
JPH08128812A (en) Monitor for length measurement
JP2975843B2 (en) Monitor for length measurement
JP3074675B2 (en) Electron beam direct writing method and apparatus
US7539969B2 (en) Computer readable mask shrink control processor
US7427774B1 (en) Targets for measurements in semiconductor devices
US6350994B1 (en) Structure of critical dimension bar
CN109119353A (en) Semiconductor pattern post etch monitoring overlay and critical dimension
JPH05259152A (en) Method for manufacturing metrology structures for specifically analyzing instrumental accuracy for measuring alignment on a processed substrate
JP3380941B2 (en) Line width management pattern and line width management method using the same
US7427457B1 (en) Methods for designing grating structures for use in situ scatterometry to detect photoresist defects
JPH0737838A (en) Length measuring monitor
US6368516B1 (en) Semiconductor manufacturing methods
CN103681393A (en) Etching method
KR100676606B1 (en) How to Form a Dummy Pattern for the CPM Process
JPH01186624A (en) Manufacture of semiconductor device
TW202144905A (en) Vernier mark for semiconductor manufacturing process and lithographic process inspection method using the same
JP3698843B2 (en) Photo mask
JP2853471B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH04342942A (en) Section contour displaying method for pattern in length measuring electron microscope
TW202407460A (en) Method of signal enhancement for alignment patterns

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080924

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090924

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 13