[go: up one dir, main page]

JPH0810746B2 - Memory module - Google Patents

Memory module

Info

Publication number
JPH0810746B2
JPH0810746B2 JP62036966A JP3696687A JPH0810746B2 JP H0810746 B2 JPH0810746 B2 JP H0810746B2 JP 62036966 A JP62036966 A JP 62036966A JP 3696687 A JP3696687 A JP 3696687A JP H0810746 B2 JPH0810746 B2 JP H0810746B2
Authority
JP
Japan
Prior art keywords
memory
chip
insulating substrate
film carrier
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62036966A
Other languages
Japanese (ja)
Other versions
JPS63204635A (en
Inventor
光一 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62036966A priority Critical patent/JPH0810746B2/en
Publication of JPS63204635A publication Critical patent/JPS63204635A/en
Publication of JPH0810746B2 publication Critical patent/JPH0810746B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁性基板上にメモリーICチップを2ケ以上
重ねて取付けたメモリーモジュールに関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a memory module in which two or more memory IC chips are stacked and mounted on an insulating substrate.

〔従来の技術〕[Conventional technology]

従来、この種のメモリーモジュールとしては、第8図
の断面図に示すような構造のものがある。図において、
絶縁性基板1は一般にプリント基板と称されているガラ
スエポキシ等からなり、その表面には絶縁層2、リード
挿入孔3等が形成され、このリード挿入孔3にはメモリ
ーICを封止したDIP(デュアルインラインパッケージ)
と称される半導体装置4のリード5が挿入され、半田6
等によって固定されている。このようなメモリーモジュ
ールに対しては、メモリーモジュールを搭載する電子装
置の能力増加にともなうメモリー容量の増加、及び電子
装置の小型化薄型化にともなうメモリーモジュールの小
型化薄型化の傾向が著しく、メモリーIC半導体装置の実
装密度の向上と薄型化が重要な課題となっている。
Conventionally, as this type of memory module, there is one having a structure as shown in the sectional view of FIG. In the figure,
The insulating substrate 1 is made of glass epoxy, which is generally called a printed circuit board, and has an insulating layer 2 and lead insertion holes 3 formed on the surface thereof. (Dual inline package)
The lead 5 of the semiconductor device 4 referred to as
And so on. For such a memory module, there is a marked tendency for the memory capacity to increase with the increase in the capacity of electronic devices equipped with the memory module, and for the trend toward smaller and thinner memory modules as the electronic devices become smaller and thinner. Improvement of packaging density and thinning of IC semiconductor devices are important issues.

これに対して第9図に示すようなフラットパッケージ
7や、第10図に示すようなチップキャリヤーパッケージ
8を使用して実装密度の向上と薄型化を実現したものが
あるが、例えばメモリーカードのような超小型薄型の電
子装置に対しては十分でない。
On the other hand, there is a package in which a flat package 7 as shown in FIG. 9 and a chip carrier package 8 as shown in FIG. It is not sufficient for such an ultra-small and thin electronic device.

メモリーカード用メモリーモジュールとしては、第11
図に示すような、配線層2,ボンディング用パッド9等を
形成した絶縁性基板1に、メモリーICチップ10を接着剤
11により固着し、このメモリーICチップ10の電極とボン
ディング用パッド9とをボンディングワイヤー12により
接続し、封止用樹脂13により封止するものがある。この
ような構造にすれば従来の方法に比べて実装密度の向上
と薄型化が実現できる。
As the memory module for memory cards, the 11th
As shown in the figure, the memory IC chip 10 is bonded to the insulating substrate 1 on which the wiring layer 2, the bonding pads 9 and the like are formed.
There is one in which the electrodes are fixed by 11, and the electrodes of the memory IC chip 10 and the bonding pads 9 are connected by bonding wires 12 and sealed by a sealing resin 13. With such a structure, the packaging density can be improved and the thickness can be reduced as compared with the conventional method.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来のメモリーモジュールは、半導体装置4
またはメモリーICチップ10を平面的に実装しているた
め、実装密度の向上に対しては限度がある。特に、メモ
リーカード用のメモリーモジュール等については、メモ
リーカードの外形が通常のキャッシュカードサイズに限
定されているため、搭載可能な半導体装置またはメモリ
ーICチップの数には限度があり、その結果メモリーカー
ドのメモリー容量にも限度が生じる。
The conventional memory module described above is the semiconductor device 4
Alternatively, since the memory IC chip 10 is mounted in a plane, there is a limit to the improvement in mounting density. Especially for memory modules for memory cards, the number of semiconductor devices or memory IC chips that can be mounted is limited because the outer shape of the memory card is limited to the normal cash card size. There is also a limit to the memory capacity of.

これに対して、例えばDIP半導体装置を2個上下に重
ねて1個当りの専有面積を半分にする立体的に実装する
ものがあるが、この場合は半導体装置の厚さが2倍以上
になり、例えばメモリーカードのように3〜5mm程度が
最大厚さである超薄型の電子装置には適用できないとい
う欠点がある。
On the other hand, for example, there is one in which two DIP semiconductor devices are vertically stacked and three-dimensionally mounted so that the occupied area of each device is halved. However, it has a drawback that it cannot be applied to an ultra-thin electronic device having a maximum thickness of about 3 to 5 mm, such as a memory card.

本発明の目的は、メモリーICチップをフィルムキャリ
ヤー方式によって2段以上に重ねて絶縁性基板に実装
し、高実装密度化と薄型化を可能としたメモリーモジュ
ールを提供することにある。
An object of the present invention is to provide a memory module in which a memory IC chip is mounted on an insulating substrate by stacking the memory IC chips in two or more stages by a film carrier method to achieve high packaging density and thinning.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のメモリーモジュールは、絶縁性基板と、夫々
が、一主表面に形成された電極にリードが接続され上記
電極及び上記リードの両方を覆うように上記一主表面上
にコーティング樹脂が形成された二つのフィルムキャリ
ヤー方式のメモリーICチップであって、一方のメモリー
ICチップの上記一主表面に他方のメモリーICチップの他
主表面が接着されて重ねられ、かつ上記一方のメモリー
ICチップの他主表面あるいは上記他方のメモリーICチッ
プの上記一主表面が上記絶縁性基板に固定された二つの
フィルムキャリヤー方式のメモリーICチップとを有する
ことを特徴とする。
In the memory module of the present invention, the insulating substrate and the leads are connected to the electrodes formed on the one main surface, and the coating resin is formed on the one main surface so as to cover both the electrodes and the leads. Two film carrier type memory IC chips, one memory
The other main surface of the other memory IC chip is adhered and stacked on the one main surface of the IC chip, and the one memory
The other main surface of the IC chip or the one main surface of the other memory IC chip has two film carrier type memory IC chips fixed to the insulating substrate.

好ましくは、上記絶縁性基板上に形成され上記二つの
フィルムキャリヤー方式のメモリーICチップを取り囲む
樹脂ダム、及び上記樹脂ダムによって取り囲まれた空間
を充填し、上記二つのフィルムキャリヤー方式のメモリ
ーICチップを一体的に被覆する封止樹脂とをさらに有す
ることを特徴とする。
Preferably, a resin dam formed on the insulating substrate and surrounding the two film carrier type memory IC chips, and a space surrounded by the resin dam are filled, and the two film carrier type memory IC chips are filled. It is characterized by further including a sealing resin that integrally covers.

好ましくは、上記二つのフィルムキャリヤー方式のメ
モリーICチップは、夫々がチップセレクト端子及びその
他の端子を有し、上記その他の端子は上記絶縁性基板上
の端子に上記リードを介して共通に接続され、上記チッ
プセレクト端子は上記絶縁性基板上の個別の端子にそれ
ぞれ個別に上記リードを介して接続されることを特徴と
する。
Preferably, the two film carrier type memory IC chips each have a chip select terminal and another terminal, and the other terminal is commonly connected to a terminal on the insulating substrate through the lead. The chip select terminals are individually connected to the individual terminals on the insulating substrate via the leads.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示す部分断面図、第2
図,第4図はキャリヤーテープ上のICチップの2つの配
置を示す平面図、第3図,第5図は第2図,第4図のIC
チップの形状を示す平面図、第6図は本実施例を基板上
に配置した平面図である。第1図において、メモリーIC
チップ10,10′は接着剤11によって2段重ねになってメ
モリーモジュール用の絶縁性基板14上に搭載されてい
る。これらメモリーICチップ10,10′はフィルムキャリ
ヤー方式によって各々メモリーICチップの電極と絶縁基
板14のボンディング用パッド9とがリード15によってリ
ードボンディングされている。また、各々のメモリーIC
チップ10,10′上にはコーティング樹脂16がコーティン
グされており、メモリーICチップの全体を被覆するよう
に封止用樹脂13がメモリーICチップを封止している。
FIG. 1 is a partial sectional view showing an embodiment of the present invention, and FIG.
Figures and 4 are plan views showing two arrangements of IC chips on a carrier tape, and Figures 3 and 5 are ICs of Figures 2 and 4.
FIG. 6 is a plan view showing the shape of the chip, and FIG. 6 is a plan view in which this embodiment is arranged on a substrate. In Figure 1, memory IC
The chips 10 and 10 'are mounted on an insulating substrate 14 for a memory module in a two-tiered structure with an adhesive 11. In these memory IC chips 10 and 10 ', the electrodes of the memory IC chip and the bonding pads 9 of the insulating substrate 14 are lead-bonded by the leads 15 by the film carrier method. Also, each memory IC
A coating resin 16 is coated on the chips 10 and 10 ', and a sealing resin 13 seals the memory IC chip so as to cover the entire memory IC chip.

このような構造のメモリーモジュールの構造は次のよ
うに行われる。
The structure of the memory module having such a structure is performed as follows.

まず、第2図及び第4図に示すような、搬送及び位置
決め用のスプロケットホール17と、メモリーICチップ1
0,10′が入るデバイスホール18とを有する絶縁性フィル
ムに、銅等からなる金属箔を接着し、エッチング等によ
り所望の形状のリード15と電気選別用パッド19とを形成
したフィルムキャリヤーテープ20,20′とあらかじめ電
極端子上に金属突起物であるバンプ21を設けたメモリー
ICチップ10,10′とを準備し、次にフィルムキャリヤー
テープのリード15とメモリーICチップのバンプ21とを熱
圧着法または共晶法等によりインナーリードボンディン
グし、フィルムキャリヤーテープの状態で電気選別用パ
ッド19上に接触子を接触させて電気選別を実施する。つ
いで、第3図及び第5図に示すように、フィルムキャリ
ヤーテープのリード15を所望の長さに切断し成形する。
First, as shown in FIGS. 2 and 4, the sprocket hole 17 for carrying and positioning, and the memory IC chip 1
A film carrier tape 20 in which a metal foil made of copper or the like is adhered to an insulating film having a device hole 18 into which 0 and 10 'are inserted, and leads 15 and an electric selection pad 19 having a desired shape are formed by etching or the like. , 20 'and memory with bumps 21 which are metal protrusions previously provided on the electrode terminals
IC chips 10 and 10 'are prepared, and then leads 15 of the film carrier tape and bumps 21 of the memory IC chip are subjected to inner lead bonding by a thermocompression bonding method or a eutectic method, and electrically selected in the state of the film carrier tape. A contactor is brought into contact with the pad 19 for use in electric selection. Then, as shown in FIGS. 3 and 5, the leads 15 of the film carrier tape are cut to a desired length and molded.

ここでフィルムキャリヤーテープ20,20′のリード15
のうち、少なくともメモリーICチップのチップ選択端子
にボンディングされるチップセレクト端子用リード22,2
2′については、第2図及び第4図に示すようにメモリ
ーICチップを2段に重ねる際の上段用と下段用でアウタ
リードボンディングする位置が各々異なるように形成
し、フィルムキャリヤーテープを上段用と下段用の2種
類準備する必要があり、またリードの切断成形の位置や
形状についても上段用と下段用でメモリーICチップの高
さやアウターリードボンディングする位置にあわせて別
々に設定されることが必要である。
Here the leads 15 of the film carrier tape 20, 20 '
Among them, at least the chip select terminal leads 22 and 2 that are bonded to the chip select terminals of the memory IC chip
As for 2 ', as shown in FIGS. 2 and 4, when the memory IC chips are stacked in two stages, the outer lead bonding positions are different for the upper and lower layers, and the film carrier tape is formed on the upper layer. It is necessary to prepare two types, one for the upper and one for the lower stage. Also, the position and shape of the lead cutting and molding must be set separately for the upper and lower stages according to the height of the memory IC chip and the position for outer lead bonding. is necessary.

但し、電気選別用パッド19については、上段用と下段
用のフィルムキャリヤーテープで共通の位置にすれば、
電気選別装置の共通化がはかれる。
However, for the electric sorting pad 19, if the film carrier tapes for the upper stage and the lower stage are in a common position,
The electric sorting device can be standardized.

次に、第1図及び第6図に示すように配線層2とボン
ディング用パッド9とを有する絶縁性基板14を準備し、
リード切断成形済みのメモリーICチップ20を銀ペースト
等の接着剤11で絶縁性基板上に固着し、リード15,22を
ボンディング用パッド9にアウターリードボンディング
する。さらに、同様にしてメモリーICチップ20′を接着
剤11で先に固着済みのメモリーICチップ20上に固着し、
リード15,22′をボンディング用パッド9にアンウター
リードボンディングする。
Next, as shown in FIGS. 1 and 6, an insulating substrate 14 having a wiring layer 2 and a bonding pad 9 is prepared,
The memory IC chip 20 after the lead cutting and molding is fixed on the insulating substrate with the adhesive 11 such as silver paste, and the leads 15 and 22 are outer lead bonded to the bonding pad 9. Further, similarly, the memory IC chip 20 'is fixed with the adhesive 11 on the memory IC chip 20 previously fixed,
The leads 15 and 22 'are bonded to the bonding pad 9 by the outer lead bonding.

ついで、樹脂ダム23を固着後、封止用樹脂13でメモリ
ーICチップ20,20′全体を被覆封止してメモリーモジュ
ールが完成する。
Next, after fixing the resin dam 23, the entire memory IC chips 20, 20 'are covered and sealed with the sealing resin 13 to complete the memory module.

ここで絶縁性基板14のボンディング用パッド9のう
ち、チップセレクト端子用リード22,22′に対応するボ
ンディング用パッド9については、第6図に示すように
チップセレクト端子用リード位置にあわせ、かつ電気的
にも別々に設けておく必要がある。また、リード15,22,
22′がメモリーICチップ10,10′の周縁とショートする
のを防止するため、下段のメモリーチップIC表面の保護
のため及びメモリーICチップの耐湿性向上のために第1
図に示すようにコーティング樹脂16をメモリーICチップ
表面及びリードとメモリーICチップ縁との間を埋めるよ
うにコーティングすることが必要である。この樹脂のコ
ーティングはインナーリードボンディング工程からアウ
ターリードボンディング工程迄の間で実施可能である
が、リード切断工程前のフィルムキャリヤーテープの状
態で実施する方が作業性が良好である。
Of the bonding pads 9 of the insulating substrate 14, the bonding pads 9 corresponding to the chip select terminal leads 22 and 22 'are aligned with the chip select terminal lead positions as shown in FIG. It is also necessary to provide them electrically separately. Also leads 15,22,
To prevent the 22 'from short-circuiting with the periphery of the memory IC chips 10, 10', to protect the surface of the lower memory chip IC and to improve the moisture resistance of the memory IC chip.
As shown in the figure, it is necessary to coat the coating resin 16 so as to fill the surface of the memory IC chip and the space between the lead and the edge of the memory IC chip. This resin coating can be performed from the inner lead bonding step to the outer lead bonding step, but the workability is better if it is applied in the state of the film carrier tape before the lead cutting step.

第7図は本発明の第2の実施例の縦断面図である。本
実施例もメモリーICチップ10,10′は接着剤11によって
2段重ねにかつメモリーICチップ表面を下にしたフェイ
スダウンで絶縁性基板に搭載されている。これらメモリ
ーICチップ10,10′はフィルムキャリヤー方式によって
各々メモリーICチップの電極と絶縁性基板14のボンディ
ング用パッド9とがリード15によってリードボンディン
グされている。また、各々のメモリーICチップ10,10′
上にはコーティング樹脂16がコーティングされており、
メモリーICチップの全体を被覆するように封止用樹脂13
がメモリーICチップを封止している。
FIG. 7 is a vertical sectional view of the second embodiment of the present invention. Also in this embodiment, the memory IC chips 10 and 10 'are mounted on the insulating substrate in two layers by the adhesive 11 and face down with the surface of the memory IC chip facing down. These memory IC chips 10 and 10 'are lead-bonded by the leads 15 to the electrodes of the memory IC chip and the bonding pads 9 of the insulating substrate 14 by the film carrier method. In addition, each memory IC chip 10,10 '
Coating resin 16 is coated on the top,
Sealing resin 13 to cover the entire memory IC chip
Encapsulates the memory IC chip.

このような構造のメモリーモジュールの製造は、メモ
リーICチップをフェイスダウンで搭載する以外は、第1
の実施例と同様にして実施できる。
The manufacturing of the memory module having such a structure is the first except that the memory IC chip is mounted face down.
It can be carried out in the same manner as the embodiment of

本実施例では、メモリーICチップがフェイスダウンで
搭載されているため、リード15の成形量が小さくて良
く、その結果メモリーICチップ縁とボンディング用パッ
ド9との距離を短かくすることができ実装密度の向上が
はかれる。
In this embodiment, since the memory IC chip is mounted face down, the molding amount of the lead 15 may be small, and as a result, the distance between the edge of the memory IC chip and the bonding pad 9 can be shortened. The density can be improved.

なお、本実施例ではメモリーICチップの2段重ねにつ
いて説明したが、3段以上に重ねても同様に実施可能で
ある。また、メモリーモジュールの外装部を強固にして
おけば、メモリーICチップを被覆する樹脂13の省略が可
能である。
Although the memory IC chips are stacked in two steps in this embodiment, the same operation can be performed in three or more steps. If the exterior part of the memory module is made rigid, the resin 13 covering the memory IC chip can be omitted.

さらに、下段用のメモリーICチップ10をメモリーICチ
ップ表面を下にしたフェイスダウンで絶縁性基板14に搭
載し、上段用のメモリーICチップ10′をメモリーICチッ
プ表面を上にしたフェイスアップで搭載する方法等のよ
うに、メモリーICチップ面を交互にする方法でも実施可
能であるが、この場合においては、メモリーICチップの
全端子について上段用と下段用の端子位置が異なるの
で、絶縁基板上のボンディング用パッド及びフィルムキ
ャリヤーテープのリードの位置を各端子で独立して設け
る必要がある。
Furthermore, the lower memory IC chip 10 is mounted face down with the memory IC chip surface facing down on the insulating substrate 14, and the upper memory IC chip 10 'is mounted face up with the memory IC chip surface facing up. It is also possible to implement by alternating the memory IC chip surface like the above method, but in this case, since the upper and lower terminal positions are different for all terminals of the memory IC chip, the It is necessary to independently provide the bonding pad and the lead of the film carrier tape at each terminal.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、メモリーICチップを
2段以上重ね、またフィルムキャリヤー方式によってリ
ードボンディングすることにより、メモリーICチップの
実装密度の向上ができると共に、メモリーモジュールの
薄型化が可能となり、大容量のメモリーカードに対応し
たメモリーモジュールを提供することができる。
As described above, according to the present invention, by mounting the memory IC chips in two or more stages and performing the lead bonding by the film carrier method, the mounting density of the memory IC chips can be improved and the memory module can be thinned. It is possible to provide a memory module compatible with a large capacity memory card.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例のメモリーモジュールの
縦断面図、第2図,第4図は第1図のキャリヤーテープ
の2つの配置を示す平面図、第3図,第5図は第2図,
第4図のICチップの形状を示す平面図、第6図は本実施
例を基板上に配置した平面図、第7図は本発明の第2の
実施例の断面図、第8図,第11図は従来のメモリーモジ
ュールの二例の断面図、第9図,第10図は一般の半導体
装置の二例の斜視図である。 1……絶縁性基板、2……配線層、3……リード挿入
孔、4……DIP半導体装置、5……半導体装置のリー
ド、6……半田、7……フラットパッケージ、8……チ
ップキャリアパッケージ、9,9′……ボンディング用パ
ッド、10,10′……メモリICチップ、11……接着剤、12
……ボンディングワイヤー、13……封止用樹脂、14……
モジュール基板、15……リード、16……コーティング樹
脂、17……スプロケットホール、18……デバイスホー
ル、19……電気選別用パッド、20,20′……フィルムキ
ャリヤーテープ、21……バンプ、22,22′……チップセ
レクト端子用リード、23……樹脂ダム。
FIG. 1 is a longitudinal sectional view of a memory module according to a first embodiment of the present invention, FIGS. 2 and 4 are plan views showing two arrangements of the carrier tapes of FIG. 1, FIG. 3, and FIG. Is Fig. 2,
FIG. 4 is a plan view showing the shape of the IC chip of FIG. 4, FIG. 6 is a plan view of the present embodiment arranged on a substrate, and FIG. 7 is a sectional view of the second embodiment of the present invention. FIG. 11 is a sectional view of two examples of a conventional memory module, and FIGS. 9 and 10 are perspective views of two examples of a general semiconductor device. 1 ... Insulating substrate, 2 ... Wiring layer, 3 ... Lead insertion hole, 4 ... DIP semiconductor device, 5 ... Semiconductor device lead, 6 ... Solder, 7 ... Flat package, 8 ... Chip Carrier package, 9,9 '... bonding pad, 10,10' ... memory IC chip, 11 ... adhesive, 12
...... Bonding wire, 13 …… Sealant resin, 14 ……
Module substrate, 15 ... Lead, 16 ... Coating resin, 17 ... Sprocket hole, 18 ... Device hole, 19 ... Electrical selection pad, 20,20 '... Film carrier tape, 21 ... Bump, 22 , 22 '... Lead for chip select terminal, 23 ... resin dam.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 25/18

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板と、夫々が、一主表面に形成さ
れた電極にリードが接続され前記電極及び前記リードの
両方を覆うように前記一主表面上にコーティング樹脂が
形成された二つのフィルムキャリヤー方式のメモリーIC
チップであって、一方のメモリーICチップの前記一主表
面に他方のメモリーICチップの他主表面が接着されて重
ねられ、かつ前記一方のメモリーICチップの他主表面あ
るいは前記他方のメモリーICチップの前記一主表面が前
記絶縁性基板に固定された二つのフィルムキャリヤー方
式のメモリーICチップとを有するメモリーモジュール。
1. An insulating substrate, and a lead is connected to an electrode formed on one main surface of the insulating substrate, and a coating resin is formed on the one main surface so as to cover both the electrode and the lead. One film carrier type memory IC
A memory IC chip, the other main surface of the other memory IC chip is adhered and laminated on the one main surface of the one memory IC chip, and the other main surface of the one memory IC chip or the other memory IC chip A memory module having two film carrier type memory IC chips, the one main surface of which is fixed to the insulating substrate.
【請求項2】前記絶縁性基板上に形成さ前記二つのフィ
ルムキャリヤー方式のメモリーICチップを取り囲む樹脂
ダム、及び前記樹脂ダムによって取り囲まれた空間を充
填し、前記二つのフィルムキャリヤー方式のメモリーIC
チップを一体的に被覆する封止樹脂とをさらに有するこ
とを特徴とする特許請求の範囲第1項記載のメモリーモ
ジュール。
2. A memory IC of two film carrier type, which is formed on the insulating substrate and which fills a resin dam surrounding the two film carrier type memory IC chips and a space surrounded by the resin dam.
The memory module according to claim 1, further comprising a sealing resin that integrally covers the chip.
【請求項3】前記二つのフィルムキャリヤー方式のメモ
リーICチップは、夫々がチップセレクト端子及びその他
の端子を有し、前記その他の端子は前記絶縁性基板上の
端子に前記リードを介して共通に接続され、前記チップ
セレクト端子は前記絶縁性基板上の個別の端子にそれぞ
れ個別に前記リードを介して接続されることを特徴とす
る特許請求の範囲第1項または第2項記載のメモリーモ
ジュール。
3. The two film carrier type memory IC chips each have a chip select terminal and another terminal, and the other terminal is commonly connected to a terminal on the insulating substrate through the lead. 3. The memory module according to claim 1, wherein the memory cell module is connected, and the chip select terminals are individually connected to individual terminals on the insulating substrate via the leads.
JP62036966A 1987-02-19 1987-02-19 Memory module Expired - Lifetime JPH0810746B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62036966A JPH0810746B2 (en) 1987-02-19 1987-02-19 Memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62036966A JPH0810746B2 (en) 1987-02-19 1987-02-19 Memory module

Publications (2)

Publication Number Publication Date
JPS63204635A JPS63204635A (en) 1988-08-24
JPH0810746B2 true JPH0810746B2 (en) 1996-01-31

Family

ID=12484476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62036966A Expired - Lifetime JPH0810746B2 (en) 1987-02-19 1987-02-19 Memory module

Country Status (1)

Country Link
JP (1) JPH0810746B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855719B2 (en) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 Semiconductor device
GB8927164D0 (en) * 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips

Also Published As

Publication number Publication date
JPS63204635A (en) 1988-08-24

Similar Documents

Publication Publication Date Title
US7998792B2 (en) Semiconductor device assemblies, electronic devices including the same and assembly methods
US7514297B2 (en) Methods for a multiple die integrated circuit package
US8030135B2 (en) Methods for a multiple die integrated circuit package
US6091143A (en) Stacked leads-over chip multi-chip module
US6452278B1 (en) Low profile package for plural semiconductor dies
KR100441532B1 (en) Semiconductor device
US6458625B2 (en) Multi chip semiconductor package and method of construction
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
JP2953899B2 (en) Semiconductor device
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
KR100673379B1 (en) Laminated package and its manufacturing method
JPH0810746B2 (en) Memory module
JPH11121477A (en) Semiconductor device and its manufacture
KR20000040586A (en) Multi chip package having printed circuit substrate
JP2884837B2 (en) Semiconductor device
JPS6365632A (en) Manufacture of thin type module
JP2890795B2 (en) Hybrid integrated circuit
JPH06260530A (en) Semiconductor integrated circuit device
WO2007053606A2 (en) Multiple die integrated circuit package
JPH0493051A (en) Thin module
JP2001085599A (en) Semiconductor device
JPH0595080A (en) Multi-integrated circuit mounting substrate
KR20060006397A (en) Semiconductor package
JPH04278551A (en) Semiconductor device