[go: up one dir, main page]

JPH08107164A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08107164A
JPH08107164A JP6242653A JP24265394A JPH08107164A JP H08107164 A JPH08107164 A JP H08107164A JP 6242653 A JP6242653 A JP 6242653A JP 24265394 A JP24265394 A JP 24265394A JP H08107164 A JPH08107164 A JP H08107164A
Authority
JP
Japan
Prior art keywords
solder
electrode
chip
semiconductor device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6242653A
Other languages
Japanese (ja)
Other versions
JP2734381B2 (en
Inventor
Yuji Iwata
勇治 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6242653A priority Critical patent/JP2734381B2/en
Publication of JPH08107164A publication Critical patent/JPH08107164A/en
Application granted granted Critical
Publication of JP2734381B2 publication Critical patent/JP2734381B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W72/877
    • H10W90/724

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】冷却効率を向上させ、実装空間を縮小し、組立
の際、高さの調整を容易にし、熱ストレスによるクラッ
クの発生を防止する。 【構成】配線基板7,この上にシールパッド9,基板電
極8を形成する。これらの上にハンダ6をメッキする。
熱伝導率の高い金属で凹形に形成された放熱キャップ3
の窪みに接着剤4で半導体チップ1を接着する。半導体
チップ1のチップ電極2および放熱キャップ3の端部に
あるシール部5にハンダ6が接続される。
(57) [Abstract] [Purpose] To improve cooling efficiency, reduce mounting space, facilitate height adjustment during assembly, and prevent cracking due to thermal stress. [Structure] A wiring board 7, a seal pad 9 and a board electrode 8 are formed on the wiring board 7. The solder 6 is plated on these.
Heat dissipation cap 3 made of metal with high thermal conductivity in a concave shape
The semiconductor chip 1 is adhered to the depressions with the adhesive 4. The solder 6 is connected to the chip electrode 2 of the semiconductor chip 1 and the seal portion 5 at the end of the heat dissipation cap 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体チップのパッドと
マザーボードのパッドとをフリップチップ方式で接続す
る半導体装置に関し、特に放熱キャップを必要とする半
導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which pads of a semiconductor chip and pads of a mother board are connected by a flip chip method, and more particularly to a semiconductor device requiring a heat dissipation cap.

【0002】[0002]

【従来の技術】近年コンピュータの性能はますます高速
度のものが要求されており、それに伴い半導体装置は、
大電力、かつ超多ピンの半導体チップをフェースダウン
構造に実装したものが出現するようになって来ている。
このフェースダウン構造における半導体チップの外部配
線接続方式としては、フリップ・チップ方式が一般的に
知られている。このフリップ・チップ方式を採用した半
導体装置の実装例が特公平3−47585号公報に示さ
れている。この公報には図2に基板上にフリップチップ
1個を実装した例が示されている。この図2と同じ図を
図5として以下この構成について説明する。
2. Description of the Related Art In recent years, there has been a demand for ever-higher computer performance, which has led to semiconductor device
High-power, ultra-multi-pin semiconductor chips mounted in a face-down structure have come to appear.
A flip chip method is generally known as an external wiring connection method for semiconductor chips in this face-down structure. An example of mounting a semiconductor device using this flip chip method is disclosed in Japanese Patent Publication No. 3-47585. In this publication, an example in which one flip chip is mounted on a substrate is shown in FIG. This configuration will be described below with reference to FIG. 5 which is the same as FIG.

【0003】図5を参照すると、1は半導体チップ等か
らなるフリップチップ,2は伝熱性の良い接着剤であ
り、半導体チップ1を放熱用金属板3に接合するための
構成である。この放熱用金属板3は、たとえば銅等の熱
伝導性の良い金属からなり、その形状はフリップチップ
1の平面形状とほぼ等しく、通常はほぼ矩形に形成され
る。蓋体6の内側項面には、モジュール基板9の上に取
付けられたフリップチップ1の位置に対応してそのほぼ
真正面に向かい合う位置に放熱用金属板3の位置決め凹
部12が形成されている。位置決め凹部12の形状は放
熱用金属板3とほぼ同様の矩形に形成され、その大きさ
は放熱用金属板3の取付位置の許容誤差だけ当該放熱用
金属板3の大きさよりも大きく設定されている。4はヒ
ートシンク、5は伝熱性の良い接着剤であり、ヒートシ
ンク4を蓋体6に接合するための構成である。また、蓋
体6は伝熱性の良い接着剤7によってモジュール基板9
に接合されている。なお、モジュール基板9はその下端
面に入出力ピン8を備えている。また、放熱用金属板3
と蓋体6との間には微細な間隔10が設けられている。
そしてこの間隔10にはヘリウムのような伝熱性の良い
気体11が満たされている。フリップチップボンディン
グ技術は、1994年2月10日(株)工業調査会から
発行され(社)ハイブリッドマイクロエレクトロニクス
協会により編集された刊行物「エレクトロニクス実装技
術基礎講座」第1巻第267−270頁に記載されてい
る。それによれば「チップの素子形成面と回路基板とを
対向させ、それぞれの電極を位置合わせし、Sn/Pb
はんだバンプを介して電気的・機械的に接続するのが通
常の概念」であった。
Referring to FIG. 5, reference numeral 1 is a flip chip made of a semiconductor chip or the like, and 2 is an adhesive having good heat conductivity, which is a structure for joining the semiconductor chip 1 to the heat radiating metal plate 3. The heat-dissipating metal plate 3 is made of a metal having good thermal conductivity, such as copper, and its shape is substantially the same as the planar shape of the flip chip 1, and is usually formed in a substantially rectangular shape. A positioning recess 12 for the heat-dissipating metal plate 3 is formed on the inner surface of the lid body 6 at a position facing the substantially front surface of the flip chip 1 mounted on the module substrate 9. The positioning recess 12 is formed in a rectangular shape similar to that of the heat-dissipating metal plate 3, and its size is set larger than the size of the heat-dissipating metal plate 3 by the tolerance of the mounting position of the heat-dissipating metal plate 3. There is. Reference numeral 4 is a heat sink, and 5 is an adhesive having good heat conductivity, and is a structure for joining the heat sink 4 to the lid 6. In addition, the lid 6 is attached to the module substrate 9 with an adhesive 7 having good heat conductivity.
Is joined to. The module board 9 has input / output pins 8 on its lower end surface. In addition, the metal plate 3 for heat dissipation
A fine gap 10 is provided between the lid 6 and the lid 6.
The space 10 is filled with a gas 11 having a good heat transfer property such as helium. Flip-chip bonding technology is published on February 10, 1994 by the Industrial Research Institute Co., Ltd. and edited by the Hybrid Microelectronics Association "Electronics Packaging Technology Basic Course" Vol. 1, pp. 267-270. Has been described. According to it, "the element formation surface of the chip and the circuit board are opposed to each other, respective electrodes are aligned, and Sn / Pb
The usual concept was to connect electrically and mechanically via solder bumps.

【0004】[0004]

【発明が解決しようとする課題】このような従来の技術
では気体11で熱伝導しなければならず、冷却効率は向
上しないという問題がある。また、蓋体6の上に接着剤
5で強制空冷のためのヒートシンク4を形成するため、
実装空間が大きくなるという問題もある。さらに、蓋体
6とモジュール基板9との間を接着剤7のみで接着する
ため組立ての際、高さの調整が困難である。半導体チッ
プと実装基板との間に介在するものがはんだバンプとす
れば、熱ストレスによりクラックが発生するという問題
もあった。
However, such a conventional technique has a problem that the gas 11 must conduct heat and the cooling efficiency cannot be improved. Further, since the heat sink 4 for forced air cooling is formed on the lid body 6 with the adhesive 5,
There is also a problem that the mounting space becomes large. Furthermore, since the lid body 6 and the module substrate 9 are adhered to each other only with the adhesive 7, it is difficult to adjust the height during assembly. If a solder bump is interposed between the semiconductor chip and the mounting substrate, there is a problem that cracks are generated due to thermal stress.

【0005】本発明の目的は、冷却効率を向上させかつ
実装空間を少なくするようにした半導体装置を提供する
ことにある。
An object of the present invention is to provide a semiconductor device having improved cooling efficiency and reduced mounting space.

【0006】本発明の他の目的は、組立の際、高さの調
整を容易にするようにした半導体装置およびその製造方
法を提供することにある。
Another object of the present invention is to provide a semiconductor device and a method of manufacturing the same which facilitates height adjustment during assembly.

【0007】本発明の他の目的は、熱ストレスによるク
ラックの発生を少なくするようにした半導体装置を提供
することにある。
Another object of the present invention is to provide a semiconductor device in which the occurrence of cracks due to thermal stress is reduced.

【0008】[0008]

【課題を解決するための手段】本発明の第1の半導体装
置は、半導体チップと、凹形形状の窪みに前記半導体チ
ップを収納するように前記接着剤で接着した熱伝導率の
高い金属で形成された放熱キャップとを含む。
A first semiconductor device of the present invention comprises a semiconductor chip and a metal having a high thermal conductivity, which is adhered by the adhesive so as to house the semiconductor chip in a recess having a concave shape. And a formed heat dissipation cap.

【0009】本発明の第2の半導体装置は、前記第1の
半導体装置において、前記放熱キャップの端部に設けら
れたシール部と、配線基板と、この配線基板上で前記シ
ール部に対応する位置に設けられたシールパッドと、こ
のシールパッドと前記シール部との間に、前記半導体チ
ップを密閉するように形成されたハンダとを含む。
A second semiconductor device of the present invention corresponds to the first semiconductor device, wherein a seal portion provided at an end of the heat dissipation cap, a wiring board, and the seal portion on the wiring board. A seal pad provided at a position and a solder formed to seal the semiconductor chip between the seal pad and the seal portion are included.

【0010】本発明の第3の半導体装置は、前記第2の
半導体装置において、前記シールパッドの中心部周辺上
に形成された突起リングを備え、前記ハンダがこの突起
リングを覆うように鼓状に形成されたことを特徴とす
る。
A third semiconductor device according to the present invention is the second semiconductor device according to the second semiconductor device, further comprising a protrusion ring formed on the periphery of the central portion of the seal pad, wherein the solder covers the protrusion ring. Is formed in.

【0011】本発明の第4の半導体装置は、前記第1の
半導体装置において、前記半導体チップの他の一面に設
けられたチップ電極と、配線基板と、この配線基板上で
前記チップ電極に対応する位置に設けられた基板電極
と、この基板電極と前記チップ電極との間に形成された
ハンダとを含む。
According to a fourth semiconductor device of the present invention, in the first semiconductor device, a chip electrode provided on the other surface of the semiconductor chip, a wiring board, and the chip electrode on the wiring board correspond to the chip electrode. And a solder formed between the substrate electrode and the chip electrode.

【0012】本発明の第5の半導体装置は、前記第4の
半導体装置において、前記基板電極の中心部周辺上に形
成された突起電極を備え、前記ハンダがこの突起電極を
覆うように鼓状に形成されたことを特徴とする。
A fifth semiconductor device of the present invention is the fourth semiconductor device according to the fourth semiconductor device, further comprising a protruding electrode formed on the periphery of the central portion of the substrate electrode, wherein the solder has a drum shape so as to cover the protruding electrode. Is formed in.

【0013】本発明の第6の半導体装置は、前記第1の
半導体装置における前記半導体チップの他の一面に設け
られたチップ電極と、前記放熱キャップの端部に設けら
れたシール部と、配線基板と、この配線基板上で前記チ
ップ電極に対応する位置に設けられた基板電極と、前記
配線基板上で前記シール部に対応する位置に設けられた
シールパッドと、このシールパッドと前記シール部との
間および前記チップ電極と前記基板電極との間に形成さ
れたハンダとを含む。
According to a sixth semiconductor device of the present invention, a chip electrode provided on the other surface of the semiconductor chip in the first semiconductor device, a seal portion provided at an end of the heat dissipation cap, and a wiring. A substrate, a substrate electrode provided at a position corresponding to the chip electrode on the wiring substrate, a seal pad provided at a position corresponding to the seal portion on the wiring substrate, the seal pad and the seal portion And a solder formed between the chip electrode and the substrate electrode.

【0014】本発明の第7の半導体装置は、前記第6の
半導体装置において、前記シールパッドの中心部周辺上
に形成された突起リングと、前記基板電極の中心部周辺
上に形成された突起電極と、前記ハンダが前記突起リン
グおよび前記突起電極の両方を覆うように鼓状に形成さ
れたことを特徴とする。
A seventh semiconductor device of the present invention is the semiconductor device according to the sixth semiconductor device, wherein the protrusion ring is formed on the periphery of the central portion of the seal pad, and the protrusion is formed on the periphery of the central portion of the substrate electrode. The electrode and the solder are formed in a drum shape so as to cover both the protrusion ring and the protrusion electrode.

【0015】[0015]

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
An embodiment of the present invention will now be described in detail with reference to the drawings.

【0016】図1を参照すると、本発明の第1の実施例
は、半導体チップ1,この半導体チップ1の表面に複
数,メッキ法で銅を材料として2〜3ミクロン(μm)
の厚さで形成され、さらに2〜3ミクロン(μm)の厚
さのニッケルが形成され、内部配線(図示せず)と電気
的に接続されるチップ電極2,このチップ電極2の上に
厚さ40〜80ミクロン(μm)の錫(Sn)−鉛(P
b)共晶ハンダで形成されたハンダ6,チップ電極2の
それぞれに対応した位置に銅(Cu)で形成された基板
電極8,この基板電極8を搭載した配線基板7,半導体
チップ1のチップ電極2搭載面の裏側の面に塗布された
熱伝導性のよい、例えば銀エポキシ樹脂からなる接着剤
4,この接着剤4で接続され半導体チップ1を覆う熱伝
導率の高い金属、例えば銅で形成された放熱キャップ
3,この放熱キャップ3の端部に形成されたシール部
5,このシール部5に接続されるハンダ6,および配線
基板7上で基板電極8の外側でこのハンダ6に対応した
位置に形成されたシールパッド9を含む。
Referring to FIG. 1, in the first embodiment of the present invention, a semiconductor chip 1, a plurality of semiconductor chips 1 are formed on the surface of the semiconductor chip 1, and copper is used as a material by a plating method to have a thickness of 2-3 μm.
Of the chip electrode 2, which is formed to have a thickness of 2 to 3 microns (μm) and is electrically connected to internal wiring (not shown). 40-80 microns (μm) tin (Sn) -lead (P
b) Solder 6 formed of eutectic solder 6, substrate electrodes 8 formed of copper (Cu) at positions corresponding to the chip electrodes 2, a wiring substrate 7 on which the substrate electrodes 8 are mounted, chips of the semiconductor chip 1 An adhesive 4, which has good thermal conductivity and is applied to the back surface of the electrode 2 mounting surface, made of silver epoxy resin 4, a metal having a high thermal conductivity, such as copper, which is connected by the adhesive 4 and covers the semiconductor chip 1. The formed heat dissipation cap 3, the seal part 5 formed at the end of the heat dissipation cap 3, the solder 6 connected to the seal part 5, and the wiring 6 on the outside of the substrate electrode 8 correspond to the solder 6. The seal pad 9 is formed at the above position.

【0017】チップ電極2は、ピッチ200〜400ミ
クロン(μm),パッド径150〜300ミクロン(μ
m),および厚さ2〜3ミクロン(μm)の銅(Cu)
およびこの銅(Cu)の上に2〜3ミクロン(μm)の
ニッケル(Ni)が形成される。
The chip electrodes 2 have a pitch of 200 to 400 μm (μm) and a pad diameter of 150 to 300 μm (μm).
m), and copper (Cu) having a thickness of 2 to 3 microns (μm)
And 2-3 microns (μm) of nickel (Ni) is formed on the copper (Cu).

【0018】次に本発明の第1の実施例の製造方法につ
いて図面を参照して詳細に説明する。
Next, the manufacturing method of the first embodiment of the present invention will be described in detail with reference to the drawings.

【0019】図2(A)を参照すると、配線基板7上
の、半導体チップ1のチップ電極2のそれぞれに対応し
た位置に、銅(Cu)からなる基板電極8が形成されて
いる。この基板電極8の上には径150〜300ミクロ
ン(μm)の範囲でチップ電極2の大きさにほぼ合わさ
れたハンダ6が形成される。
Referring to FIG. 2A, substrate electrodes 8 made of copper (Cu) are formed on the wiring substrate 7 at positions corresponding to the chip electrodes 2 of the semiconductor chip 1. On the substrate electrode 8, a solder 6 having a diameter of 150 to 300 μm (μm) and being approximately matched to the size of the chip electrode 2 is formed.

【0020】配線基板7上の基板電極8の外側で放熱キ
ャップ3のシール部5に対応した位置に、銅(Cu)か
らなるシールパッド9が形成されている。シールパッド
9の上には基板電極8の上に形成されたハンダ6と同様
のハンダ6が形成される。このハンダの形成は、マスク
などを作り、マスクにより基板に像を転写することを主
要な手段として、写真の縮小,パターンの繰返し,CA
D,最新の電子ビーム手法など一連の手法によりつく
る、いわゆるフォトリソグラフィ法や電解または無電解
メッキ法の組合せにより行われる。
A seal pad 9 made of copper (Cu) is formed on the wiring substrate 7 outside the substrate electrode 8 at a position corresponding to the seal portion 5 of the heat dissipation cap 3. The solder 6 similar to the solder 6 formed on the substrate electrode 8 is formed on the seal pad 9. This solder is formed by making a mask or the like and transferring the image to the substrate by the mask as a main means of reducing the photograph, repeating the pattern, CA.
D, a so-called photolithography method or electrolytic or electroless plating method, which is a series of methods such as the latest electron beam method.

【0021】図2(B)を参照すると、フリップチップ
構造の半導体装置6が示されている。ハンダ6は、例え
ば錫(Sn)−鉛(Pb)共晶ハンダからなる。ハンダ
のメッキ後、メッキ用レジスト膜が剥離され、続いてハ
ンダが溶解整形(ウェットバック)されて球状のハンダ
6が形成される。
Referring to FIG. 2B, a semiconductor device 6 having a flip chip structure is shown. The solder 6 is made of, for example, tin (Sn) -lead (Pb) eutectic solder. After the solder is plated, the plating resist film is peeled off, and then the solder is melt-shaped (wet back) to form the spherical solder 6.

【0022】図2(C)を参照すると、銅(Cu)から
なる放熱キャップ3は、半導体チップ1の収納可能な凹
部形状に形成される。この放熱キャップ3の両端部には
配線基板7のシールパッド9に対応した形状のシール部
5が形成される。このシール部5の上にはハンダ6が形
成される。放熱キャップ3の凹部内側には、半導体チッ
プ1の裏面を固着するための接着剤4がディスペンサー
のノズルから滴下される。
Referring to FIG. 2C, the heat dissipation cap 3 made of copper (Cu) is formed in a recessed shape capable of accommodating the semiconductor chip 1. Sealing portions 5 having a shape corresponding to the seal pads 9 of the wiring board 7 are formed at both ends of the heat dissipation cap 3. Solder 6 is formed on the seal portion 5. The adhesive 4 for fixing the back surface of the semiconductor chip 1 is dropped from the nozzle of the dispenser inside the concave portion of the heat dissipation cap 3.

【0023】図2(D)を参照して、半導体チップ1と
放熱キャップ3との接続工程について説明する。
The process of connecting the semiconductor chip 1 and the heat dissipation cap 3 will be described with reference to FIG.

【0024】図2(C)に示されるように、放熱キャッ
プ3の凹部が上向きにされてディスペンサーのノズルか
ら接着剤4が適量滴下されたあと、図2(D)に示され
るように、半導体チップ1のハンダ6の上向きになるよ
うに真空吸着により固定され、凹部に下降される。
As shown in FIG. 2 (C), after the concave portion of the heat dissipation cap 3 is turned upward and an appropriate amount of the adhesive 4 is dropped from the nozzle of the dispenser, as shown in FIG. 2 (D), the semiconductor is removed. It is fixed by vacuum suction so that the solder 6 of the chip 1 faces upward, and is lowered into the recess.

【0025】次に、接着剤4で接触加圧されたあと、1
70〜200℃の温度で1〜2時間加熱されて接着剤4
を介して放熱キャップ3および半導体チップ1が接続さ
れる。
Next, after contact pressure is applied with the adhesive 4, 1
The adhesive 4 is heated at a temperature of 70 to 200 ° C. for 1 to 2 hours.
The heat dissipation cap 3 and the semiconductor chip 1 are connected via the.

【0026】この接続の際、位置合わせは光学的に行わ
れる。
At the time of this connection, the alignment is performed optically.

【0027】この接続工程は、酸素または窒素雰囲気内
のいずれでも実施できるが、窒素雰囲気で行う方がハン
ダの酸化防止が図れるので接続としては適している。
This connection step can be carried out in either an oxygen or nitrogen atmosphere, but it is more suitable to make a connection in a nitrogen atmosphere because solder oxidation can be prevented.

【0028】シール部5と半導体チップ1の下面とは平
行で高さもほぼ同一に保たれている。
The seal portion 5 and the lower surface of the semiconductor chip 1 are parallel to each other and are kept at substantially the same height.

【0029】図2(E)を参照すると、半導体チップ1
は放熱キャップ3に固着された状態が示されている。
Referring to FIG. 2E, the semiconductor chip 1
Shows the state of being fixed to the heat dissipation cap 3.

【0030】図2(F)を参照すると、図2(E)に示
される固定状態のままで、放熱キャップ3の裏面が真空
吸着により固定される。配線基板7の基板電極8および
シールパッド9とハンダ6との位置合わせは、光学的に
行われる。次に半導体チップ1を固定した放熱キャップ
3が下降されて、チップ電極2のハンダ6およびシール
パッド9のハンダ6が接触され、窒素雰囲気内で加熱さ
れる。
Referring to FIG. 2 (F), the back surface of the heat dissipation cap 3 is fixed by vacuum suction in the fixed state shown in FIG. 2 (E). The alignment of the board electrode 8 of the wiring board 7 and the seal pad 9 with the solder 6 is performed optically. Next, the heat dissipation cap 3 to which the semiconductor chip 1 is fixed is lowered to bring the solder 6 of the chip electrode 2 and the solder 6 of the seal pad 9 into contact with each other and heat them in a nitrogen atmosphere.

【0031】この製造方法によりチップ電極2と基板電
極8との間並びにシール部5とシールパッド9との間が
同時に接続されるという効果がある。
This manufacturing method has an effect that the chip electrode 2 and the substrate electrode 8 and the seal portion 5 and the seal pad 9 are simultaneously connected.

【0032】次に、本発明の第2の実施例について図面
を参照しながら詳細に説明する。
Next, a second embodiment of the present invention will be described in detail with reference to the drawings.

【0033】図3を参照すると、本発明の第2の実施例
の特徴の1つは、配線基板7の基板電極8上に突起電極
10が接続されたことにある。突起電極10は、径50
〜100ミクロン(μm),高さ50〜70ミクロン
(μm)の円柱状の銅(Cu),この銅(Cu)の表面
に2〜3ミクロン(μm)の厚さで形成されたニッケル
(Ni),このニッケル(Ni)の表面に2〜3ミクロ
ン(μm)の厚さで形成された金メッキ(Au),およ
びこの金メッキ(Au)の上に10〜15ミクロン(μ
m)の厚さで形成された錫(Sn)−鉛(Pb)共晶ハ
ンダメッキで形成される。
Referring to FIG. 3, one of the features of the second embodiment of the present invention is that the protruding electrode 10 is connected to the substrate electrode 8 of the wiring substrate 7. The protruding electrode 10 has a diameter of 50.
Columnar copper (Cu) having a height of about 100 microns (μm) and a height of 50 to 70 microns (μm), and nickel (Ni) formed on the surface of the copper (Cu) with a thickness of 2 to 3 microns (μm). ), A gold plating (Au) formed on the surface of the nickel (Ni) with a thickness of 2 to 3 μm (μm), and 10 to 15 μm (μ) on the gold plating (Au).
It is formed by tin (Sn) -lead (Pb) eutectic solder plating having a thickness of m).

【0034】本発明の第2の実施例の特徴の他の1つ
は、シルバーパッド9上に形成された突起リング11に
ある。この突起リング11は、幅500〜700ミクロ
ン(μm)で、それ以外の径,高さおよび材料の構成等
は突起電極10と同じである。この第2の実施例におけ
るチップ電極2上のハンダ6は、第1の実施例の厚さ4
0〜80ミクロン(μm)に対し、10〜15ミクロン
(μm)で十分である。
Another one of the features of the second embodiment of the present invention is the protruding ring 11 formed on the silver pad 9. The protrusion ring 11 has a width of 500 to 700 microns (μm), and other diameters, heights, material configurations, etc. are the same as those of the protrusion electrode 10. The solder 6 on the chip electrode 2 in the second embodiment has a thickness of 4 in the first embodiment.
10 to 15 microns (μm) is sufficient for 0 to 80 microns (μm).

【0035】その他の構成は、第1の実施例の対応する
構成と同じである。
The other structure is the same as the corresponding structure of the first embodiment.

【0036】この第2の実施例における突起電極10
は、基板電極8側に接続されているが、第2の実施例の
変形例は、この突起電極10をチップ電極2に接続する
構成が特徴である。変形例における他の構成要素は、第
2の実施例における他の構成要素と同じである。
The protruding electrode 10 according to the second embodiment.
Is connected to the substrate electrode 8 side, but the modification of the second embodiment is characterized in that the protruding electrode 10 is connected to the chip electrode 2. The other components in the modification are the same as the other components in the second embodiment.

【0037】次に本発明の第2の実施例の製造方法につ
いて図面を参照して詳細に説明する。
Next, a manufacturing method according to the second embodiment of the present invention will be described in detail with reference to the drawings.

【0038】図4(A)を参照すると、配線基板7上の
半導体チップ1のチップ電極2のそれぞれに対応した位
置に、銅(Cu)からなる基板電極8が形成されてい
る。
Referring to FIG. 4A, substrate electrodes 8 made of copper (Cu) are formed on the wiring substrate 7 at positions corresponding to the chip electrodes 2 of the semiconductor chip 1.

【0039】この基板電極8の上に銅(Cu)からなる
突起電極10が形成される。
A protruding electrode 10 made of copper (Cu) is formed on the substrate electrode 8.

【0040】配線基板7上の基板電極8の外側で放熱キ
ャップ3のシール部5に対応した位置に、銅(Cu)か
らなるシールパッド9が形成されている。
A seal pad 9 made of copper (Cu) is formed on the wiring substrate 7 outside the substrate electrode 8 at a position corresponding to the seal portion 5 of the heat dissipation cap 3.

【0041】このシールパッド9の上にも、銅(Cu)
からなる突起リング11が形成される。
Copper (Cu) is also formed on the seal pad 9.
The protrusion ring 11 is formed.

【0042】これら突起電極10や突起リング11の形
成は、第1の実施例におけるハンダの形成と同様に、フ
ォトリソグラフィ法やメッキ法により行われる。
The projection electrodes 10 and the projection rings 11 are formed by the photolithography method or the plating method as in the case of forming the solder in the first embodiment.

【0043】図4(B)を参照すると、図4(A)に示
されたシールパッド9,突起リング1,基板電極8およ
び突起電極10の上に、例えば錫(Sn)−鉛(Pb)
共晶ハンダのようなハンダ6がメッキされる。
Referring to FIG. 4B, for example, tin (Sn) -lead (Pb) is formed on the seal pad 9, the protrusion ring 1, the substrate electrode 8 and the protrusion electrode 10 shown in FIG. 4A.
Solder 6, such as eutectic solder, is plated.

【0044】図4(C)を参照すると、図4(B)に示
されるハンダ6のメッキ後の配線基板7上に、図2
(E)で示される半導体チップ1および放熱キャップ3
の固着状態のままで、放熱キャップ3の裏面が真空吸着
により固定される。突起リング11および突起電極10
上のハンダ6とチップ電極2およびシール部5上のハン
ダ6との位置合わせは光学的に行われる。
Referring to FIG. 4C, when the solder 6 shown in FIG.
(E) Semiconductor chip 1 and heat dissipation cap 3
The back surface of the heat radiating cap 3 is fixed by vacuum suction while being fixed. Projection ring 11 and projection electrode 10
The upper solder 6 is aligned with the chip electrode 2 and the solder 6 on the seal portion 5 optically.

【0045】次に、半導体チップ1を固定した放熱キャ
ップ3が下降されて突起リング11および突起電極10
上のハンダ6とチップ電極2およびシール部5上のハン
ダ6とが接触され、窒素雰囲気内で加熱される。
Next, the heat dissipating cap 3 to which the semiconductor chip 1 is fixed is lowered and the projecting ring 11 and the projecting electrode 10 are removed.
The upper solder 6 is brought into contact with the chip electrode 2 and the solder 6 on the seal portion 5, and is heated in a nitrogen atmosphere.

【0046】この製造方法によりチップ電極2と突起電
極10の間並びにシール部5と突起リング11との間が
同時に接続されるという効果がある。
This manufacturing method has an effect that the chip electrode 2 and the protruding electrode 10 and the seal portion 5 and the protruding ring 11 are simultaneously connected.

【0047】本発明の第2の実施例は、シールパッド
9,突起リング11,ハンダ6,およびシール部5の組
合せ、および基板電極8,突起電極10,ハンダ6およ
びチップ電極2の組合せにより組立の際、高さの調整を
容易にできるという効果がある。
The second embodiment of the present invention is assembled by combining the seal pad 9, the projection ring 11, the solder 6, and the seal portion 5, and the combination of the substrate electrode 8, the projection electrode 10, the solder 6 and the chip electrode 2. In this case, there is an effect that the height can be easily adjusted.

【0048】また、この第2の実施例は突起リング11
および突起電極10を中核にしてハンダ6を鼓状に形成
することにより、熱ストレスによるクラックの発生を少
なくできるとう効果がある。
In addition, this second embodiment has a projection ring 11
By forming the solder 6 in a drum shape with the protruding electrode 10 as the core, it is possible to reduce the occurrence of cracks due to thermal stress.

【0049】[0049]

【発明の効果】本発明は、放熱キャップを熱伝導率のよ
い金属で半導体チップを覆うような凹形形状にすること
により、放熱キャップ1の上にヒートシンクを搭載する
必要はなく、冷却効率を向上させ実装空間を少なくする
ことができるという効果がある。
According to the present invention, since the heat dissipation cap is formed in a concave shape so as to cover the semiconductor chip with a metal having a high thermal conductivity, it is not necessary to mount a heat sink on the heat dissipation cap 1 and cooling efficiency is improved. There is an effect that it can be improved and the mounting space can be reduced.

【0050】また、本発明は放熱キャップと配線基板7
との間に少なくともシール部,ハンダおよびシールパッ
ドの組合せ、およびチップ電極ハンダおよび基板電極の
組合せを介することにより、本発明である半導体装置の
組立ての際、高さの調整が容易になるという効果があ
る。
Further, according to the present invention, the heat dissipation cap and the wiring board 7 are provided.
By interposing at least a seal portion, a combination of solder and a seal pad, and a combination of a chip electrode solder and a substrate electrode between and, it is possible to easily adjust the height when assembling the semiconductor device of the present invention. There is.

【0051】さらに、本発明は中核に突起リングまたは
突起電極を中核に鼓状にハンダを形成することにより熱
ストレスによるクラックの発生を極めて減少させること
ができるという効果がある。
Further, the present invention has an effect that the generation of cracks due to thermal stress can be extremely reduced by forming the protrusion ring or the protrusion electrode in the core and forming the drum-shaped solder in the core.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】(A)〜(F)は、本発明の第1の実施例の製
造方法を説明するための図である。
2A to 2F are views for explaining the manufacturing method according to the first embodiment of the present invention.

【図3】本発明の第2の実施例を示す図である。FIG. 3 is a diagram showing a second embodiment of the present invention.

【図4】(A)〜(C)は本発明の第2の実施例の製造
方法を説明するための図である。
4A to 4C are views for explaining a manufacturing method according to a second embodiment of the present invention.

【図5】従来技術の一例を示す図である。FIG. 5 is a diagram showing an example of a conventional technique.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 チップ電極 3 放熱キャップ 4 接着剤 5 シール部 6 ハンダ 7 マザーボード 8 基板電極 9 シールパッド 10 突起電極 11 突起リング 1 Semiconductor Chip 2 Chip Electrode 3 Heat Dissipation Cap 4 Adhesive 5 Sealing Part 6 Solder 7 Motherboard 8 Substrate Electrode 9 Seal Pad 10 Projection Electrode 11 Projection Ring

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、 凹形形状の窪みに前記半導体チップを収納するように前
記接着剤で接着した熱伝導率の高い金属で形成された放
熱キャップとを含むことを特徴とする半導体装置。
1. A semiconductor device comprising: a semiconductor chip; and a heat dissipation cap formed of a metal having a high thermal conductivity, which is adhered with the adhesive so as to accommodate the semiconductor chip in a concave recess. apparatus.
【請求項2】 前記放熱キャップの端部に設けられたシ
ール部と、 配線基板と、 この配線基板上で前記シール部に対応する位置に設けら
れたシールパッドと、 このシールパッドと前記シール部との間に、前記半導体
チップを密閉するように形成されたハンダとを含むこと
を特徴とする請求項1記載の半導体装置。
2. A seal portion provided at an end portion of the heat dissipation cap, a wiring board, a seal pad provided at a position on the wiring board corresponding to the seal portion, the seal pad and the seal portion. The semiconductor device according to claim 1, further comprising: a solder formed so as to hermetically seal the semiconductor chip.
【請求項3】 前記シールパッドの中心部周辺上に形成
された突起リングを備え、 前記ハンダがこの突起リングを覆うように鼓状に形成さ
れたことを特徴とする請求項2記載の半導体装置。
3. The semiconductor device according to claim 2, further comprising a protrusion ring formed on a periphery of a central portion of the seal pad, wherein the solder is formed in a drum shape so as to cover the protrusion ring. .
JP6242653A 1994-10-06 1994-10-06 Semiconductor device mounting structure and method of manufacturing the same Expired - Lifetime JP2734381B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6242653A JP2734381B2 (en) 1994-10-06 1994-10-06 Semiconductor device mounting structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6242653A JP2734381B2 (en) 1994-10-06 1994-10-06 Semiconductor device mounting structure and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08107164A true JPH08107164A (en) 1996-04-23
JP2734381B2 JP2734381B2 (en) 1998-03-30

Family

ID=17092252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6242653A Expired - Lifetime JP2734381B2 (en) 1994-10-06 1994-10-06 Semiconductor device mounting structure and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2734381B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416806C (en) * 2003-08-20 2008-09-03 日月光半导体制造股份有限公司 Flip chip packaging structure with area bump, flip chip substrate and flip chip assembly
CN100420004C (en) * 2004-01-09 2008-09-17 日月光半导体制造股份有限公司 Flip Chip Package
GB2474967A (en) * 2005-09-27 2011-05-04 Agere Systems Inc Flip chip package incorporating metallurgical bond to enhance thermal conduction
CN109887849A (en) * 2019-01-31 2019-06-14 通富微电子股份有限公司 A kind of method and system of cooling fin pasting chip
WO2024166990A1 (en) * 2023-02-09 2024-08-15 株式会社Flosfia Module unit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160540U (en) * 1986-04-02 1987-10-13
JPS62249429A (en) * 1986-04-23 1987-10-30 Hitachi Ltd Semiconductor device
JPH01150343A (en) * 1987-12-07 1989-06-13 Nec Corp Cap for chip carrier
JPH0582584A (en) * 1991-09-19 1993-04-02 Nec Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160540U (en) * 1986-04-02 1987-10-13
JPS62249429A (en) * 1986-04-23 1987-10-30 Hitachi Ltd Semiconductor device
JPH01150343A (en) * 1987-12-07 1989-06-13 Nec Corp Cap for chip carrier
JPH0582584A (en) * 1991-09-19 1993-04-02 Nec Corp Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416806C (en) * 2003-08-20 2008-09-03 日月光半导体制造股份有限公司 Flip chip packaging structure with area bump, flip chip substrate and flip chip assembly
CN100420004C (en) * 2004-01-09 2008-09-17 日月光半导体制造股份有限公司 Flip Chip Package
GB2474967A (en) * 2005-09-27 2011-05-04 Agere Systems Inc Flip chip package incorporating metallurgical bond to enhance thermal conduction
GB2474967B (en) * 2005-09-27 2011-07-27 Agere Systems Inc Integrated circuit device incorporating metallurigacal bond to enhance thermal conduction to a heat sink
CN109887849A (en) * 2019-01-31 2019-06-14 通富微电子股份有限公司 A kind of method and system of cooling fin pasting chip
WO2024166990A1 (en) * 2023-02-09 2024-08-15 株式会社Flosfia Module unit
JP2024113359A (en) * 2023-02-09 2024-08-22 株式会社Flosfia Module Unit

Also Published As

Publication number Publication date
JP2734381B2 (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US6573609B2 (en) Microelectronic component with rigid interposer
US6373133B1 (en) Multi-chip module and heat-sink cap combination
JP2004031607A (en) Semiconductor device and manufacturing method thereof
US6548326B2 (en) Semiconductor device and process of producing same
JP2001257288A (en) Flip chip type semiconductor device and manufacturing method thereof
JP2002359345A (en) Semiconductor device and manufacturing method thereof
US6936927B2 (en) Circuit device having a multi-layer conductive path
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP2001352021A (en) Semiconductor package, mounting structure of semiconductor package, and method of manufacturing semiconductor package
US20040198050A1 (en) Method for fabricating a circuit device
US7605020B2 (en) Semiconductor chip package
US6351389B1 (en) Device and method for packaging an electronic device
JP3589928B2 (en) Semiconductor device
JP2734381B2 (en) Semiconductor device mounting structure and method of manufacturing the same
JP3058266B2 (en) Semiconductor integrated circuit device and semiconductor bare chip mounting method
JPH0951015A (en) Semiconductor device
JP2009516369A (en) Chip assembly and method of manufacturing the chip assembly
JP4465891B2 (en) Semiconductor device
JP3686047B2 (en) Manufacturing method of semiconductor device
JP3634048B2 (en) Semiconductor device
US7372167B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2658967B2 (en) Supporting member for electronic package assembly and electronic package assembly using the same
JP3500378B2 (en) Semiconductor device and manufacturing method thereof
JPH0661368A (en) Flip chip type semiconductor device
JP2746248B2 (en) Chip carrier and method of soldering chip carrier

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971125