JPH0795087B2 - Semiconductor integrated circuit measuring device - Google Patents
Semiconductor integrated circuit measuring deviceInfo
- Publication number
- JPH0795087B2 JPH0795087B2 JP62197486A JP19748687A JPH0795087B2 JP H0795087 B2 JPH0795087 B2 JP H0795087B2 JP 62197486 A JP62197486 A JP 62197486A JP 19748687 A JP19748687 A JP 19748687A JP H0795087 B2 JPH0795087 B2 JP H0795087B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- test
- analog
- lsi
- measuring device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims description 43
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路測定装置に関し、特にディジタ
ルLSIの論理的試験を行なう汎用型の半導体集積回路測
定装置に関する。The present invention relates to a semiconductor integrated circuit measuring device, and more particularly to a general-purpose semiconductor integrated circuit measuring device for logically testing a digital LSI.
従来、この種の半導体集積回路測定装置は多ピン汎用VL
SIファンクションテスター等があるが、この多ピン汎用
VLSIファンクションテスターはディジタルLSIの論理的
動作をテストする機能を中心に、被測定LSIの電源電流
や各端子の入力スレッショルド電圧,入力リーク,出力
電圧,出力電流などを計測する機能を備えている。しか
し、アナログ回路を搭載したアナログ・ディジタル混載
のLSIをテストする場合、ディジタル部のテスティング
には充分の能力を発揮するが、アナログ部のテスティン
グには周波数応答の測定の為の交流信号の発生,計測と
いった機能の面、あるいは電圧電流計測の分解能のこま
かさといった面で劣る。Conventionally, this type of semiconductor integrated circuit measuring device has a multi-pin general-purpose VL.
There are SI function testers etc., but this multi-pin general-purpose
The VLSI function tester has functions to test the logic operation of digital LSIs, and to measure the power supply current of the LSI under test and the input threshold voltage of each terminal, input leakage, output voltage, output current, etc. However, when testing an analog / digital mixed LSI that has an analog circuit, it has sufficient performance for testing the digital section, but the analog section is tested with an AC signal for measuring the frequency response. It is inferior in terms of functions such as generation and measurement, or in the resolution of voltage / current measurement.
従来、このようなアナログ・ディジタル混載LSIを測定
するには、ディジタル部とアナログ部をそれぞれ別なテ
スタを使って2回に分けて測定するか、アナログ・ディ
ジタル兼用テスタを使って測定するしかなかった。Conventionally, in order to measure such an analog / digital mixed LSI, there is no choice but to measure the digital part and the analog part in two times by using different testers or by using the analog / digital combined tester. It was
また、従来の半導体集積回路測定装置は第4図に示すよ
うに被測定LSIを装着するボード(以下DUTボードと称
す)43と、測定装置のテストヘッド41との間にロードボ
ード42が設けられているが、このロードボード42はテス
トヘッド41とDUTボード43との信号線の橋渡し的な役割
しかなく、Nピン対応のテスターでmピンの被測定LSI
を測定した場合、N−m本のテストピンが未使用のまま
放置されていた。As shown in FIG. 4, a conventional semiconductor integrated circuit measuring device is provided with a load board 42 between a board (hereinafter referred to as a DUT board) 43 on which an LSI to be measured is mounted and a test head 41 of the measuring device. However, this load board 42 only has a role of bridging the signal line between the test head 41 and the DUT board 43, and it is an N-pin compatible tester with m-pins under test.
Was measured, Nm test pins were left unused.
上述した従来の測定法のうち、アナログ部とディジタル
部をそれぞれ別なテスターで2回に分けて測定する方法
は、測定時間がかかりまた測定にかかる費用も大きい。
他方、アナログ・ディジタル兼用テスターは測定時間や
測定コストは小さいものの、1機あたりの値段が高くそ
の導入は必ずしも容易ではない。また、対応可能ピン数
が汎用VLSIファンクションテスターにくらべ小さく汎用
性という点でまだ問題点が多かった。Among the above-mentioned conventional measuring methods, the method of separately measuring the analog part and the digital part by two separate testers requires a long measurement time and a large measurement cost.
On the other hand, although the analog / digital dual-purpose tester has a short measuring time and measuring cost, it is not always easy to introduce it because the price per unit is high. Moreover, the number of pins that can be supported is smaller than that of a general-purpose VLSI function tester, and there were still many problems in terms of versatility.
多ピンの汎用VLSIファンクションテスターはその対応可
能なテストピン全てにピンエレクトロニクスカードと呼
ばれる装置をつけてどのテストピンも入力端子ならドラ
イバに、出力端子ならコンパレータに、そして入力・出
力兼用端子ならドライバ・コンパレータ両方ともにセッ
トできるようにして汎用性をもたせている。それ故、被
測定LSIの必要とするテストピンが対応可能ピン数より
小なければ残ったテストピンは使用されないまま放置さ
れる。A multi-pin general-purpose VLSI function tester is equipped with a device called a pin electronics card for all the test pins that can support it.Each test pin has a driver for input terminals, a comparator for output terminals, and a driver for input / output terminals. It has versatility so that both comparators can be set. Therefore, if the number of test pins required by the LSI to be measured is smaller than the number of pins that can be supported, the remaining test pins are left unused.
本発明の半導体集積回路測定装置は、被測定デバイスを
装着する第1のボードと測定装置のテストヘッドとの間
に前記第1のボードと前記テストヘッド上のテストピン
を接続する為の第2のボードとを有するLSI測定装置に
おいて、前記第2のボード上に基板接続用コネクタを有
している。The semiconductor integrated circuit measuring device of the present invention comprises a second board for connecting the first board and the test pin on the test head between the first board on which the device under test is mounted and the test head of the measuring device. In the LSI measuring apparatus having the board, the board connecting connector is provided on the second board.
更に本発明の半導体集積回路測定装置は、基板接続用コ
ネクタの各端子に、テストヘッド上のテストピンのうち
前記第1のボードに接続されていないテストピンと、前
記第1のボードに接続されているテストピンから1ピン
づづ枝分かれした信号線とが接続される構成を有してい
る。Further, in the semiconductor integrated circuit measuring device of the present invention, the test pins on the test head which are not connected to the first board and the first board are connected to each terminal of the board connecting connector. The test pin is connected to a signal line branched from each test pin.
次に本発明の実施例について図面を参照して詳細に説明
する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例を示す。第1図において、本
発明の一実施例は多ピンの汎用VLSIファンクションテス
ターで未使用テストピンを活用しアナログ・ディジタル
混載LSIのアナログ部のテストを効率よくそして精度よ
く行うものである。領域1は、VLSIファンクションテス
ターにおけるテストヘッド部であり、領域2は基板接続
用コネクタ6を取付けたボードで、通常ロードボードと
呼ばれる部分であり、領域3は被測定LSIを装着するボ
ードすなわちDUTボードの部分である。信号線4はテス
トヘッド1とDUTボード3とを接続する線でロードボー
ド2上に有しており、被測定LSI5はDUTボードに装着さ
れる。FIG. 1 shows an embodiment of the present invention. Referring to FIG. 1, an embodiment of the present invention is a multi-pin general purpose VLSI function tester which utilizes unused test pins to efficiently and accurately test the analog portion of an analog / digital mixed LSI. Area 1 is a test head part in the VLSI function tester, area 2 is a board to which the board connecting connector 6 is attached, which is usually called a load board, and area 3 is a board on which the LSI to be measured is mounted, that is, a DUT board. Part of. The signal line 4 is a line connecting the test head 1 and the DUT board 3 and is provided on the load board 2, and the LSI to be measured 5 is mounted on the DUT board.
ロードボード2はめったに使用されないテストピンを汎
用性を考慮して選びだしそれらを基板接続用コネクタ6
に配線する。またこのコネクタ6にはテストヘッド部2
からDUTボード3へ接続されているすべての信号線から
枝分かれした信号線も配線される。このようにして作製
されたロードボードを使えば、測定したいアナログ部の
機能に応じて外付け回路を作製し、それをコネクタ6に
さし込むことでさまざまなアナログ回路の測定ができ
る。The load board 2 selects test pins that are rarely used in consideration of their versatility and uses them for the connector 6 for connecting the board.
Wire to. In addition, the connector 6 has a test head portion 2
The signal lines branched from all the signal lines connected to the DUT board 3 are also routed. Using the load board thus manufactured, various external circuits can be measured by manufacturing an external circuit according to the function of the analog section to be measured and inserting it into the connector 6.
第2図は本発明の一実施例における応用例を示す。第2
図において、被測定デバイスは8bit D/Aコンバータ内蔵
のアナログ・ディジタル混載LSIで、そのアナログ部で
ある8bit D/Aのテストの為、各点数7で囲った回路を外
付け基板上に作製し、ロードボード2上のコネクタ6
(図からは省いた)にはめ込む。この回路としてはD/A
コンバータの試験方法としてよく知られているもので被
測定D/Aコンバータ8と基準D/Aコンバータ9の出力の差
をとって直線性誤差を測定するものである。この場合未
使用テストピンをドライバとして活用することで測定の
際のZERO調整,FULL調整も行える。またこの測定方法の
場合,引き算回路の出力がつながっているテストピンを
コンパレータとして活用し、ハイ側,ロー側のリミット
を適当に決めてやれば、テストパターン走行を行いなが
ら直線性誤差のチェックが可能である。FIG. 2 shows an application example in one embodiment of the present invention. Second
In the figure, the device to be measured is an analog / digital mixed LSI with a built-in 8-bit D / A converter, and for the test of the 8-bit D / A that is the analog part, a circuit surrounded by each number 7 is made on an external board. , Connector 6 on load board 2
Insert it (not shown in the figure). D / A for this circuit
This is well known as a converter testing method, and the linearity error is measured by taking the difference between the outputs of the D / A converter 8 to be measured and the reference D / A converter 9. In this case, the unused test pin can be used as a driver to perform ZERO adjustment and FULL adjustment during measurement. In addition, in the case of this measurement method, if the test pin to which the output of the subtraction circuit is connected is used as a comparator and the high-side and low-side limits are appropriately determined, the linearity error can be checked while running the test pattern. It is possible.
第3図は、本発明の一実施例における他の応用例を示
す。第3図において、被測定デバイスはコンパレータ内
蔵のアナログ・ディジタル混載LSIで、そのアナログ部
であるコンパレータのテストの為、点線で囲った回路71
を外付け基板上に作製し、コネクタ6(図からは省い
た)にはめ込む。この回路の場合は単純な分圧回路でド
ライバの分解能以上のオフセット電圧の検出が可能にな
る。FIG. 3 shows another application example of the embodiment of the present invention. In FIG. 3, the device under test is an analog / digital mixed LSI with a built-in comparator, and the circuit enclosed by the dotted line 71 is used to test the analog part of the comparator.
Is manufactured on an external substrate and fitted into the connector 6 (not shown in the figure). In the case of this circuit, a simple voltage dividing circuit can detect an offset voltage higher than the resolution of the driver.
このように本発明の実施例はアナログ・ディジタル混載
LSIを多ピン汎用VLSIファンクションテスターを使って
その汎用性をそこなうことなく効率よくかつ精度よく測
定することができる。Thus, the embodiment of the present invention is a mixed analog / digital system.
The LSI can be measured efficiently and accurately without compromising its versatility by using a multi-pin general-purpose VLSI function tester.
以上説明したように本発明は、多ピンの汎用VLSIファン
クションテスターにおいてテストヘッドからDUTボード
への信号線の経路を一部変更することにより未使用テス
トピンと外付け基板の接続を図り、それによってアナロ
グ・ディジタル混載LSIのアナログ部のテストを効率よ
くしかも精度よく行うことができ、しかも、外付け基板
のみの変更でさまざまなタイプのアナログ・ディジタル
混載LSIのテストが行え汎用性にも優れている。さら
に、本発明は既存の汎用VLSIフアクンクションテスター
を使用するため、その資産をそのまま運用でき最小限の
設備投資でアナログ内蔵ディジタルLSIの検査・選別を
行える。As described above, according to the present invention, in a multi-pin general-purpose VLSI function tester, the unused test pins and the external board are connected by partially changing the signal line path from the test head to the DUT board, and the analog board -The analog part of the digital mixed LSI can be tested efficiently and accurately, and various types of analog and digital mixed LSI can be tested by changing only the external board. Further, since the present invention uses the existing general-purpose VLSI function tester, the assets can be used as they are and the inspection and selection of the analog built-in digital LSI can be performed with the minimum capital investment.
第1図は本発明の一実施例を示す概略図、第2および第
3図は本発明の一実施例における応用例を示す図、第4
図は従来の測定装置に用いた各ボード部を示す図であ
る。 1……テストヘッド部、2……ロードボード部、3……
DUTボード部、4……信号線、5……被測定LSI、6……
基板接続用コネクタ、7,71……外付け基板、8……8bit
D/Aコンバータ、9……基準D/Aコンバータ、10……OP
アンプ、11……抵抗、12……コンパレータ、13……8bit
D/Aコンバータ内蔵LSI、14……コンパレータ内蔵LSI。FIG. 1 is a schematic diagram showing an embodiment of the present invention, FIGS. 2 and 3 are diagrams showing an application example in the embodiment of the present invention, and FIG.
The figure is a diagram showing each board portion used in the conventional measuring apparatus. 1 ... Test head part, 2 ... Road board part, 3 ...
DUT board, 4 ... Signal line, 5 ... LSI to be measured, 6 ...
Board connector, 7,71 ... External board, 8 ... 8bit
D / A converter, 9 …… Standard D / A converter, 10 …… OP
Amplifier, 11 …… resistor, 12 …… comparator, 13 …… 8bit
LSI with built-in D / A converter, 14 ... LSI with built-in comparator.
Claims (1)
測定装置のテストヘッドとの間に前記第1のボードと前
記テストヘッド上のテストピンを接続する為の第2のボ
ードとを有するLSI測定装置において、前記第2のボー
ド上に基板接続用コネクタを有し、該基板接続用コネク
タは各端子に、テストヘッド上のテストピンのうち前記
第1のボードに接続されていないテストピンと、前記第
1のボードに接続されているテストピンから1ピンづつ
枝分かれした信号線とが接続されていることを特徴とす
る半導体集積回路測定装置。1. A first board on which a device to be measured is mounted and a test head of a measuring apparatus, the first board and a second board for connecting a test pin on the test head. In the LSI measuring apparatus, a board connection connector is provided on the second board, and the board connection connector has test pins on the test head that are not connected to the first board. The semiconductor integrated circuit measuring device is characterized in that a test pin connected to the first board is connected to a signal line which is branched by one pin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62197486A JPH0795087B2 (en) | 1987-08-06 | 1987-08-06 | Semiconductor integrated circuit measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62197486A JPH0795087B2 (en) | 1987-08-06 | 1987-08-06 | Semiconductor integrated circuit measuring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439567A JPS6439567A (en) | 1989-02-09 |
| JPH0795087B2 true JPH0795087B2 (en) | 1995-10-11 |
Family
ID=16375271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62197486A Expired - Fee Related JPH0795087B2 (en) | 1987-08-06 | 1987-08-06 | Semiconductor integrated circuit measuring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795087B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58106768U (en) * | 1982-01-14 | 1983-07-20 | 日本電気株式会社 | Fixture |
-
1987
- 1987-08-06 JP JP62197486A patent/JPH0795087B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439567A (en) | 1989-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| JP3730340B2 (en) | Semiconductor test equipment | |
| KR960703232A (en) | PROCESS AND DEVICE FOR TESTING AN INTEGRATED CIRCUIT SOLDERED ON A BOARD | |
| JPH0795087B2 (en) | Semiconductor integrated circuit measuring device | |
| US6124724A (en) | Method of increasing AC testing accuracy through linear extrapolation | |
| JPH01129432A (en) | Integrated circuit | |
| JPH1138079A (en) | Testing method for ball grid array type integrated circuit | |
| JP3202669B2 (en) | Electrical characteristics measurement method | |
| US6505312B1 (en) | Integrated circuit tester | |
| JP2586335Y2 (en) | IC tester for both manual measurement and wafer measurement | |
| JP3441907B2 (en) | Semiconductor integrated circuit device for analog boundary scan | |
| JP3555679B2 (en) | IC tester | |
| JPH07113850A (en) | Semiconductor integrated circuit | |
| JP3207849B2 (en) | Connector identification system | |
| JP2996989B2 (en) | Pin current measuring circuit of IC tester and its substrate | |
| JPH04157378A (en) | Measuring devie of semiconductor integrated circuit | |
| JPH09298222A (en) | Semiconductor device measuring system and its measuring method | |
| JP2624129B2 (en) | Inspection system for multi-pin semiconductor integrated circuits | |
| JPH10223711A (en) | Semiconductor integrated circuit device and test method therefor | |
| KR0119132B1 (en) | 12-bit measurement resolution | |
| JP2000206175A (en) | Apparatus for measuring lsi current | |
| JPS629276A (en) | Inspecting instrument for semiconductor integrated circuit | |
| JPH0666372B2 (en) | Integrated circuit | |
| JPH05196699A (en) | Semiconductor integrated circuit | |
| JPH01263572A (en) | Apparatus for testing semiconductor mounted substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |