JPH0794514A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0794514A JPH0794514A JP25530793A JP25530793A JPH0794514A JP H0794514 A JPH0794514 A JP H0794514A JP 25530793 A JP25530793 A JP 25530793A JP 25530793 A JP25530793 A JP 25530793A JP H0794514 A JPH0794514 A JP H0794514A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- thickness
- electrolytic plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】信頼性の高いメッキＡｕをノンシアンプロセス
により形成できる構造を有する半導体装置を提供するこ
と。 【構成】ＧａＡｓ基板１上に形成された電解メッキ用の
下地金属層４と、この下地金属層４上に形成されたドラ
イエッチングにより除去可能な厚さのＡｕ薄膜４と、こ
のＡｕ薄膜５上に電解メッキにより形成されたメッキＡ
ｕ層７とを備えている。
により形成できる構造を有する半導体装置を提供するこ
と。 【構成】ＧａＡｓ基板１上に形成された電解メッキ用の
下地金属層４と、この下地金属層４上に形成されたドラ
イエッチングにより除去可能な厚さのＡｕ薄膜４と、こ
のＡｕ薄膜５上に電解メッキにより形成されたメッキＡ
ｕ層７とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、電解メッキにより形成
されたＡｕ（メッキＡｕ）を備えた半導体装置に関す
る。
されたＡｕ（メッキＡｕ）を備えた半導体装置に関す
る。
【０００２】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。
【０００３】ＬＳＩ単体の性能向上は、例えば、配線の
低抵抗化により実現できるため、低抵抗配線の開発は、
非常に重要な技術課題である。配線の低抵抗化のため
に、従来より、電解メッキによるＡｕ配線が多く用いら
れている。
低抵抗化により実現できるため、低抵抗配線の開発は、
非常に重要な技術課題である。配線の低抵抗化のため
に、従来より、電解メッキによるＡｕ配線が多く用いら
れている。
【０００４】しかし、従来の電解メッキプロセスでは、
メッキ液および下地金属の除去にシアン化合物を含有し
た薬品を用いており、安全性や作業性の点で問題があっ
た。
メッキ液および下地金属の除去にシアン化合物を含有し
た薬品を用いており、安全性や作業性の点で問題があっ
た。
【０００５】そこで、ノンシアンプロセスの確立の要求
が高まり、その結果、メッキ液については、ノンシアン
系のメッキ液が市販され、一方、Ａｕ配線の直下の下地
金属としてはＡｕの代わりにドライエッチングが可能な
ＭｏやＷの使用が検討されている。
が高まり、その結果、メッキ液については、ノンシアン
系のメッキ液が市販され、一方、Ａｕ配線の直下の下地
金属としてはＡｕの代わりにドライエッチングが可能な
ＭｏやＷの使用が検討されている。
【０００６】しかしながら、ＭｏやＷを用いると、ウェ
ハ面内における電解メッキによるＡｕの成長が不均一に
なり、また、Ａｕと下地金属（ＭｏやＷ）との密着性も
悪く、信頼性の高いＡｕ配線を形成できないという問題
があった。
ハ面内における電解メッキによるＡｕの成長が不均一に
なり、また、Ａｕと下地金属（ＭｏやＷ）との密着性も
悪く、信頼性の高いＡｕ配線を形成できないという問題
があった。
【０００７】
【発明が解決しようとする課題】上述の如く、従来のシ
アン化合物を用いたＡｕ配線技術においては、安全性や
作業性の点で問題があった。そこで、ノンシアンプロセ
スが提案されたが、Ａｕ配線の直下の下地金属としてＡ
ｕの代わりにドライエッチングが可能なＭｏやＷを用い
ると、メッキＡｕの成長が不均一になったりし、信頼性
の高いＡｕ配線を形成できないという問題があった。
アン化合物を用いたＡｕ配線技術においては、安全性や
作業性の点で問題があった。そこで、ノンシアンプロセ
スが提案されたが、Ａｕ配線の直下の下地金属としてＡ
ｕの代わりにドライエッチングが可能なＭｏやＷを用い
ると、メッキＡｕの成長が不均一になったりし、信頼性
の高いＡｕ配線を形成できないという問題があった。
【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、信頼性の高いメッキＡ
ｕをノンシアンプロセスにより形成できる構造を有する
半導体装置を提供することにある。
ので、その目的とするところは、信頼性の高いメッキＡ
ｕをノンシアンプロセスにより形成できる構造を有する
半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、基板上に形成された電解
メッキ用の下地金属層と、この下地金属層上に形成され
たドライエッチングにより除去可能な厚さのＡｕ薄膜
と、このＡｕ薄膜上に電解メッキにより形成されたＡｕ
層とを備えたことを特徴とする。
めに、本発明の半導体装置は、基板上に形成された電解
メッキ用の下地金属層と、この下地金属層上に形成され
たドライエッチングにより除去可能な厚さのＡｕ薄膜
と、このＡｕ薄膜上に電解メッキにより形成されたＡｕ
層とを備えたことを特徴とする。
【００１０】本発明の半導体装置の製造方法は、基板上
に金属配線を形成する工程と、全面に電解メッキ用の下
地金属層，ドライエッチングにより除去可能な厚さのＡ
ｕ薄膜を順次形成する工程と、前記金属配線上にＡｕ層
を電解メッキにより選択的に形成する工程と、前記Ａｕ
層の下部以外のＡｕ薄膜をドライエッチングにより選択
的に除去する工程とを有することを特徴とする。
に金属配線を形成する工程と、全面に電解メッキ用の下
地金属層，ドライエッチングにより除去可能な厚さのＡ
ｕ薄膜を順次形成する工程と、前記金属配線上にＡｕ層
を電解メッキにより選択的に形成する工程と、前記Ａｕ
層の下部以外のＡｕ薄膜をドライエッチングにより選択
的に除去する工程とを有することを特徴とする。
【００１１】上記Ａｕ薄膜の厚さは１ｎｍ以下であるこ
とが好ましい。
とが好ましい。
【００１２】
【作用】本発明によれば、メッキＡｕの直下のＡｕ薄膜
の膜厚をドライエッチングにより除去可能なものに選ん
であるので、メッキＡｕを形成した後にシアン化合物を
用いずに不要部分の上記Ａｕ薄膜を除去できる。
の膜厚をドライエッチングにより除去可能なものに選ん
であるので、メッキＡｕを形成した後にシアン化合物を
用いずに不要部分の上記Ａｕ薄膜を除去できる。
【００１３】また、このように薄いＡｕ薄膜を用いても
Ａｕを電解メッキにより成長でき、更にこのメッキＡｕ
は下地金属との密着性も良いので、メッキＡｕの信頼性
が低下するという問題もない。
Ａｕを電解メッキにより成長でき、更にこのメッキＡｕ
は下地金属との密着性も良いので、メッキＡｕの信頼性
が低下するという問題もない。
【００１４】また、上記Ａｕ薄膜の厚さを１ｎｍに選べ
ば、パターン面積等のパラメータに関係なく不要なＡｕ
薄膜を確実に残らずにエッチング除去できる。
ば、パターン面積等のパラメータに関係なく不要なＡｕ
薄膜を確実に残らずにエッチング除去できる。
【００１５】
【実施例】以下、図面を参照しながら実施例を説明す
る。
る。
【００１６】図１は、本発明の一実施例に係るＡｕ配線
の形成方法を工程断面図である。
の形成方法を工程断面図である。
【００１７】先ず、図１（ａ）に示すように、半絶縁性
基板、例えば、アンドープのＧａＡｓ基板１上に、絶縁
膜、例えば、厚さ６００ｎｍのＳｉＯ2 膜２を形成す
る。次いでＳｉＯ2 膜２上に、厚さ５ｎｍのＴｉ膜，厚
さ６００ｎｍのＭｏ膜，厚さ１０００ｎｍのＡｕ膜の積
層膜からなるＡｕ配線３を形成した後、全面に電解メッ
キ用の下地金属層４として、例えば、厚さ５ｎｍのＴｉ
膜と厚さ５０ｎｍのＭｏ膜との積層膜をＥ−ｇｕｎ蒸着
装置を用いて形成する。引き続き、全面に厚さ１ｎｍの
Ａｕ薄膜５をＥ−ｇｕｎ蒸着装置により連続形成する。
基板、例えば、アンドープのＧａＡｓ基板１上に、絶縁
膜、例えば、厚さ６００ｎｍのＳｉＯ2 膜２を形成す
る。次いでＳｉＯ2 膜２上に、厚さ５ｎｍのＴｉ膜，厚
さ６００ｎｍのＭｏ膜，厚さ１０００ｎｍのＡｕ膜の積
層膜からなるＡｕ配線３を形成した後、全面に電解メッ
キ用の下地金属層４として、例えば、厚さ５ｎｍのＴｉ
膜と厚さ５０ｎｍのＭｏ膜との積層膜をＥ−ｇｕｎ蒸着
装置を用いて形成する。引き続き、全面に厚さ１ｎｍの
Ａｕ薄膜５をＥ−ｇｕｎ蒸着装置により連続形成する。
【００１８】次に図１（ｂ）に示すように、Ａｕ配線３
とほぼ同じ幅の開口部をＡｕ配線３上に有するレジスト
パターン６を形成する。次いで例えばＲＩＥ装置でＯ2
プラズマ処理を１分間行なった後、上記開口部を埋める
ように、例えば、日本エレクトロプレティング・エンジ
ニヤース製のノンシアン系Ａｕメッキ液であるファイン
フォームＡｕ１００を用い、電解メッキによりメッキＡ
ｕ層７を形成する。これにより、Ａｕ配線３の膜厚化を
図れ、配線抵抗を低くできる。
とほぼ同じ幅の開口部をＡｕ配線３上に有するレジスト
パターン６を形成する。次いで例えばＲＩＥ装置でＯ2
プラズマ処理を１分間行なった後、上記開口部を埋める
ように、例えば、日本エレクトロプレティング・エンジ
ニヤース製のノンシアン系Ａｕメッキ液であるファイン
フォームＡｕ１００を用い、電解メッキによりメッキＡ
ｕ層７を形成する。これにより、Ａｕ配線３の膜厚化を
図れ、配線抵抗を低くできる。
【００１９】次に図１（ｃ）に示すように、Ｏ2 プラズ
マアッシングによりレジストパターン６を剥離した後、
Ａｕ薄膜５を例えばＣＦ4 を用いたＲＩＥエッチングに
より軽くＣＦ3 + イオンでスパッタアウトし、不要なＡ
ｕ薄膜を除去する。
マアッシングによりレジストパターン６を剥離した後、
Ａｕ薄膜５を例えばＣＦ4 を用いたＲＩＥエッチングに
より軽くＣＦ3 + イオンでスパッタアウトし、不要なＡ
ｕ薄膜を除去する。
【００２０】最後に、図１（ｄ）に示すように、電解メ
ッキ用の下地金属４をＣＤＥにより除去して、低抵抗の
Ａｕ／Ａｕ積層配線８が完成する。
ッキ用の下地金属４をＣＤＥにより除去して、低抵抗の
Ａｕ／Ａｕ積層配線８が完成する。
【００２１】本実施例によれば、メッキＡｕ層７の直下
の下地金属として、厚さ１ｎｍのＡｕ薄膜５を用いてい
るので、このＡｕ薄膜５の除去は、シアンを含む溶液を
用いるウエットエッチングによらず、ＲＩＥエッチング
等のドライエッチングにより行なえるので、安全性や作
業性が改善される。
の下地金属として、厚さ１ｎｍのＡｕ薄膜５を用いてい
るので、このＡｕ薄膜５の除去は、シアンを含む溶液を
用いるウエットエッチングによらず、ＲＩＥエッチング
等のドライエッチングにより行なえるので、安全性や作
業性が改善される。
【００２２】また、従来技術のように、メッキＡｕ層７
の直下の下地金属として、ＭｏやＷを用いていないの
で、膜質が均一なメッキＡｕ層７を形成できる。
の直下の下地金属として、ＭｏやＷを用いていないの
で、膜質が均一なメッキＡｕ層７を形成できる。
【００２３】図２，図３はそのことを示す図であり、図
２は下地としてＡｕ薄膜５を用いた場合（本発明）のメ
ッキＡｕ層７の状態を示し、図３は下地としてＭｏまた
はＷの金属５ａを用いた場合（従来）のメッキＡｕ層７
ａの状態を示している。
２は下地としてＡｕ薄膜５を用いた場合（本発明）のメ
ッキＡｕ層７の状態を示し、図３は下地としてＭｏまた
はＷの金属５ａを用いた場合（従来）のメッキＡｕ層７
ａの状態を示している。
【００２４】２図から、Ａｕ薄膜５を用い場合には、メ
ッキＡｕ層７の表面は白っぽくなっていることが分か
る。これはメッキＡｕ層７の表面が均一で、光がミラー
で反射したのと同じ状況になっているからである。
ッキＡｕ層７の表面は白っぽくなっていることが分か
る。これはメッキＡｕ層７の表面が均一で、光がミラー
で反射したのと同じ状況になっているからである。
【００２５】一方、図３からＭｏまたはＷの金属５ａを
用いた場合には、メッキＡｕ層７ａの表面は黒っぽくな
っていることが分かる。これはメッキＡｕ層７ａの表面
が不均一で、光が乱反射したのと同じ状況になっている
からである。
用いた場合には、メッキＡｕ層７ａの表面は黒っぽくな
っていることが分かる。これはメッキＡｕ層７ａの表面
が不均一で、光が乱反射したのと同じ状況になっている
からである。
【００２６】また、Ａｕ薄膜５とメッキＡｕ層７との密
着性も良好であった。
着性も良好であった。
【００２７】かくして本実施例によれば、メッキＡｕの
直下の下地金属として、ＭｏやＷの金属を用いる代わり
に、ドライエッチングによる除去が可能な厚さのＡｕ薄
膜を用いることにより、ノンシアンプロセスでも信頼性
の高いメッキＡｕを形成できる。
直下の下地金属として、ＭｏやＷの金属を用いる代わり
に、ドライエッチングによる除去が可能な厚さのＡｕ薄
膜を用いることにより、ノンシアンプロセスでも信頼性
の高いメッキＡｕを形成できる。
【００２８】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、厚さ１ｎｍ
のＡｕ薄膜を用いた場合について説明したが、本発明は
厚さ５ｎｍのＡｕ薄膜を用いても同様な効果が期待でき
る。ただし、厚さ１ｎｍのＡｕ薄膜を用いた場合には、
パターン面積等のパラメータによらずに、不要な領域の
Ａｕ薄膜を確実にできるという利点がある。
るものではない。例えば、上記実施例では、厚さ１ｎｍ
のＡｕ薄膜を用いた場合について説明したが、本発明は
厚さ５ｎｍのＡｕ薄膜を用いても同様な効果が期待でき
る。ただし、厚さ１ｎｍのＡｕ薄膜を用いた場合には、
パターン面積等のパラメータによらずに、不要な領域の
Ａｕ薄膜を確実にできるという利点がある。
【００２９】
【発明の効果】以上詳述したように本発明によれば、メ
ッキＡｕの直下の下地金属として、ドライエッチングに
より除去可能な厚さのＡｕ薄膜を用いているので、ノン
シアンプロセスでもって、信頼性の高いメッキＡｕを形
成できる。
ッキＡｕの直下の下地金属として、ドライエッチングに
より除去可能な厚さのＡｕ薄膜を用いているので、ノン
シアンプロセスでもって、信頼性の高いメッキＡｕを形
成できる。
【図１】本発明の一実施例に係るＡｕ配線の形成方法を
示す工程断面図
示す工程断面図
【図２】基板（Ａｕ薄膜）上に形成されたメッキＡｕの
微細パターンを表す写真
微細パターンを表す写真
【図３】基板（Ｍｏ膜またはＷ膜）上に形成されたメッ
キＡｕの微細パターンを表す写真
キＡｕの微細パターンを表す写真
１…ＧａＡｓ基板 ２…ＳｉＯ2 膜 ３…Ａｕ配線 ４…下地金属層 ５…Ａｕ薄膜 ６…レジストパターン ７…メッキＡｕ層 ８…Ａｕ／Ａｕ積層配線
Claims (4)
- 【請求項１】基板上に形成された金属配線と、 この金属配線上に形成された電解メッキ用の下地金属層
と、 この下地金属層上に形成されたドライエッチングにより
除去可能な厚さのＡｕ薄膜と、 このＡｕ薄膜上に電解メッキにより形成されたＡｕ層と
を具備してなることを特徴とする半導体装置。 - 【請求項２】前記Ａｕ薄膜の厚さは１ｎｍ以下であるこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】基板上に金属配線を形成する工程と、 全面に電解メッキ用の下地金属層，ドライエッチングに
より除去可能な厚さのＡｕ薄膜を順次形成する工程と、 前記金属配線上にＡｕ層を電解メッキにより選択的に形
成する工程と、 前記Ａｕ層の下部以外のＡｕ薄膜をドライエッチングに
より選択的に除去する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項４】前記Ａｕ薄膜の厚さは１ｎｍ以下であるこ
とを特徴とする請求項３に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25530793A JPH0794514A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25530793A JPH0794514A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794514A true JPH0794514A (ja) | 1995-04-07 |
Family
ID=17276962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25530793A Pending JPH0794514A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794514A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201303A (ja) * | 1988-02-04 | 1989-08-14 | Showa Denko Kk | 変性ポリオレフィンとその製造方法およびそれを用いる共重合体の製造方法 |
| JP2006073754A (ja) * | 2004-09-01 | 2006-03-16 | Sumitomo Electric Ind Ltd | 電気部品の製造方法 |
-
1993
- 1993-09-20 JP JP25530793A patent/JPH0794514A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201303A (ja) * | 1988-02-04 | 1989-08-14 | Showa Denko Kk | 変性ポリオレフィンとその製造方法およびそれを用いる共重合体の製造方法 |
| JP2006073754A (ja) * | 2004-09-01 | 2006-03-16 | Sumitomo Electric Ind Ltd | 電気部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4652336A (en) | Method of producing copper platforms for integrated circuits | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPS61182230A (ja) | 半導体ウエーハの反応性スパツタクリーニング | |
| US5145571A (en) | Gold interconnect with sidewall-spacers | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JPH0831456B2 (ja) | 半導体装置の製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
| US5633207A (en) | Method of forming a wiring layer for a semiconductor device | |
| JPH118249A (ja) | 配線の製法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS58201330A (ja) | 導電膜パタ−ンの形成方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100295668B1 (ko) | 반도체장치의범프제조방법 | |
| KR950007571B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH07321343A (ja) | 半導体装置およびその製造方法 | |
| KR100618794B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPH05206133A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 |