JPH0793671B2

JPH0793671B2 - 記録制御装置

Info

Publication number: JPH0793671B2
Application number: JP5731584A
Authority: JP
Inventors: 浩京極
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-03-27
Filing date: 1984-03-27
Publication date: 1995-10-09
Anticipated expiration: 2010-10-09
Also published as: JPS60201772A

Description

【発明の詳細な説明】［技術分野］本発明は記録制御装置に係り、さらに詳細にはインクジ
ェットプリンタや感熱プリンタなどにおいて複数の記録
素子をライン状に配列してなる記録部により記録を行な
うための駆動制御を行なう記録制御装置に関する。

［従来技術］従来、この種の装置としてフルマルチアレイの感熱プリ
ンタや、インクジェットプリンタなどに用いられる記録
制御装置が知られている。

この種の装置で、用いられる記録媒体の幅をA4とし、12
画素/mmの記録密度で記録を行なおうとすると、素子数
は2048個になる。これらの全部を同時に駆動すると、瞬
間的に膨大な電力が必要になる（１素子あたり200mA消
費するとすれば上記の素子数では瞬間電流は約410Aとな
り、このような大容量の電源部はプリンタ自体より大き
くなってしまう。）ので、従来では素子をいくつかのブ
ロックに分けて時分割により駆動する方法がとられてい
る。時分割による駆動では、駆動回路一つあたりの駆動
電流は大きくなるが、必要な瞬間電流を小さくすること
ができ、また回路の配線本数を少なくできる、という利
点がある。

第１図にマルチアレイの記録素子の一例としてインクジ
ェットヘッドの一部の分解斜視図を示す。

第１図において、符号１で示されるものは組み立て後に
インク噴射ノズルとして機能する隔壁３を有する上板
で、ガラスやセラミックなどから構成される。各隔壁３
の後部には組み立て時にインク室として機能する凹部７
が設けられている。凹部７の上部にはインク供給口２が
穿設されており、このインク供給口２を介して外部のメ
インインクタンクからインクが供給される。

一方、下板４には各隔壁３の位置に対応して、発熱抵抗
素子ないしは圧電素子などの駆動素子６が形成されてお
り、これらの駆動は同じく下板４上に形成された電極５
を介して行なわれる。この一つ一つの発熱素子の記録周
期をＴとして、駆動信号のパルス幅をｔとすればT/tが
最大の時分割数ということになる。すなわち、記録周波
数を2.5KHzとすれば、上記のＴは400μｓとなり、上記
のｔを10μｓとして2048個の駆動素子を40ブロックに分
けて時分割駆動すれば、電源容量は理論上約1/40にな
る。

第２図に第１図のような記録素子を駆動するための回路
の一例を示す。

第２図において符号27で全体を示されているものは、数
を24に減らし、簡略化して示された前記の記録素子であ
る。各駆動素子はＡ〜Ｄの４つのブロックに分割されて
おり、各ブロックの素子数は６個づつである（たとえば
ＡブロックはA1〜A6）。これらの各ブロックの素子の一
端はダイオードDiを介して、まとめてトランジスタなど
のドライバ素子Ａ〜Ｄにより電源電圧VHの印加を選択さ
れる。また各ブロックの同一番号の素子の他端は並列に
接続されており、これらの接続点の電圧は上記と同様の
ドライバ素子21〜26により制御される。したがって、ド
ライバ素子21〜26に記録データを与え、ドライバ素子Ａ
〜Ｄのいずれかをオンとすることにより各ブロックごと
に記録を行なわせることができる。この記録データ信号
とセレクト信号を印加する素子は上記と逆の場合もあり
うる。

駆動時にはドライバ素子Ａ〜Ｄに順次第３図に示すよう
な駆動パルスが印加される。このとき素子21〜26のすべ
てに記録を指定する信号が印加されているとすると、記
録紙Ｐには第４図に符号10で示すような直線記録が行な
われる。このとき、記録紙Ｐは連続移動するものとす
る。ここで符号８で示されているものは印加された記録
データにより行なわれるべき理想的な直線記録である。
この記録８の上方には各記録素子の位置を示す番号を付
してある。

また、上記と逆にドライバ素子Ａ〜Ｄに同様の記録デー
タを与え、ドライバ素子21〜26に第３図に示したのと同
様なスキャン信号を与えれば各ブロックの同一番号を付
した素子が順次駆動されるので、記録は第４図に符号11
で示されるような鋸刃状の記録になる。

上記のようないわゆるダイナミックドライブ法では配線
数の減少がそれほど見込めないので、最近では第５図に
示すような回路が多用されている。ここでは上記と同様
の記録素子27のそれぞれの一端にはドライバ素子16が接
続され、他端は全て電源電圧VHに接続される。

ドライバ素子は入力の２本の信号の論理積により作動さ
れるもので、これらの入力線の一方は各ブロックごとに
並列に接続され、信号51〜54により制御される。また他
方の入力線は各ブロックごとに４個のシフトレジスタSR
L1〜SRL4の出力に接続されており、これらのシフトレジ
スタは同一のクロックCLKにより歩進される。

以上のような回路は第１図の下板５上に半導体技術によ
り一体に構成することができ、接続すべき回路数を減ら
せる、という利点がある。このような回路における駆動
方法の一例を第６図（Ａ）に示す。

記録位置を示す信号TPの１周期中で４回に分けて信号線
51〜54に駆動信号を与え各ブロックを選択する。このと
き同時にクロックCLKにより各シフトレジスタSRL1〜SRL
4の入力信号線Ａ〜Ｄに与えられる記録データ信号をシ
フトし、第６図最下段のラッチ信号LAHによりデータを
固定し、次の信号TPのサイクルでラッチされたデータに
基づく時分割記録を行なう。

この方法ではさらにシフトレジストSRL1〜４の入力信号
線Ａ〜Ｄを連結してしまい、記録データを直列データと
して与えることが一般によく行なわれている。また、さ
らに信号線51〜54のスキャン信号も４個のシフトレジス
タにより制御するようにすれば、記録素子から出る信号
線は電源を別にすれば４本で済むことになる。この方法
によれば画素数が増えても（通常用いられる2048画素で
あっても）理論上はこの４本の信号線のみで記録制御が
行なえる。記録は第４図に符号10で示すようになる。

上記の方法の欠点はデータの直列転送を行なうため、ク
ロック速度が高くなることである。たとえば、記録周期
400μｓに2048個のデータを送るためにはクロックは5.1
2MHz以上となってしまう。

この点に鑑みて、第６図（Ｂ）に示されるような方法も
知られている。

すなわち、第５図の各シフトレジスタの入力信号線Ａ〜
Ｄを連結し、ここに信号56を入力し、クロックCLKでシ
フトし、スキャン信号とする。そして各ブロックごとの
制御線51〜54に記録データを入力する。この方法によれ
ばスキャンのクロックは記録周期400μｓをブロック数
で割った周期となるのでせいぜい100KHz程度で済む。こ
の方法によればラッチは必要なくなるので、回路がより
簡略になる、という利点がある。

しかし、この方法による直線記録は第４図に符号11で示
されるような鋸刃状の記録となってしまう欠点がある。
この記録を拡大すると第７図に示すようになる。

ここではＡブロックとＢブロックの各記録素子によるド
ット記録が示されており、また各ブロックの素子数は９
個として示してある。すなわち、上記の方法では各ブロ
ックの同一番号の素子が順次駆動されるので、９番の素
子と１番の素子による記録ドットが、その間に記録紙が
移動する距離ｄだけ離れてしまう。画像などを記録する
場合にはこのずれにより画像の記録品質が劣化してしま
う。

［目的］本発明は以上の点に鑑みてなされたもので、ドット記録
のずれを極力押さえることができる記録制御装置を提供
することを目的とする。

［実施例］以下、図面に示す実施例に基づいて本発明を詳細に説明
する。

第８図に本発明による記録制御装置の実施例の駆動回路
を示す。ここでは第５図の従来例と同一部材には同一符
号を付し、その詳細な説明は省略する。

第５図と異なっている部分はシフトレジスタSR1〜４の
信号をシフトする順番が隣り合ったレジスタどうしで逆
にしてある点である。

このような構成により、隣り合ったブロックどうしでド
ットの記録順が逆になるので、直線記録を行なった場合
には第４図に符号12で示すような記録を得ることができ
る。これを拡大して示すと、第９図のようなドット記録
となる。直線記録の場合には図示するように記録素子の
ブロックの切れ目での段差がなくなり、記録が連続する
ので略ゆるやかな波形の記録となり、従来よりも直線に
近づけることができる。

画像記録などの場合にも、各ブロックごとの記録ズレが
交互に現われるようにできるので、視覚上問題のない良
好な記録品質を得ることができる。このとき、各シフト
レジストSR1〜SR4の入力端子を連結し、この接続点Ｑに
記録データを入力するようにして、第５図および第６図
（Ｂ）に関連して示した駆動方法を用いれば、比較的低
速なクロックにより記録動作を行なえ、また装置をより
少ない配線数で構成することができる。

以上の構成は、第２図に示したような構成であっても、
結線順を変更するだけで容易に実施でき、同様の効果を
得ることができる。

［効果］以上の説明から明らかなように、本発明によれば、ライ
ン状に配列された複数の記録素子を複数の素子群に分割
してなる記録部と、この記録部の各素子群内の記録素子
の各々を順次選択し、選択された各素子群内の記録素子
を同時に駆動するものであって、隣り合った素子群内の
記録素子を互いに逆の順番に駆動する駆動手段とを有す
る構成を採用したので、簡単、安価で、記録品質の低下
が少なく、製造コストを低減できる優れた記録制御装置
を提供できる。

すなわち、本発明の記録制御装置によれば、隣り合った
素子群内の記録素子を互いに逆の順番に駆動することに
より、時分割駆動による電力消費の低減に加え、素子群
の切れ目での段差がなくなり記録が連続することによ
り、記録品質の低下を最小限に抑えることができ、さら
に装置の電源部や記録速度、あるいは見込める配線のた
めの製造コストに応じて適当な時分割数を自由に設定で
きるという優れた効果がある。

【図面の簡単な説明】

第１図から第７図は従来の記録制御装置の欠点を説明す
るもので、第１図は記録素子の分解斜視図、第２図は第
１図の素子の駆動制御回路の構成を示す回路図、第３図
は第２図の回路の駆動タイミングを説明するタイミング
チャート図、第４図は種々の記録状態を示す説明図、第
５図は従来の異なった制御回路例を示す回路図、第６図
（Ａ）、（Ｂ）はそれぞれ第５図の回路の異なる制御タ
イミングを説明するタイミングチャート図、第７図は第
４図の一部を拡大して示した説明図、第８図以下は本発
明の記録制御装置の実施例を説明するもので、第８図は
記録制御装置の記録素子駆動制御回路の回路図、第９図
は同制御回路による記録動作を示した説明図である。 16……ドライバ素子、27……記録素子 51〜54……信号線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/034

Claims

【特許請求の範囲】

【請求項１】ライン状に配列された複数の記録素子を複
数の素子群に分割してなる記録部と、この記録部の各素子群内の記録素子の各々を順次選択
し、選択された各素子群内の記録素子を同時に駆動する
ものであって、隣り合った素子群内の記録素子を互いに
逆の順番に駆動する駆動手段とを有することを特徴とす
る記録制御装置。
【請求項２】前記記録素子は、発熱抵抗素子を有するこ
とを特徴とする特許請求の範囲第１項記載の記録制御装
置。
【請求項３】前記複数の記録素子は、インクを供給する
インク供給部に共通に結合され、前記発熱抵抗素子に印
加される電気信号に基づいてインクを吐出することを特
徴とする特許請求の範囲第２項記載の記録制御装置。