JPH0793500B2 - Method of manufacturing conductive circuit - Google Patents
Method of manufacturing conductive circuitInfo
- Publication number
- JPH0793500B2 JPH0793500B2 JP61252212A JP25221286A JPH0793500B2 JP H0793500 B2 JPH0793500 B2 JP H0793500B2 JP 61252212 A JP61252212 A JP 61252212A JP 25221286 A JP25221286 A JP 25221286A JP H0793500 B2 JPH0793500 B2 JP H0793500B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- holo
- glass
- substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000011521 glass Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 238000010304 firing Methods 0.000 claims description 11
- 229910000831 Steel Inorganic materials 0.000 claims description 7
- 239000010959 steel Substances 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 2
- 150000001342 alkaline earth metals Chemical class 0.000 claims description 2
- 150000004703 alkoxides Chemical class 0.000 claims description 2
- 229910018071 Li 2 O 2 Inorganic materials 0.000 claims 1
- 229910004742 Na2 O Inorganic materials 0.000 claims 1
- 150000007942 carboxylates Chemical class 0.000 claims 1
- 238000006116 polymerization reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 83
- 239000010931 gold Substances 0.000 description 19
- 238000007639 printing Methods 0.000 description 14
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005338 heat storage Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KKCBUQHMOMHUOY-UHFFFAOYSA-N Na2O Inorganic materials [O-2].[Na+].[Na+] KKCBUQHMOMHUOY-UHFFFAOYSA-N 0.000 description 1
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 description 1
- 229910000272 alkali metal oxide Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 150000001734 carboxylic acid salts Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は導電回路の製造方法に関するものであり、特に
基板としてホーロ基板を用い、このホーロ層上にサーマ
ルヘッド，ハイブリッドIC回路などに用いる導電性電極
回路を形成する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a conductive circuit, and in particular, a holo substrate is used as a substrate, and a conductive electrode used for a thermal head, a hybrid IC circuit or the like is formed on the holo layer. The present invention relates to a method of forming a circuit.
従来の技術 従来絶縁基板上に回路を形成する方法としては、表面
をグレーズ処理したアルミナ基板上に金，銅，クロムな
どを蒸着，スパッタリングなどの薄膜プロセス技術を用
いて膜形成し、フォトリソエッチングして回路パターン
を形成する方法、前記基板上に厚膜用ペーストを印刷
焼成して回路パターンを形成する方法、鋼板の表面に
ホーロ層を形成したホーロ基板上に薄膜回路を形成する
方法、前記ホーロ基板上に前記厚膜用ペーストを印刷
焼成して回路パターンを形成する方法が用いられてい
る。2. Description of the Related Art Conventionally, as a method of forming a circuit on an insulating substrate, gold, copper, chromium, etc. are vapor-deposited on an alumina substrate whose surface has been subjected to a glaze treatment, and a film is formed by using a thin film process technology such as sputtering, followed by photolithographic etching. To form a circuit pattern, a method of forming a circuit pattern by printing and firing a thick film paste on the substrate, a method of forming a thin film circuit on a holo substrate having a holo layer formed on the surface of a steel plate, the holo A method of forming a circuit pattern by printing and baking the thick film paste on a substrate is used.
このような厚膜，薄膜形成による回路製造法について、
サーマルヘッドを例にあげて以下に説明する。Regarding the circuit manufacturing method by such thick film and thin film formation,
The thermal head will be described below as an example.
第６図は上記の方法によるもので、アルミナ基板100
の表面のガラスグレーズ層101を有する基板上にTaSi薄
膜抵抗体層102,CrCu電極薄膜層103,SiO2酸化防止膜104,
SiC耐摩耗層105を形成したもので、薄膜抵抗体層102お
よび電極薄膜層103はフォトリソエッチング法により６
本/mm〜12本/mmの微細パターンに形成される。ガラスグ
レーズ層101は微細パターン形成のために要求される表
面平滑性（Ra＜0.1μｍ）および、発熱印字効率を高め
るための蓄熱層の両方の目的を満たすためのものであ
る。FIG. 6 shows the alumina substrate 100 manufactured by the above method.
On the substrate having the glass glaze layer 101 on the surface of the TaSi thin film resistor layer 102, CrCu electrode thin film layer 103, SiO 2 antioxidant film 104,
The SiC wear resistant layer 105 is formed, and the thin film resistor layer 102 and the electrode thin film layer 103 are formed by photolithographic etching.
Formed in a fine pattern of lines / mm to 12 lines / mm. The glass glaze layer 101 fulfills both the purposes of surface smoothness (Ra <0.1 μm) required for forming a fine pattern and a heat storage layer for enhancing heat generation printing efficiency.
第７図は、上記の方法によるもので、ステンレス板11
0の表面のホーロ層111を有する基板上に、Au粉末とガラ
スフリットと有機バインダとから成るインキ、またはAu
のメルカプチドなどいわゆるメタルオルガニックを溶剤
に溶かしたインキを印刷し、焼成することによりAu電極
層112を形成し、この上に同じくRuO2とガラスフリット
とバインダとから成る混合ペーストを印刷焼成し抵抗体
層113を形成し、さらにSiO2粉末とバインダとから成る
インキを印刷焼成し耐摩耗層114を形成したものであ
る。金電極の微細パターン形成のためにフォトリソエッ
チング法を用いることもある。FIG. 7 shows the stainless steel plate 11 according to the above method.
An ink consisting of Au powder, glass frit and organic binder, or Au
An ink in which a so-called metal organic such as mercaptide is dissolved in a solvent is printed and fired to form an Au electrode layer 112, and a mixed paste of RuO 2 , glass frit and a binder is printed and fired on the Au electrode layer 112. The wear-resistant layer 114 is formed by forming the body layer 113 and then printing and firing an ink composed of SiO 2 powder and a binder. A photolithographic etching method may be used to form a fine pattern of the gold electrode.
発明が解決しようとする問題点 ところでこのような従来法にはいくつかの問題点があ
る。従来用いられている薄膜形成法は、設備コストが高
く生産性も悪く、製造コストが高くなる。微細パターン
を形成する方法としては有利だが、コスト的には厚膜印
刷焼成法より不利になる。厚膜法は製造コストが低くな
るが、微細パターン形成基板としてグレーズアルミナを
用いた場合、インキの焼成温度の上限がグレーズ層の軟
化点により制限されるために、得られた電極膜，抵抗膜
の特性が充分なものにならない。６本〜８本/mmの微細
パターン形成のためにはホーロ基板はその表面粗さ，う
ねり，ピンホールなどの点で解決すべき問題が多く、単
純に従来のホーロ基板の表面に厚膜ペースト印刷，焼成
しただけでは満足な回路を得ることができない。Problems to be Solved by the Invention By the way, there are some problems in such a conventional method. Conventionally used thin film forming methods have high equipment costs, poor productivity, and high manufacturing costs. Although it is advantageous as a method for forming a fine pattern, it is more costly than the thick film printing and firing method. Although the thick film method lowers the manufacturing cost, when glaze alumina is used as the fine pattern forming substrate, the upper limit of the firing temperature of the ink is limited by the softening point of the glaze layer. The characteristics of are not sufficient. In order to form a fine pattern of 6 to 8 lines / mm, the holo substrate has many problems to be solved in terms of its surface roughness, waviness, pinholes, etc., and simply deposits a thick film paste on the surface of the conventional holo substrate. Satisfactory circuits cannot be obtained simply by printing and firing.
本発明は、上記のような従来の回路基板の種々の問題点
を解決するためのもので、特に上記の方法のホーロ基
板上に印刷焼成法により導電層を形成して導電回路を形
成しようとするものであり、特に、表面粗度の低いホー
ロ層の上に微細導電回路パターンを形成する方法に関す
るものである。The present invention is intended to solve various problems of the conventional circuit board as described above, and particularly, to form a conductive circuit by forming a conductive layer on the hollow substrate of the above method by a printing firing method. In particular, the present invention relates to a method for forming a fine conductive circuit pattern on a holo layer having a low surface roughness.
問題点を解決するための手段 本発明の導電回路の製造方法は、基板上に結晶化可能な
ガラス・ホーロ材料層を形成して、一旦非結晶化し、前
記非結晶質層の表面に導電性ペースト層を形成した後、
前記ガラス・ホーロ材料の結晶化開始温度以上の温度で
焼成して少なくとも一部分結晶化したガラス・ホーロ層
上に導電性回路を形成することを特徴とする。Means for Solving the Problems In the method for manufacturing a conductive circuit of the present invention, a crystallizable glass-holo material layer is formed on a substrate, and once made amorphous, a conductive layer is formed on the surface of the amorphous layer. After forming the paste layer,
A conductive circuit is formed on the at least partially crystallized glass holo layer by firing at a temperature equal to or higher than the crystallization start temperature of the glass holo material.
ここで、基板は、鋼板またはステンレス鋼板が好まし
い。Here, the substrate is preferably a steel plate or a stainless steel plate.
また、導電性ペースト材料としては、Au、CuまたはPtの
メルカプチド、カルボン酸塩またはアルコキシドを溶媒
に溶かしたもの、およびAu、CuまたはPtの粉末とガラス
フリットとを主成分としたペースト材料が好ましい。As the conductive paste material, a mercaptide of Au, Cu or Pt, a carboxylic acid salt or an alkoxide dissolved in a solvent, and a paste material containing Au, Cu or Pt powder and a glass frit as a main component are preferable. .
さらに、上記ガラス・ホーロ材料は、BaO、MgO、CaOお
よびZnOよりなる群から選ばれるアルカリ土類金属の酸
化物を15重量％以上含有し、Na2O、K2OおよびLiZOより
なる群から選ばれる一価アルカリ金属の酸化物の含量が
２重量％以下であるものが好ましい。Furthermore, the glass-holo material contains 15% by weight or more of an oxide of an alkaline earth metal selected from the group consisting of BaO, MgO, CaO and ZnO, and is a monovalent selected from the group consisting of Na2O, K2O and LiZO. Those having an alkali metal oxide content of 2% by weight or less are preferable.
作用 本発明によれば、結晶化する前段階の非晶質ホーロ層上
に金などの印刷ペースト層を形成し、つづいて非晶質ホ
ーロ層が結晶化する温度で、この非晶質ホーロ層と印刷
ペースト層とを同時に焼成するものであり、結晶化ホー
ロ層の表面粗度が非常に小さくなり、なおかつ結晶化ホ
ーロ層と導電層との密着強度も大きなものになる。この
結果、従来のように結晶化ホーロ層（表面粗度が0.1〜
0.2μｍ）の上に印刷ペーストを形成し、つづいて焼成
することによってホーロ層上に導電回路を得る従来方法
と比較すると、本発明になる方法では、従来のグレーズ
アルミナ基板なみの表面粗度の平滑なホーロ面の上に金
などの微細な導電パターンを形成することが可能にな
り、例えば、６本〜12本/mmの微細導電パターンが要求
され、なおかつ基板の熱伝導に制約が要求される、たと
えばサーマルヘッド用の基板として大きな効果を発揮す
る。Effect According to the present invention, a printing paste layer such as gold is formed on the amorphous holo layer before crystallization, and then the amorphous holo layer is crystallized at a temperature at which the amorphous holo layer is crystallized. The surface roughness of the crystallized holo layer is very small, and the adhesion strength between the crystallized holo layer and the conductive layer is also large. As a result, the crystallization holo layer (surface roughness of 0.1 ~
In comparison with the conventional method of forming a conductive paste on the holo layer by forming a printing paste on 0.2 μm) and then firing it, the method according to the present invention has a surface roughness similar to that of a conventional glaze alumina substrate. It becomes possible to form a fine conductive pattern such as gold on a smooth hollow surface. For example, a fine conductive pattern of 6 to 12 / mm is required, and the heat conduction of the substrate is required to be restricted. For example, it exerts a great effect as a substrate for a thermal head.
実 施 例 本発明の具体的な実施例を説明する前に本発明の基本的
なプロセスおよび原理について若干の説明を図面に従っ
て行なう。EXAMPLES Before describing specific examples of the present invention, some basic processes and principles of the present invention will be described with reference to the drawings.
第１図は、本発明の導電回路パターンの製造法の基本プ
ロセスを示すものである。すなわち、SUS403のような鋼
板１（ａ）の表面に例えば電着法などによりガラスフリ
ット層２が付着形成される（ｂ）。基材はアルミナ基板
でこれにガラスフリットを吹付けても良い。つづいてこ
れを、ガラスフリット層２の材料の結晶化温度以下の温
度でいったん非晶質層３とする（ｃ）。この非晶質層の
表面に、メタルオルガニック，粉末金属−ガラスフリッ
トなどの導電性ペーストを印刷し、ペースト層４を形成
し（ｄ）、さらにつづいて上記の非晶質化する温度より
高いガラスの結晶化する温度で非晶質層3,ペースト層４
を同時に焼成する。この結果、第１図ｅに示すように、
鋼板１上の結晶化ホーロ層５と、この層５の上の例えば
金のような材料から成る導電層６が得られる。FIG. 1 shows the basic process of the manufacturing method of the conductive circuit pattern of the present invention. That is, the glass frit layer 2 is adhered and formed on the surface of the steel plate 1 (a) such as SUS403 by an electrodeposition method or the like (b). The base material is an alumina substrate, and a glass frit may be sprayed on this. Subsequently, this is once made into the amorphous layer 3 at a temperature below the crystallization temperature of the material of the glass frit layer 2 (c). A conductive paste such as metal organic or powder metal-glass frit is printed on the surface of the amorphous layer to form the paste layer 4 (d), and subsequently, the temperature is higher than the above-mentioned amorphization temperature. Amorphous layer 3 and paste layer 4 at the temperature at which glass crystallizes
Are fired at the same time. As a result, as shown in FIG.
A crystallized holo layer 5 on the steel sheet 1 and a conductive layer 6 made of a material such as gold on this layer 5 are obtained.
第５図は、比較のために、ホーロ表面に導電層を得る従
来の製造方法をまとめたものである。鋼板10の表面にガ
ラスフリットを電着法などにより付着形成したガラスフ
リット層11とし、これを、ガラスフリットの結晶化温度
以上にまで一挙に昇温し結晶化ガラス・ホーロ層12を
得、この層12の表面にメタルオルガニック，金属粉末−
ガラスフリットなどから成る印刷ペーストを塗布形成し
導電性ペースト層13とし、これを導電性ペーストの焼成
可能な温度（先述の結晶化温度より高い温度）で焼成し
導電体層14を得る。For comparison, FIG. 5 summarizes a conventional manufacturing method for obtaining a conductive layer on the surface of a holo. A glass frit layer 11 is formed by attaching a glass frit to the surface of the steel plate 10 by an electrodeposition method or the like, and this is heated all at once to the crystallization temperature of the glass frit or higher to obtain a crystallized glass holo layer 12, Metal organic, metal powder on the surface of layer 12
A printing paste made of glass frit or the like is applied to form a conductive paste layer 13, which is baked at a temperature at which the conductive paste can be baked (higher than the above crystallization temperature) to obtain a conductor layer 14.
第２図は本発明の構成を説明するための図であるが、本
発明の方法では、いったん非晶質化したホーロ層20の表
面に導電ペースト21を形成し、両者が直接界面22で接触
した状態で、ホーロ層20の結晶化が進むため、この間に
両者の化学反応、もしくは導電ペーストが接触している
ことによりガラスの結晶化時の物理的環境が異なること
による結晶化条件の制御のいずれかが起こり、最終的に
平滑なホーロ面と、この上の導電層形成が行なわれる。
上記化学反応は、メタルオルガニック，金属粉−ガラス
フリットペーストなどの導電ペースト中の構成成分がホ
ーロの結晶化過程において、ホーロガラス成分と何らか
の化学反応を起こすことなどであり、物理的環境の変化
とは、結晶化が空気中でオープン状態で行なわれるか、
非晶質層上を異物質がおおっているかの差である。FIG. 2 is a diagram for explaining the constitution of the present invention. In the method of the present invention, the conductive paste 21 is formed on the surface of the once-amorphous holo layer 20, and both are directly contacted at the interface 22. In this state, the holographic layer 20 is crystallized. Either of these occurs, and finally, a smooth hollow surface and a conductive layer are formed thereon.
The above-mentioned chemical reaction is such that the constituent components in the conductive paste such as metal organic, metal powder-glass frit paste cause some chemical reaction with the holo-glass component in the crystallization process of the holo, and the change in the physical environment. Does the crystallization take place open in air,
The difference is whether or not a foreign substance covers the amorphous layer.
本発明で得られた導電層（例えば金メタルオルガニック
を用いて得られた金導電層）を化学エッチングして、金
層とホーロ層との界面を見ると、その表面粗度は0.02〜
0.08であり、アルミナグレーズのそれとほぼ同等であ
る。When the conductive layer obtained in the present invention (for example, a gold conductive layer obtained by using gold metal organic) is chemically etched and the interface between the gold layer and the holo layer is seen, the surface roughness is 0.02 to
0.08, which is almost the same as that of the alumina glaze.
次に本発明の具体的な実施例をいくつか述べる。Next, some specific examples of the present invention will be described.
〔実施例１〕 厚さ0.6mmのSUS430基材の表面に電解電着法により、ガ
ラスフリット層を形成する。このガラスフリットの組成
は、BaO15重量％,Na2O1重量％を含む硼硅酸ガラスであ
る。これを700℃で30分間焼成する。得られたホーロ層
の上に印刷法によってAu−メタルオルガニック層を印刷
する。これを800℃で５分間焼成する。得られたAu導電
層をフォトリソエッチング法を用いて12本/mmのチドリ
状電極にパターン形成し、この電極上にRuO2ガラスフリ
ットから成る抵抗体ペーストを巾100μｍで印刷塗布，
焼成する。さらにガラスグレーズオーバーコート層を印
刷焼成法により形成する。第３図は、本実施例により得
られたサーマルヘッドの断面構成であり、SUS430基材3
0,ホーロ層31,金電極層32,RuO2ガラスフリット抵抗層3
3,オーバーコートガラスグレーズ層34より成る。Example 1 A glass frit layer is formed on the surface of a SUS430 substrate having a thickness of 0.6 mm by electrolytic electrodeposition. The composition of this glass frit is borosilicate glass containing 15% by weight of BaO and 1% by weight of Na 2 O. This is baked at 700 ° C. for 30 minutes. An Au-metal organic layer is printed on the obtained holo layer by a printing method. This is baked at 800 ° C. for 5 minutes. The obtained Au conductive layer was patterned into a 12 / mm pellicle electrode by photolithography, and a resistor paste consisting of RuO 2 glass frit was printed and applied on this electrode with a width of 100 μm.
Bake. Further, a glass glaze overcoat layer is formed by a printing and firing method. FIG. 3 is a cross-sectional structure of the thermal head obtained in this example.
0, holo layer 31, gold electrode layer 32, RuO 2 glass frit resistance layer 3
3, consisting of overcoat glass glaze layer 34.
〔実施例２〕 実施例１におけるAu−メタルオルガニックの代わりにAu
粉末−ガラスフリットペーストを用いて同じくサーマル
ヘッドを形成した。[Example 2] Au instead of the Au-metal organic in Example 1
A thermal head was also formed using the powder-glass frit paste.
〔実施例３〕 アルミナセラミック基板（99％Al2O3）上に結晶化可能
なガラス材料を吹付け担持し、これを非晶化温度で焼成
しいったん非晶質層とする。この表面にAu−メタルオル
ガニックを印刷し、非晶質ガラスの結晶化温度まで昇温
し、結晶化グレーズとする。得られたAu層は実施例１と
同じ方法で微細パターン化し、つづいて実施例１と同じ
くサーマルヘッドを得る。Example 3 A crystallizable glass material is sprayed and supported on an alumina ceramic substrate (99% Al 2 O 3 ), and this is fired at an amorphous temperature to temporarily form an amorphous layer. Au-metal organic is printed on this surface, and the temperature is raised to the crystallization temperature of the amorphous glass to form a crystallization glaze. The obtained Au layer was finely patterned by the same method as in Example 1, and then a thermal head was obtained as in Example 1.
〔比較例１〕 厚さ0.6mmのSUS430基材の表面に実施例１と同じ方法で
ガラスフリット層を形成する。これを850℃で10分間焼
成して結晶化ホーロ層を得る。この上にAu−メタルオル
ニックペーストを印刷し850℃で焼成しAu層を得る。以
降は実施例１と同じ方法でサーマルヘッドを形成する。Comparative Example 1 A glass frit layer is formed on the surface of a SUS430 substrate having a thickness of 0.6 mm by the same method as in Example 1. This is baked at 850 ° C. for 10 minutes to obtain a crystallized holo layer. An Au-metal ornic paste is printed on this and baked at 850 ° C. to obtain an Au layer. After that, the thermal head is formed by the same method as in the first embodiment.
〔比較例２〕 厚さ0.6mmのグレーズアルミナ基板上にAu−メタルオル
ガニックを印刷焼成し、実施例１と同じ方法でサーマル
ヘッドを得る。Comparative Example 2 A thermal head is obtained in the same manner as in Example 1, by printing and firing Au-metal organic on a 0.6 mm thick glaze alumina substrate.
〔実施例４〕 第４図に示すように予めフリッカ39を入れたアルミナ基
板40の上に結晶化可能なガラス層を非晶質状態で形成
し、この上にAg−メタルオルガニックペーストを電極パ
ターン印刷し、ガラス層の結晶化温度以上の温度でこれ
を焼成する。この上にRuO2−ガラスフリット抵抗を印刷
焼成し、さらにガラスオーバーコート層を印刷焼成によ
り形成し、フリッカ部でカットし、チップ抵抗とする。
41は電極層、42は抵抗層、43はオーバーコート層であ
る。44は結晶化グレーズ層である。[Embodiment 4] As shown in FIG. 4, a crystallizable glass layer is formed in an amorphous state on an alumina substrate 40 in which a flicker 39 is put in advance, and an Ag-metal organic paste is formed on the electrode. A pattern is printed, and this is baked at a temperature equal to or higher than the crystallization temperature of the glass layer. A RuO 2 -glass frit resistor is printed and fired on this, and a glass overcoat layer is further formed by printing and fired, and cut at the flicker portion to obtain a chip resistor.
41 is an electrode layer, 42 is a resistance layer, and 43 is an overcoat layer. 44 is a crystallized glaze layer.
〔比較例３〕 アルミナ基板上にAg−ガラスフリットを印刷焼成し、Ru
O2−ガラスフリットを印刷焼成し、さらにオーバーコー
トを印刷焼成し、フリッカ部でカットしチップ抵抗とす
る。[Comparative Example 3] Ag-glass frit was printed and baked on an alumina substrate to form Ru.
The O 2 -glass frit is printed and baked, the overcoat is printed and baked, and cut at the flicker portion to obtain the chip resistance.
発明の効果 以上記載のように本発明によれば、金属基材の上のホー
ロ層や、アルミナ基板の表面の結晶化グレーズ層の表面
粗度が従来の非晶質アルミナグレーズと同等以上の基板
を得ることが可能になり、この平滑な基板の表面に微細
パターン状に導電回路を形成することができる。その結
果、本発明の製造法をサーマルヘッドに応用した場合、
抵抗値ばらつきを小さくでき、電極と抵抗体との接触抵
抗を小さくできサーマルヘッドの長寿命化も可能にな
る。 As described above, according to the present invention, a substrate in which the surface roughness of the holo layer on the metal substrate or the crystallized glaze layer on the surface of the alumina substrate is equal to or more than that of the conventional amorphous alumina glaze. Thus, it is possible to form a conductive circuit in a fine pattern on the surface of this smooth substrate. As a result, when the manufacturing method of the present invention is applied to a thermal head,
Variation in resistance value can be reduced, contact resistance between the electrode and the resistor can be reduced, and the life of the thermal head can be extended.
サーマルヘッドの場合、基板の蓄熱性が要求され、結晶
化ガラス層は熱伝導性が悪いため、この要求を満足する
が、この熱物性を有したまま表面を平滑にすることが可
能な本発明の方法は、優れた熱効率と抵抗均一性を有す
るサーマルヘッドを提供できることになり、工業的価値
は非常に大なるものである。In the case of a thermal head, the heat storage property of the substrate is required, and the crystallized glass layer has poor thermal conductivity, so this requirement is satisfied, but the present invention capable of smoothing the surface while maintaining this thermophysical property. The method can provide a thermal head having excellent thermal efficiency and resistance uniformity, and its industrial value is very great.
第１図は本発明の導電回路の製造プロセスを示す図、第
２図は本発明のガラス・ホーロの結晶化時の様子を示す
模式図、第３図は本発明の方法を用いて得られたサーマ
ルヘッドの一例の断面図、第４図は本発明の方法を用い
て得られたチップ抵抗器の断面図、第５図は従来のホー
ロ基板上に導電回路を形成する方法のプロセス図、第６
図および第７図はいずれも従来法によるサーマルヘッド
の構成図である。 １……鋼板、２……ガラスフリット層、３……非晶質
層、４……ペースト層、５……結晶化ホーロ層、６……
導電層。FIG. 1 is a diagram showing a manufacturing process of a conductive circuit of the present invention, FIG. 2 is a schematic diagram showing a state of crystallization of a glass holo of the present invention, and FIG. 3 is obtained by using the method of the present invention. FIG. 4 is a sectional view of an example of a thermal head, FIG. 4 is a sectional view of a chip resistor obtained by using the method of the present invention, and FIG. 5 is a process diagram of a method for forming a conductive circuit on a conventional holo substrate. Sixth
Both FIG. 7 and FIG. 7 are configuration diagrams of a thermal head according to a conventional method. 1 ... Steel plate, 2 ... Glass frit layer, 3 ... Amorphous layer, 4 ... Paste layer, 5 ... Crystallized holo layer, 6 ...
Conductive layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 善博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平賀 将浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭63−203779（ＪＰ，Ａ) 特開 昭63−312985（ＪＰ，Ａ) 特公 昭49−33824（ＪＰ，Ｂ１) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Yoshihiro Watanabe 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Masahiro Hiraga, 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. (56) References JP-A-63-203779 (JP, A) JP-A-63-312985 (JP, A) JP-B-49-33824 (JP, B1)
Claims (5)
を形成して、一旦非結晶化し、前記非結晶質層の表面に
導電性ペースト層を形成した後、前記ガラス・ホーロ材
料の結晶化開始温度以上の温度で焼成して少なくとも一
部分結晶化したガラス・ホーロ層上に導電性回路を形成
することを特徴とする導電回路の製造方法。1. A crystallizable glass / holo material is formed by forming a crystallizable glass / holo material layer on a substrate, and then once non-crystallizing the conductive paste layer on the surface of the amorphous layer. A method for producing a conductive circuit, comprising forming a conductive circuit on a glass-holo layer that is at least partially crystallized by firing at a temperature equal to or higher than a temperature at which the polymerization starts.
許請求の範囲第１項記載の導電回路の製造方法。2. The method for manufacturing a conductive circuit according to claim 1, wherein the substrate is a steel plate or a stainless steel plate.
メルカプチド、カルボン酸塩またはアルコキシドを溶媒
に溶かしたものである特許請求の範囲第１項記載の導電
回路の製造方法。3. The method for producing a conductive circuit according to claim 1, wherein the conductive paste material is a solution of Au, Cu or Pt mercaptide, carboxylate or alkoxide dissolved in a solvent.
粉末とガラスフリットとを主成分としたペースト材料で
ある特許請求の範囲第１項記載の導電回路の製造方法。4. The method for producing a conductive circuit according to claim 1, wherein the conductive paste material is a paste material containing Au, Cu or Pt powder and glass frit as main components.
OおよびZnOよりなる群から選ばれるアルカリ土類金属の
酸化物を15重量％以上含有し、Na2O、K2OおよびLi2Oよ
りなる群から選ばれる一価アルカリ金属の酸化物の含量
が２重量％以下である特許請求の範囲第１項記載の導電
回路の製造方法。5. The glass-holo material is BaO, MgO, Ca
O and oxides of alkaline earth metal selected from the group consisting of ZnO containing at least 15 wt%, Na2 O, content of oxides of monovalent alkaline metal selected from the group consisting of K2O and Li 2 O 2 wt% The method for manufacturing a conductive circuit according to claim 1, which is as follows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61252212A JPH0793500B2 (en) | 1986-10-23 | 1986-10-23 | Method of manufacturing conductive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61252212A JPH0793500B2 (en) | 1986-10-23 | 1986-10-23 | Method of manufacturing conductive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107093A JPS63107093A (en) | 1988-05-12 |
| JPH0793500B2 true JPH0793500B2 (en) | 1995-10-09 |
Family
ID=17234063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61252212A Expired - Fee Related JPH0793500B2 (en) | 1986-10-23 | 1986-10-23 | Method of manufacturing conductive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793500B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2599458B2 (en) * | 1989-05-18 | 1997-04-09 | 松下電器産業株式会社 | Hollow circuit board |
| JPH0386559A (en) * | 1989-08-30 | 1991-04-11 | Matsushita Electric Ind Co Ltd | Thermal head and production thereof |
| JPH0488694A (en) * | 1990-07-31 | 1992-03-23 | Matsushita Electric Ind Co Ltd | Enameled foil substrate, electronic component provided therewith, and manufacture thereof |
| US20140097003A1 (en) * | 2012-10-05 | 2014-04-10 | Tyco Electronics Amp Gmbh | Electrical components and methods and systems of manufacturing electrical components |
| JP6305515B2 (en) * | 2013-04-10 | 2018-04-04 | ショット グラス テクノロジーズ （スゾウ） カンパニー リミテッドＳｃｈｏｔｔ Ｇｌａｓｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ （Ｓｕｚｈｏｕ） Ｃｏ．， Ｌｔｄ． | Flexible glass / metal foil composite article and method for producing the same |
| JP7063905B2 (en) * | 2017-08-10 | 2022-05-09 | ローム株式会社 | Manufacturing method of thermal print head and thermal print head |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6233836A (en) * | 1985-08-06 | 1987-02-13 | ユニチカ株式会社 | Special interlaced yarn |
-
1986
- 1986-10-23 JP JP61252212A patent/JPH0793500B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63107093A (en) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793500B2 (en) | Method of manufacturing conductive circuit | |
| US4724182A (en) | Thin film circuit substrate | |
| JPH0696847A (en) | Surface heating unit and manufacture thereof | |
| JPS6260662A (en) | Manufacture of thermal heads | |
| JP2507102B2 (en) | Manufacturing method of temperature sensitive element | |
| JPH0667772B2 (en) | Glass-ceramic for coating metal substrates | |
| JP2537835B2 (en) | Thermal head | |
| JPS62251158A (en) | Manufacturing method of thermal head | |
| JPH0656913B2 (en) | Circuit board | |
| JPH11283810A (en) | Chip type thermistor and manufacturing method thereof | |
| JPS5821833B2 (en) | Craze substrate for thermal head | |
| JP2512062B2 (en) | Glass ceramic substrate manufacturing method | |
| JPS62227657A (en) | Thermal head | |
| JP4158231B2 (en) | Insulating substrate for thermal head | |
| JPS6159557B2 (en) | ||
| JPS62214968A (en) | Thermal head | |
| JP2591233B2 (en) | Manufacturing method of thermal head | |
| JP3171407B2 (en) | Thermal head substrate and method of manufacturing the same | |
| JPH0482294A (en) | How to manufacture circuit boards | |
| JPH0483778A (en) | Production of glazed substrate | |
| JPS6034801B2 (en) | Thermal head for thermal recording device | |
| JPS58179668A (en) | Glazed base plate for facsimile | |
| JPS62116162A (en) | thermal head | |
| JPH04283985A (en) | Electrically insulated substrate | |
| JPS6346597B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |