[go: up one dir, main page]

JPH0793400B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0793400B2
JPH0793400B2 JP2052815A JP5281590A JPH0793400B2 JP H0793400 B2 JPH0793400 B2 JP H0793400B2 JP 2052815 A JP2052815 A JP 2052815A JP 5281590 A JP5281590 A JP 5281590A JP H0793400 B2 JPH0793400 B2 JP H0793400B2
Authority
JP
Japan
Prior art keywords
semiconductor element
lead frame
rectangular
element mounting
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2052815A
Other languages
English (en)
Other versions
JPH03256353A (ja
Inventor
雅司 大塚
俊博 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2052815A priority Critical patent/JPH0793400B2/ja
Priority to US07/662,965 priority patent/US5126823A/en
Priority to DE69119938T priority patent/DE69119938T2/de
Priority to KR1019910003523A priority patent/KR950006433B1/ko
Priority to EP91103301A priority patent/EP0445726B1/en
Publication of JPH03256353A publication Critical patent/JPH03256353A/ja
Publication of JPH0793400B2 publication Critical patent/JPH0793400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W90/811
    • H10W72/5449
    • H10W74/00
    • H10W90/756

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、マルチチップタイプの半導体装置に係り、と
くに、多ピンのQFP(Quad Flat Package)に用いる半導
体素子(以下、チップという。)を載置したリードフレ
ームの構造に関するものである。
(従来の技術) 集積回路の高密度化、高機能化が進むにつれて、従来の
ワンチップパッケージ方式では十分対応できなくなって
きており、その対策として複数の半導体素子を1つのパ
ッケージに収めたマルチチップパッケージ方式が開発さ
れるようになってきた。
このマルチチップパッケージによって高密度実装が実現
可能になり、新しい集積回路を開発するにも、既存のチ
ップを組合せて1パッケージに組込むためにリードフレ
ームの設計だけでよく、開期間が短縮できる。また、Si
ICとGaAs素子、バイポーラとのC−MOS ICなどのいまま
で1チップ化が困難だったデバイスも1チップ化が可能
になるなど高機能化に役立ち、さらに、トランスファー
モールドで樹脂封止を行うために、従来の樹脂封止型半
導体装置と同等の信頼性が得られるなどこのタイプのパ
ッケージの有用性には高いものがある。
ICやLSIなどの半導体装置の樹脂封止タイプは、低価格
化の目的や外形構造の複雑化にともなって最近急速に増
加してきている。このタイプをマルチチップ化するに
は、複数のチップをリードフレームに載置して、この複
数のチップをモールド樹脂で一体化してなる。第5図
は、チップを2つ搭載した例である。リードフレーム1
中心の半導体素子載置部(以下、アイランドという。)
2は、方形のチップを載せるために方形であり、かつ、
その任意の一辺は、リードフレーム1の辺とは平行にな
っている。このアイランド2は、吊りピン3によっても
支持されており、リードは、ダムバー4によって支持さ
れている。チップ2を搭載後に、チップ、吊りピン3、
リードは、たとえば、エポキシ樹脂のようなモールド樹
脂によって被覆される。リードについては、ダムバー4
からのアウターリードは、露出しているが、チップとリ
ードを電気的に接続するボンデイングワイヤとリードと
の接続部であるインナーリード部とアウターリードとイ
ンナーリードの中間の中間リード部5は、モールド樹脂
によって被覆される。モールド樹脂の形成法としては、
注型法、トランスファモールド法、浸漬法などが知られ
ているが、トランスファモールド法が最も多く利用され
ている。
ところが、マルチチップパッケージは、電子機器の高密
度化・高機能化という目的に沿って多ピン化が年々進ん
でいる。ところが、第5図のようにピンのそれ程多くな
い場合は問題ないが、多ピン化の進んだ、たとえば、第
6図に示すようなパッケージ6に2個のチップを収納し
ようとすると、2個のチップに挟まれた部分の中間リー
ドの引きまわしのために大きな空間が必要となり、必然
的にパッケージは細長いものとなって既存のパッケージ
に収めることが不可能になる。また、無理に既存のパッ
ケージに適用すると、中間リード5は、従来よりも細長
くしなければならず、その上、大きくまわり込むように
しなければならないので、リードの強度が弱くなってワ
イヤボンディング工程後の搬送時におけるショックによ
るワイヤ切れや樹脂モールド時にリード変形が起き易く
なるなど組立性,信頼性の面で問題が生ずることにな
る。
さらに、マルチチップパッケージは多くの場合既存の半
導体チップを組合せるために、チップ上の複数の電極、
即ち、ボンディングパッドはパッケージ内で不均一に配
列される場合がある。とくに、バイポーラICなどのチッ
プは、その回路の性質からこのボンディングパッドが不
均等に配列されている例が多い。このように、ボンディ
ングパッドがパッケージ内で不均一に配列している場合
には、第7図に示すように無駄な空間と空きリードなど
無駄なリードが生じてしまう。
(発明が解決しようとする課題) 前述のように、従来のパッケージでは、現在の多ピン化
したチップや不規則に配列したボンディングパッドを有
するチップを有効に配置することは難しく、パッケージ
の大型化など問題が多かった。
本発明は、上記事情によってなされたもので、組立性に
すぐれ、多ピン型のマルチチップパッケージに適した新
規なリードフレームを有する半導体装置を提供すること
を目的としている。
〔発明の構成〕
(課題を解決するための手段) 本発明は、少くとも2個以上のチップをリードフレーム
のアイランドに設置した半導体装置に関するものであ
り、リードフレームと、前記リードフレームに載置さ
れ、周辺部に複数のボンディングパッドを有する矩形状
半導体素子とを備え、前記リードフレームは、4辺より
なる四角形状の枠に相当する矩形状リードフレームと、
一方の対の辺に平行な軸に対して傾斜するように配置さ
れた複数の矩形状半導体素子載置部と、前記矩形状リー
ドフレームの辺と前記矩形状半導体素子載置部とを接続
する吊りピンと、前記矩形状リードフレームの辺と前記
矩形状半導体素子載置部の辺とが対向する場合に、前記
矩形状リードフレームの辺から対向する前記矩形状半導
体素子載置部の辺に近傍する位置まで延び、かつ、延び
る途中で屈曲する場合の屈曲部の内角が鈍角である複数
の中間リードとを具備していることを特徴としている。
また、前記隣接するアイランドのそれぞれの互いに向い
合う辺に平行な軸が交差するように、前記アイランドが
傾斜していることを特徴としている。さらに、前記複数
のボンディングパッドは、前記チップの周辺部に不均一
に配列され、前記隣接するアイランドの一方に載置され
た前記チップの中心とその各ボンディングパッドとを結
ぶベクトルの総和と、他方のアイランドに載置された前
記チップの中心とその各ボンディングパッドとを結ぶベ
クトルの総和は、これらのチップの中心を結ぶ軸上にお
いて互いに相反する方向を向いていることを特徴として
いる。
(作 用) 本発明は、上記のように、リードフレームに対してチッ
プが斜めになるように配置する如く、アイランドを形成
することによってチップ間の配線空間が広がり、さら
に、チップ間の中間リードを短く、また屈曲を少なく設
計できるので、チップのリード数が多くなってもパッケ
ージを長くする必要はなく、また、リードの幅を極端に
狭くする必要もない。
また、チップが不規則に配列したボンディングパッドを
有する場合は、前記のようなアイランドの構成に加え
て、ボンディングパッドの配置密度が疎である部分をチ
ップ間の空間に向くようにチップを配置すればその空間
を有効に利用することができる。
(実施例1) 以下、本発明の一実施例を第1図により説明する。図
は、モールド樹脂からなるパッケージ6のリードフレー
ムのある部分の断面図である。このリードフレームに載
置する2つのチップは正方形であるので、これを支持す
るリードフレームのアイランド2の形状も正方形であ
る。この例ではボンディングパッドは、チップ上に均等
に規則正しく配置されている。したがって、ボンディン
グパッドの配置の疎密についてとくに考慮する必要はな
い。従来例の第6図におけるリードフレームのアイラン
ド2の配置は、リードフレームに対して平行に置かれて
いる。すなわち、リードフレームの長軸と二つのアイラ
ンドの中心軸とは一致しているが、この実施例では、リ
ードフレームの長軸と各アイランドの中心軸とはそれぞ
れ45゜の角度をなしている。したがって、2つのアイラ
ンド2をつなく吊りピン3は、第6図ではアイランドの
各辺同志を結合しているのに、第1図ではアイランドの
角同志を結合している。対向するアイランド2の各辺
は、第6図では平行に向い合っているが、本実施例の第
1図では90゜の角をなして向い合っている。すなわち、
向い合う両辺が各々反対側に倒れる形になる。したがっ
て、本実施例の方が、向い合う辺が斜めになっている分
だけ両アイランド間の空間が広くなっているので、その
分リードの占める面積は大きくとれることになる。その
上、両アイランド間の中間リード5はアイランドの一辺
付近から垂直に延びて、ある点で直角に曲らなればなら
ず大きな屈曲部が必要であったが、第1図では、アイラ
ンドが斜めのために、アイランド2の一辺付近から延び
る中間リード5は、殆んど屈曲せずにリードフレームの
縁へ斜めに降りている。このように、本発明では、中間
リードのためのアイランド2間の空間が広くとれるの
で、リードを余り細くする必要がなく、また屈曲部が少
いので、ワイヤボンディング後の搬送時のショックによ
るワイヤ切れや、モールド時のリード変形を有効に防止
することができる。
(実施例2) つぎに、本発明の第2の実施例を第2図および第3図に
よって説明する。
この例では、たとえば、バイポーラICのようにチップ7
上のボンディングパッド10が不規則に配置されている。
ただし、これらパッド10は、チップの周辺に配置されて
おり、この点は、規則正しく配置されているチップと変
わりはない。チップ間の配線に余裕をもたせるには、ま
ず両者間の有効面積を大きくすること、中間リード
は、向い合う垂直のアイランドの辺から水平状態にある
リードフレームの縁まで延びているので、その経路が直
角にならないように、この向い合う垂直の辺を出来るだ
け水平に傾けること、およびアイランド間にある中間
リードの数を少なくすることの三点に目する必要があ
る。
このアイランド2の配置角度を決定するには、上記〜
の点を考慮しつつ次の設計法を用いる。
まず、第1のチップ7に注目する。チップ7上の各ボン
ディングパッド10を点と見做す。そして、チップ7の中
心からパッド10への距離と方向を考慮したベクトル9を
想定し、全ベクトル9の総和を求める。そして、第2の
チップも同様にチップ中心からボンディッグパッドまで
のベクトルを想定し、その総和を求める。それぞれの総
和ベクトル11をリードフレームの長軸上に置き、互いに
反対方向を向き、かつ、リードフレーム中心から外方へ
向くように2つのアイランド2を配置する。両アイラン
ドはチップのボンディングパッドの配列に対応した傾き
で配置されるが、この傾きの程度は、両者で相違してい
ても良い。この設計法でアイランドを配置すると、リー
ドの屈曲を少くすることができると同時にアイランド間
を広くすることができる。また、両者が対向する近くに
はボンディングパッドの数が少くなるようにチップ7が
載置される。
(実施例3) また、製品によっては、パッドの配置およびパッドとリ
ードとの接続関係、いわゆるピンコネクションが、ユー
ザーなどの要請ですでに決定していることもある。第4
図にその例が示されている。この例では、実施例2にお
ける設計法を用いることができないので、可能なかぎり
中間リードが短く、屈曲が少なくなるようにリードフレ
ームの一辺と、その辺と対向するチップの延長線とが交
わる角度を0〜45゜の範囲で求める。第4図では、その
角度が18゜であった。その角度で、中間リードを短く、
かつ、その屈曲を小さくすることができた。
〔発明の効果〕 以上詳述したように、本発によって、従来よりも短く、
かつ屈曲の小さい中間リードを持つリードフレームが設
計でき、組立性,信頼性の向上を図ることができる。ま
た、チップ上のボンディングパッドが不規則に配置され
ていてもチップ間の距離を小さく保つことができるので
パッケージの小型化が可能となる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例のリードフレームとパ
ッケージの断面図、第2図は、本発明の第2の実施例の
リードフレームとパッケージの断面図、第3図は、本発
明の第2の実施例のチップの断面図、第4図は、本発明
の第3の実施例のチップとリードフレームの断面図、第
5図〜第7図は、従来例のリードフレーム、パッケージ
およびチップの断面図である。 1……リードフレーム、2……リードフレームのアイラ
ンド、 3……リードフレームの吊りピン、 4……リードフレームのダムバー、 5……リードフレームの中間リード、 6……パッケージ、7……チップ、 8……空きリード、9……ベクトル、 10……チップ上のボンディングパッド、 11……総和ベクトル。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】リードフレームと、 前記リードフレームに載置され、周辺部に複数のボンデ
    ィングパッドを有する矩形状半導体素子とを備え、 前記リードフレームは、 4辺よりなる四角形状の枠に相当する矩形状リードフレ
    ームと、 一方の対の辺に平行な軸に対して傾斜するように配置さ
    れた複数の矩形状半導体素子載置部と、 前記矩形状リードフレームの辺と前記矩形状半導体素子
    載置部とを接続する吊りピンと、 前記矩形状リードフレームの辺と前記矩形状半導体素子
    載置部の辺とが対向する場合に、前記矩形状リードフレ
    ームの辺から対向する前記矩形状半導体素子載置部の辺
    に近傍する位置まで延び、かつ、延びる途中で屈曲する
    場合の屈曲部の内角が鈍角である複数の中間リードとを
    具備していることを特徴とする樹脂封止型半導体装置。
  2. 【請求項2】前記隣接する半導体素子載置部のそれぞれ
    の互いに向い合う辺に平行な軸が交差するように、前記
    半導体素子載置部が傾斜していることを特徴とする請求
    項1に記載の樹脂封止型半導体装置。
  3. 【請求項3】前記複数のボンディングパッドは、前記半
    導体素子の周辺部に不均一に配列され、前記隣接する半
    導体素子載置部の一方に載置された前記半導体素子の中
    心とその各ボンディングパッドとを結ぶベクトルの総和
    と、他方の半導体素子載置部に載置された前記半導体素
    子の中心とその各ボンディングパッドとを結ぶベクトル
    の総和は、これらの半導体素子の中心を結ぶ軸上におい
    て互いに相反する方向を向いていることを特徴とする請
    求項1に記載の樹脂封止型半導体装置。
JP2052815A 1990-03-06 1990-03-06 半導体装置 Expired - Fee Related JPH0793400B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2052815A JPH0793400B2 (ja) 1990-03-06 1990-03-06 半導体装置
US07/662,965 US5126823A (en) 1990-03-06 1991-03-01 Lead frame having at least two islands and resin molded semiconductor device using it
DE69119938T DE69119938T2 (de) 1990-03-06 1991-03-05 Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
KR1019910003523A KR950006433B1 (ko) 1990-03-06 1991-03-05 적어도 2개의 아일랜드를 갖춘 리이드 프레임과 이것을 사용한 수질밀봉형 반도체 장치
EP91103301A EP0445726B1 (en) 1990-03-06 1991-03-05 Lead frame having at least two islands and resin molded semiconductor device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2052815A JPH0793400B2 (ja) 1990-03-06 1990-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH03256353A JPH03256353A (ja) 1991-11-15
JPH0793400B2 true JPH0793400B2 (ja) 1995-10-09

Family

ID=12925344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2052815A Expired - Fee Related JPH0793400B2 (ja) 1990-03-06 1990-03-06 半導体装置

Country Status (5)

Country Link
US (1) US5126823A (ja)
EP (1) EP0445726B1 (ja)
JP (1) JPH0793400B2 (ja)
KR (1) KR950006433B1 (ja)
DE (1) DE69119938T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598192B2 (ja) * 1991-12-06 1997-04-09 株式会社東芝 半導体製造装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びcob基板
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JP2732767B2 (ja) * 1992-12-22 1998-03-30 株式会社東芝 樹脂封止型半導体装置
US5296743A (en) * 1993-05-07 1994-03-22 National Semiconductor Corporation Plastic encapsulated integrated circuit package and method of manufacturing the same
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JP3020191B2 (ja) * 1993-11-18 2000-03-15 株式会社新川 ボンデイング座標のティーチング方法及びティーチング手段
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
KR100242994B1 (ko) * 1996-12-28 2000-02-01 김영환 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
KR100603932B1 (ko) * 2005-01-31 2006-07-24 삼성전자주식회사 칩-온-보오드 기판을 갖는 반도체 장치
JP4744320B2 (ja) 2005-04-04 2011-08-10 パナソニック株式会社 リードフレーム
KR100715287B1 (ko) * 2006-04-26 2007-05-08 삼성전자주식회사 반도체 메모리 모듈
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
US10957631B2 (en) * 2018-12-12 2021-03-23 Texas Instruments Incorporated Angled die pad of a leadframe for a molded integrated circuit package
CN110246824B (zh) * 2019-06-26 2024-06-18 富满微电子集团股份有限公司 基岛斜置的双基岛ic引线支架及封装ic
CN110265379B (zh) * 2019-06-26 2024-07-16 富满微电子集团股份有限公司 基岛斜置的ic引线支架及封装ic
JP7192688B2 (ja) 2019-07-16 2022-12-20 Tdk株式会社 電子部品パッケージ
CN110600450A (zh) * 2019-10-25 2019-12-20 山东晶导微电子股份有限公司 用于布置芯片的引线框架、封装体以及电源模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010967A (ja) * 1973-05-28 1975-02-04
JPS5029163A (ja) * 1973-07-17 1975-03-25
US4282544A (en) * 1977-12-12 1981-08-04 Motorola Inc. Encapsulated hybrid circuit assembly
JPS6160846A (ja) * 1984-08-31 1986-03-28 Tamagawa Kikai Kinzoku Kk 半導体装置用銅合金リ−ド材
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JP2569717B2 (ja) * 1987-06-05 1997-01-08 日本電装株式会社 樹脂封止型半導体装置およびその製造方法
JPH0828455B2 (ja) * 1988-02-24 1996-03-21 富士通株式会社 リードフレーム及びそれを用いた電子部品の製造方法

Also Published As

Publication number Publication date
DE69119938D1 (de) 1996-07-11
DE69119938T2 (de) 1996-11-28
US5126823A (en) 1992-06-30
JPH03256353A (ja) 1991-11-15
EP0445726B1 (en) 1996-06-05
KR950006433B1 (ko) 1995-06-15
EP0445726A1 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
JPH0793400B2 (ja) 半導体装置
US6376914B2 (en) Dual-die integrated circuit package
US7259451B2 (en) Invertible microfeature device packages
US20090061563A1 (en) Method of manufacturing a semiconductor device including plural semiconductor chips
JPS63148670A (ja) リ−ドフレ−ム材
US5534729A (en) Integrated circuit lead frame for coupling to non-neighboring bond pads
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US20030011052A1 (en) Ultra-thin semiconductor package device using a support tape
JPH1012658A (ja) 入出力端子を多数有する半導体集積回路素子
US5468991A (en) Lead frame having dummy leads
JP2890621B2 (ja) 混成集積回路装置
US6207980B1 (en) Layout method of a semiconductor device
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
US6794745B1 (en) Lead on chip type semiconductor package
JP2001085604A (ja) 半導体装置
JP3044053B2 (ja) 半導体装置の形成方法及び半導体チップの外部端子の配置方法
JPH04361538A (ja) 大規模集積回路
JP2636784B2 (ja) 半導体装置
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
KR960004872Y1 (ko) 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조
JPH04147661A (ja) 半導体集積回路装置のリードフレーム
JPH04199740A (ja) 半導体集積回路のリードフレーム
JPH04163956A (ja) 半導体装置用リードフレーム
JP3165121B2 (ja) 半導体装置
JPH0555452A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees