JPH0792489A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【構成】映像信号線（ＤＬ）の透明ガラス基板（ＳＵＢ
１、２）の面と垂直な方向に対応する部分の共通透明画
素電極（ＩＴＯ２）に、映像信号線（ＤＬ）よりも幅の
広い線状の開口パターン（ＯＰ）を設け、橋渡しパター
ン（ＢＲＧ）により開口パターン（ＯＰ）の両側の共通
透明画素電極（ＩＴＯ２）を接続し、橋渡しパターン
（ＯＰ）の両側は切断線（ＬＣＬ）の箇所で切断可能で
あり、かつ、開口パターン（ＯＰ）がブラックマトリク
スにより覆われている構成。 【効果】映像信号線上に導電性の異物が載った場合で
も、映像信号線の上部に透明画素電極が存在しないの
で、Ｃ／Ｄショートの発生を低減することができ、液晶
表示装置の製造歩留りを向上することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング素子と画
素電極とを表示画素の一単位とするアクティブ・マトリ
クス方式の液晶表示装置に関する。

【０００２】

【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比 1.0）されているので、時
分割駆動方式を採用している、いわゆる単純マトリクス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示装置では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ（ＴＦＴ）がある。

【０００３】液晶表示装置は、例えば、透明導電膜から
なる表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて２枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合わせると共に、シール材の
一部に設けた液晶封入口から両基板間のシール材の内側
に液晶を封入、封止し、さらに両基板の外側に偏光板を
設置または貼り付けてなる液晶表示パネル（液晶表示素
子）と、液晶表示パネルの下に配置され、液晶表示パネ
ルに光を供給するバックライトと、液晶表示パネルの外
周部の外側またはバックライトの下に配置され、液晶駆
動用の回路が形成されたプリント基板と、これらの各部
材を保持するモールド成形品である枠状体と、これらの
各部材を収納し、液晶表示窓があけられた金属製フレー
ム等を含んで構成されている。

【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００５】

【発明が解決しようとする課題】液晶表示パネルを構成
する２枚の透明ガラス基板のうち、一方の透明ガラス基
板の面上に形成された表示用電極である透明画素電極
は、隣接する２本の走査信号線（左右方向に延在し、上
下方向に複数本配置されている。ゲート信号線または水
平信号線とも称す）と、隣接する２本の映像信号線（上
下方向に延在し、左右方向に複数本配置されている。ド
レイン信号線または垂直信号線とも称す）との交差領域
内に薄膜トランジスタ等のスイッチング素子と共に各画
素に対応して各画素毎に形成されている。もう一方の透
明ガラス基板の面上に形成された共通透明画素電極は、
シール材の内側の基板のほぼ全面に形成されている（い
わゆる、ベタパターンと称される）。

【０００６】したがって、映像信号線の上にも共通透明
画素電極が存在するため、両者の間に導電膜製造時の残
渣等の導電性の異物が存在すると、映像信号線と共通透
明画素電極とが該異物を介して短絡することがあり（以
下、この短絡をＣ／Ｄショートと記す）、この場合、表
示画面において線状の表示不良が発生する問題があった
（以下、この表示不良を線状欠陥と記す）。なお、最
近、液晶表示画面の視野角を拡大するために両基板間の
間隔を小さくする、いわゆる狭ギャップ化の傾向や高精
細化の傾向に伴い、この問題は重要となっている。とこ
ろで、走査信号線は、ゲート絶縁膜を介して映像信号線
よりも下層にあるので、共通透明画素電極と短絡を起こ
すことはほとんどない。

【０００７】本発明の目的は、Ｃ／Ｄショートの発生に
よる表示画面における線状欠陥の発生を低減することが
できる液晶表示装置を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、水平方向に延在し、かつ垂直方向に複数
本配置された走査信号線と、垂直方向に延在し、かつ水
平方向に複数本配置された映像信号線と、隣接する２本
の前記走査信号線と隣接する２本の前記映像信号線との
交差領域内にそれぞれ配置された第１の画素電極とスイ
ッチング素子とを設けた下部基板と、前記第１の画素電
極に対向して第２の画素電極を設けた上部基板とを所定
の間隙を隔てて重ね合わせ、前記両基板間に液晶を封止
して成る液晶表示パネルを具備する液晶表示装置におい
て、前記映像信号線の上下方向（すなわち、前記両基板
の面と垂直な方向）に対応する部分の前記第２の画素電
極に、前記映像信号線よりも幅の広い開口パターンを設
けた液晶表示装置を提供する。

【０００９】また、本発明は、線状の前記開口パターン
において、前記第１の画素電極と前記スイッチング素子
により構成される１画素について１ヶ所以上、橋渡しパ
ターンにより両側の前記第２の画素電極を接続した液晶
表示装置を提供する。

【００１０】また、本発明は、前記橋渡しパターンの両
側が切断可能になっている液晶表示装置を提供する。

【００１１】さらに、本発明は、前記両基板面と垂直な
方向から見た場合、前記第２の画素電極の前記開口パタ
ーンが、前記第２の基板に設けたブラックマトリクスに
より覆われている液晶表示装置を提供する。

【００１２】

【作用】本発明の液晶表示装置では、前記映像信号線の
上下方向に対応する部分の前記第２の画素電極に、前記
映像信号線よりも幅の広い開口パターンを設けたので、
映像信号線の上に導電性の異物が存在したとしても、前
記映像信号線の上には前記第２の画素電極が存在しない
ので、Ｃ／Ｄショートが発生することがない。

【００１３】また、本発明では、線状の前記開口パター
ンにおいて、前記第１の画素電極と前記スイッチング素
子により構成される１画素について１ヶ所以上、橋渡し
パターンにより両側の前記第２の画素電極を接続したの
で、前記第２の画素電極が高抵抗となるのを防止するこ
とができる。

【００１４】また、本発明では、前記橋渡しパターンの
両側を切断可能にしたので、橋渡しパターンの箇所でＣ
／Ｄショートが発生したとしても、該Ｃ／Ｄショートが
発生した橋渡しパターンの両側をレーザ等を用いて切断
することにより、該Ｃ／Ｄショートを修正することがで
きる。

【００１５】さらに、本発明では、前記両基板面と垂直
な方向から見た場合、前記第２の画素電極の前記開口パ
ターンを、前記第２の基板に設けたブラックマトリクス
により覆うことにより、該開口パターンによる光漏れを
防止することができる。

【００１６】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００１７】《アクティブ・マトリクス方式液晶表示装
置》以下、アクティブ・マトリクス方式のカラー液晶表
示装置にこの発明を適用した実施例を説明する。なお、
以下説明する図面で、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。

【００１８】《マトリクス部の概要》図１はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の１画素とその周辺を示す平面図、図２は図１の２
−２切断線における断面を示す図、図３は図１の３−３
切断線における断面図である。

【００１９】図１に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２０】図２に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭ２が形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２１】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、上部遮光膜ＢＭ２、カラーフィル
タＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２
（ＣＯＭ）および上部配向膜ＯＲＩ２が順次積層して設
けられている。

【００２２】《マトリクス周辺の概要》図７は上下のガ
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図８はその周辺
部を更に誇張した平面を、図９は図７及び図８のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図１０は図２の断面を中央にして、左
側に図９の１０ａ−１０ａ切断線における断面を、右側
に映像信号駆動回路が接続されるべき外部接続端子ＤＴ
Ｍ付近の断面を示す図である。同様に図１１は、左側に
走査回路が接続されるべき外部接続端子ＧＴＭ付近の断
面を、右側に外部接続端子が無いところのシール部付近
の断面を示す図である。

【００２３】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図７、図８、図９は後者の例を
示すもので、図７、図８の両図とも上下基板ＳＵＢ１，
ＳＵＢ２の切断後を、図９は切断前を表しており、ＬＮ
は両基板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基
板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示す。いずれ
の場合も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添
字略）が存在する（図で上下辺と左辺の）部分はそれら
を露出するように上側基板ＳＵＢ２の大きさが下側基板
ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ，Ｔ
ｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像
信号回路接続用端子ＤＴＭとそれらの引出配線部を集積
回路チップＣＨＩが搭載されたテープキャリアパッケー
ジＴＣＰ（図２０、図２１）の単位に複数本まとめて名
付けたものである。各群のマトリクス部から外部接続端
子部に至るまでの引出配線は、両端に近づくにつれ傾斜
している。これは、パッケージＴＣＰの配列ピッチ及び
各パッケージＴＣＰにおける接続端子ピッチに表示パネ
ルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００２４】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００２５】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００２６】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００２７】《薄膜トランジスタＴＦＴ》次に、図１、
図２に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００２８】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００２９】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００３０】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００３１】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００３２】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００３３】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図９に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００３４】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質シリコン半導体層であり、下側にｉ型半導体層ＡＳが
存在し、上側に導電層ｄ２（ｄ３）が存在するところの
みに残されている。

【００３５】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００３６】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００３７】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００３８】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。

【００３９】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、第３導電膜
ｄ３のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。第２
導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔ
ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳ
ｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
い。

【００４０】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００４１】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００４２】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００４３】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００４４】保護膜ＰＳＶ１は図９に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。従って図９に示すように、
保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広
い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大
きく形成されている。

【００４５】《遮光膜（ブラックマトリクス）ＢＭ》上
部透明ガラス基板ＳＵＢ２側には、外部光又はバックラ
イト光がｉ型半導体層ＡＳに入射しないよう遮光膜ＢＭ
が設けられている。図１に示す遮光膜ＢＭの閉じた多角
形の輪郭線は、その内側が遮光膜ＢＭが形成されない開
口を示している。遮光膜ＢＭは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、本実施例ではクロム膜がスパッタリングで１３００
Å程度の厚さに形成される。

【００４６】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００４７】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図１右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００４８】遮光膜ＢＭは図８に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図１に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図８〜図１１
に示すように、シール部ＳＬの外側に延長され、パソコ
ン等の実装機に起因する反射光等の漏れ光がマトリクス
部に入り込むのを防いでいる。他方、この遮光膜ＢＭは
基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に
留められ、基板ＳＵＢ２の切断領域を避けて形成されて
いる。

【００４９】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００５０】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００５１】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００５２】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面パターン形状は図８、図９を
参照されたい。

【００５３】図４は、本発明の第１の実施例の液晶表示
装置の共通透明画素電極ＩＴＯ２を示す要部平面図であ
る。この図は、図１と対応する１画素とその周辺を示
し、図１の所定の層、すなわち、映像信号線ＤＬと透明
画素電極ＩＴＯ１、並びに共通透明画素電極ＩＴＯ２の
みを描いた図である。なお、図４において、共通透明画
素電極ＩＴＯ２には斜線を付してある。共通透明画素電
極ＩＴＯ２は図８、図９に示すように周辺部にも枠状に
形成され、そのパターンは線状に複数の開口を設けた図
４に示すマトリクス部のパターンと連続して形成されて
いる。また、図５は、本発明の第２の実施例の共通透明
画素電極ＩＴＯ２を示す要部平面図である。さらに、図
６は、本発明の第３の実施例の液晶表示装置の共通透明
画素電極ＩＴＯ２を示す要部平面図である。

【００５４】実施例 １ 本発明の第１の実施例では、共通透明画素電極ＩＴＯ２
の平面パターン形状は、図４、図８、図９に示すよう
に、開口パターンＯＰが映像信号線ＤＬに沿って延びて
いる。第１の実施例では、開口パターンＯＰは対応する
部分の映像信号線ＤＬよりも幅が広く設けられている。
したがって、映像信号線ＤＬと共通透明画素電極ＩＴＯ
２の開口パターンＯＰとの間に導電膜製造時の残渣等の
導電性の異物が存在したとしても、Ｃ／Ｄショートが発
生することがなく、該Ｃ／Ｄショートに起因する表示画
面上における線欠陥の発生を防止することができる。そ
の結果、液晶表示パネルの製造歩留りを向上することが
できる。なお、両透明ガラス基板ＳＵＢ１、ＳＵＢ２の
面と垂直な方向から見た場合、開口パターンＯＰは、上
部透明ガラス基板ＳＵＢ２に設けた遮光膜（ブラックマ
トリクス）ＢＭ（図１参照）により覆われている。した
がって、共通透明画素電極ＩＴＯ２の開口パターンＯＰ
による光漏れを防止することができる。なお、図示のよ
うに共通透明画素電極ＩＴＯ２をパターニングするには
公知のホトエッチング技術を用いる。

【００５５】実施例 ２ 図５に示す本発明の第２の実施例では、薄膜トランジス
タ部（図１のＴＦＴ１、ＴＦＴ２参照）に対応する部分
の共通透明画素電極ＩＴＯ２にも開口パターンＯＰを拡
大し、Ｃ／Ｄショートの発生確率をより低減している。

【００５６】実施例 ３ 図６に示す本発明の第３の実施例では、図４に示した線
状の開口パターンＯＰにおいて、透明画素電極ＩＴＯ１
と薄膜トランジスタ（図１のＴＦＴ１、ＴＦＴ２）によ
り構成される１画素について１ヶ所以上、ここでは２ヶ
所、橋渡しパターンＢＲＧを設け、これらの橋渡しパタ
ーンＢＲＧにより両側の共通透明画素電極ＩＴＯ２が接
続されている。したがって、共通透明画素電極ＩＴＯ２
が高抵抗となるのを防止することができる。また、この
橋渡しパターンＢＲＧの両側はレーザ等を用いて切断可
能になっている。したがって、橋渡しパターンＢＲＧの
箇所でＣ／Ｄショートが発生したとしても、該Ｃ／Ｄシ
ョートが発生した橋渡しパターンＢＲＧの両側を下部透
明ガラス基板ＳＵＢ１側からレーザを照射して図６の切
断線ＬＣＬに示すように切断することにより、該Ｃ／Ｄ
ショートを修正することができる（本実施例では、上部
透明ガラス基板ＳＵＢ２側からはＣｒ等の金属から成る
ブラックマトリクスＢＭがあるので切断できない）。こ
の場合、図６に示すように、橋渡しパターンＢＲＧを１
画素について２個設ければ、１個の橋渡しパターンＢＲ
Ｇの箇所でＣ／Ｄショートが生じたとしても、その箇所
のＣ／Ｄショートをレーザで修正することにより、その
画素が点欠陥になるのを防止することができる。また、
１画素につき、２個の橋渡しパターンＢＲＧで同時にＣ
／Ｄショートが発生する確率は小さい。なお、橋渡しパ
ターンＢＲＧを設ける場所は、走査信号線ＧＬと映像信
号線ＤＬとの交差部は、両透明ガラス基板ＳＵＢ１、Ｓ
ＵＢ２間の間隔が狭くなっているため、Ｃ／Ｄショート
が発生し易いので避ける方が望ましい。ところで、走査
信号線ＧＬは、図２に示すように、ゲート絶縁膜ＧＩを
介して映像信号線ＤＬよりも下層にあるので、上部透明
ガラス基板ＳＵＢ１の共通透明画素電極ＩＴＯ２と短絡
を起こすことはほとんどない。なお、図６においても、
図５に示すように、薄膜トランジスタ部（図１のＴＦＴ
１、ＴＦＴ２参照）に対応する部分の共通透明画素電極
ＩＴＯ２にも開口パターンＯＰを拡大し、Ｃ／Ｄショー
トの発生確率をより低減してもよい。

【００５７】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図３か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００５８】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【００５９】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００６０】《ゲート端子部》図１２は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図９下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００６１】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００６２】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００６３】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００６４】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図９に示すように上下に複数本並べられ端子群Ｔｇ（図
８、図９）が構成され、ゲート端子の左端は、製造過程
では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨ
ｇによって短絡される。製造過程におけるこのような短
絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラ
ビング時等の静電破壊防止に役立つ。

【００６５】《ドレイン端子ＤＴＭ》図１３は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図９右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（又は下端部）に該当する。

【００６６】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図９に示すように端子群Ｔｄ（添字省略）を構成し
基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線Ｓ
Ｈｄによって短絡される。検査端子ＴＳＴｄが存在する
映像信号線ＤＬのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子ＤＴＭが
存在する映像信号線ＤＬのマトリクスを挟んで反対側に
は検査端子が接続される。

【００６７】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。

【００６８】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図１０の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。

【００６９】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１４に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００７０】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００７１】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００７２】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００７３】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００７４】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００７５】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００７６】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００７７】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００７８】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図９の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００７９】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１５〜図１７
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図２に示す画素部分、右側
は図１２に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。

【００８０】工程Ａ、図１５ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００８１】工程Ｂ、図１５ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００８２】工程Ｃ、図１５ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【００８３】工程Ｄ、図１６ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００８４】工程Ｅ、図１６ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００８５】工程Ｆ、図１６ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００８６】工程Ｇ、図１７ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００８７】工程Ｈ、図１７ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【００８８】工程Ｉ、図１７ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００８９】《液晶表示モジュールの全体構成》図１８
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【００９０】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬ
は液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フ
レーム、ＢＬはバックライト、ＢＬＳはバックライト支
持体、ＬＣＡは下側ケースであり、図に示すような上下
の配置関係で各部材が積み重ねられてモジュールＭＤＬ
が組み立てられる。

【００９１】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【００９２】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【００９３】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【００９４】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１９は、図７等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【００９５】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図２０、図２１で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【００９６】《ＴＣＰの接続構造》図２０は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図２１はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【００９７】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【００９８】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【００９９】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２２に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。

【０１００】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【０１０１】以上、本発明を上記実施例に基づいて具体
的に説明したが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能であることは勿論である。

【０１０２】

【発明の効果】以上説明したように、本発明では、映像
信号線上に導電性の異物が載った場合でも、映像信号線
の上部に透明画素電極が存在しないので、Ｃ／Ｄショー
トの発生を低減することができ、液晶表示装置の製造歩
留りを向上することができる。

【図面の簡単な説明】

【図１】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の１画素とそ
の周辺を示す要部平面図である。

【図２】図１の２−２切断線における１画素とその周辺
を示す断面図である。

【図３】図１の３−３切断線における付加容量Ｃaddの
断面図である。

【図４】本発明の第１の実施例の液晶表示装置の共通透
明画素電極を示す要部平面図である。

【図５】本発明の第２の実施例を示す図４と同様の要部
平面図である。

【図６】本発明の第３の実施例を示す図４と同様の要部
平面図である。

【図７】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図８】図４の周辺部をやや誇張し更に具体的に説明す
るためのパネル平面図である。

【図９】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図１０】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図１１】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図１２】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１３】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１４】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１５】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１７】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】液晶表示モジュールの分解斜視図である。

【図１９】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２０】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図２１】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２２】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路基板ＰＣＢ２（下面が見える）との接続状態
を示す上面図である。

【符号の説明】

ＳＵＢ１…下部透明ガラス基板、ＤＬ…映像信号線、Ｉ
ＴＯ１…透明画素電極、ＴＦＴ１、２…薄膜トランジス
タ、ＬＣ…液晶、ＳＵＢ２…上部透明ガラス基板、ＩＴ
Ｏ２…共通透明画素電極、ＯＰ…開口パターン、ＢＭ…
遮光膜（ブラックマトリクス）、ＢＲＧ…橋渡しパター
ン、ＬＣＬ…切断線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 邦之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (4)

【特許請求の範囲】
1. 【請求項１】水平方向に延在し、かつ垂直方向に複数本
   配置された走査信号線と、垂直方向に延在し、かつ水平
   方向に複数本配置された映像信号線と、隣接する２本の
   前記走査信号線と隣接する２本の前記映像信号線との交
   差領域内にそれぞれ配置された第１の画素電極とスイッ
   チング素子とを設けた下部基板と、前記第１の画素電極
   に対向して第２の画素電極を設けた上部基板とを所定の
   間隙を隔てて重ね合わせ、前記両基板間に液晶を封止し
   て成る液晶表示パネルを具備する液晶表示装置におい
   て、前記映像信号線の上下方向に対応する部分の前記第
   ２の画素電極に、前記映像信号線よりも幅の広い開口パ
   ターンを設けたことを特徴とする液晶表示装置。
2. 【請求項２】線状の前記開口パターンにおいて、前記第
   １の画素電極と前記スイッチング素子により構成される
   １画素について１ヶ所以上、橋渡しパターンにより両側
   の前記第２の画素電極を接続したことを特徴とする請求
   項１記載の液晶表示装置。
3. 【請求項３】前記橋渡しパターンの両側が切断可能にな
   っていることを特徴とする請求項２記載の液晶表示装
   置。
4. 【請求項４】前記両基板面と垂直な方向から見た場合、
   前記第２の画素電極の前記開口パターンが、前記第２の
   基板に設けたブラックマトリクスにより覆われているこ
   とを特徴とする請求項１記載の液晶表示装置。