JPH0785525B2 - パルス幅変調増幅回路 - Google Patents
パルス幅変調増幅回路Info
- Publication number
- JPH0785525B2 JPH0785525B2 JP1336388A JP33638889A JPH0785525B2 JP H0785525 B2 JPH0785525 B2 JP H0785525B2 JP 1336388 A JP1336388 A JP 1336388A JP 33638889 A JP33638889 A JP 33638889A JP H0785525 B2 JPH0785525 B2 JP H0785525B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- pulse width
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス幅変調増幅回路に係り、特にパルス幅信
号を電力増幅するパルス増幅器にMOS型FETを用いた増幅
回路に関するものである。
号を電力増幅するパルス増幅器にMOS型FETを用いた増幅
回路に関するものである。
パルス幅変調増幅器（PWMアンプ）として、例えば音声
信号等のアナログ信号で高周波の三角波キャリア信号を
変調してパルス幅信号に変換し、これを電力増幅してス
ピーカ等の負荷に与える直前でキャリア信号をフィルタ
で除去して復調するようにしたものがあり、電力増幅時
の効率が非常に良く、このため最近車載用のオーディオ
機器等に用いられている。
信号等のアナログ信号で高周波の三角波キャリア信号を
変調してパルス幅信号に変換し、これを電力増幅してス
ピーカ等の負荷に与える直前でキャリア信号をフィルタ
で除去して復調するようにしたものがあり、電力増幅時
の効率が非常に良く、このため最近車載用のオーディオ
機器等に用いられている。
第５図はPWMアンプの一例を示したものであり、１はア
ナログ信号の入力端であり、このアナログ信号はコンパ
レータ２の反転入力端に印加される。一方このコンパレ
ータ２の非反転入力端には高周波（例えば200KHz程度）
な三角波キャリア発信器３からの出力が印加されてお
り、従ってキャリア信号はアナログ信号により変調され
パルス幅信号に変換される。前記コンパレータ２により
得られたパルス幅信号はドライブアンプ４を経てＮチャ
ンネルMOS型パワーFETより成るパルス増幅（電力増幅）
器５により増幅され、チョークコイル６およびコンデン
サ７より成るフィルタ回路によりキャリアが除去され、
出力端８に接続された例えばスピーカ９を駆動する。
ナログ信号の入力端であり、このアナログ信号はコンパ
レータ２の反転入力端に印加される。一方このコンパレ
ータ２の非反転入力端には高周波（例えば200KHz程度）
な三角波キャリア発信器３からの出力が印加されてお
り、従ってキャリア信号はアナログ信号により変調され
パルス幅信号に変換される。前記コンパレータ２により
得られたパルス幅信号はドライブアンプ４を経てＮチャ
ンネルMOS型パワーFETより成るパルス増幅（電力増幅）
器５により増幅され、チョークコイル６およびコンデン
サ７より成るフィルタ回路によりキャリアが除去され、
出力端８に接続された例えばスピーカ９を駆動する。
ところで、上記ドライブアンプ及びパルス増幅として、
従来第６図に示す回路構成のものが使用されていた。
従来第６図に示す回路構成のものが使用されていた。
第６図の回路はパルス増幅器としてＮチャンネルMOS型F
ETをプッシュプル接続したものであり、同図中10はNPN
およびPNPのトランジスタQ1,Q2により構成された第１の
コンプリメンタリードライブアンプであり、11は同じく
NPNおよびPNPのトランジスタQ3,Q4により構成された第
２のコンプリメンタリードライブアンプである。
ETをプッシュプル接続したものであり、同図中10はNPN
およびPNPのトランジスタQ1,Q2により構成された第１の
コンプリメンタリードライブアンプであり、11は同じく
NPNおよびPNPのトランジスタQ3,Q4により構成された第
２のコンプリメンタリードライブアンプである。
この第１と第２のドライブアンプ10,11の各出力は、パ
ルス増幅器12を構成する各パワーFETQ5,Q6の各ゲートに
接続されている。
ルス増幅器12を構成する各パワーFETQ5,Q6の各ゲートに
接続されている。
上記構成において、パワーFETQ5のソースS1とパワーFET
Q6のドレインD2との接続点からなる出力に、０と＋BVと
の間で変化するパルス出力を得るには、FETQ5のゲートG
1ソースS1間とFETQ6のゲートG2−ソースS2間とにFETQ5
及びQ6を十分にオンする０−10Vのパルスを交互に入力
しなければならない。FETQ6についてはそのソースS2が
接地されているため、そのゲートG2−ソースS2間に０−
10Vのパルスを印加すればよい。しかし、FETQ5の場合
は、そのソースS1が出力点にあり、またそのゲートG1に
電圧をかけるときはソースS1も＋Ｂに持ち上がっている
ので、ゲートG1−ソースS1間に10Vの電圧を加えるに
は、アース−ゲートG1間に（＋Ｂ）＋（10V）のパルス
を加える必要がある。要するに、FETQ5はゲート駆動の
ために＋Ｂよりも高い電圧が必要である。
Q6のドレインD2との接続点からなる出力に、０と＋BVと
の間で変化するパルス出力を得るには、FETQ5のゲートG
1ソースS1間とFETQ6のゲートG2−ソースS2間とにFETQ5
及びQ6を十分にオンする０−10Vのパルスを交互に入力
しなければならない。FETQ6についてはそのソースS2が
接地されているため、そのゲートG2−ソースS2間に０−
10Vのパルスを印加すればよい。しかし、FETQ5の場合
は、そのソースS1が出力点にあり、またそのゲートG1に
電圧をかけるときはソースS1も＋Ｂに持ち上がっている
ので、ゲートG1−ソースS1間に10Vの電圧を加えるに
は、アース−ゲートG1間に（＋Ｂ）＋（10V）のパルス
を加える必要がある。要するに、FETQ5はゲート駆動の
ために＋Ｂよりも高い電圧が必要である。
そこで、FETQ5を駆動する上段のドライブアンプ10は、
＋Ｂより高い電圧のパルスを発生することができるよう
に、コンデンサC1およびダイオードD1より成るブートス
トラップ回路13が設けられている。すなわち、このブー
トストラップ回路13はパルス増幅器12の出力端にコンデ
ンサC1の一端を接続し、その他端は上側のドライブアン
プ10の駆動電圧ラインに接続しており、この駆動電圧ラ
インにはダイオードD1を介して電源＋Ｂが供給されるよ
う成されている。
＋Ｂより高い電圧のパルスを発生することができるよう
に、コンデンサC1およびダイオードD1より成るブートス
トラップ回路13が設けられている。すなわち、このブー
トストラップ回路13はパルス増幅器12の出力端にコンデ
ンサC1の一端を接続し、その他端は上側のドライブアン
プ10の駆動電圧ラインに接続しており、この駆動電圧ラ
インにはダイオードD1を介して電源＋Ｂが供給されるよ
う成されている。
ブートストラップ回路13はパルス増幅器12の出力点を入
力とし、この入力が０のとき、コンデンサC1がダイオー
ドD1を介しダイオードD1とコンデンサC1とからなる短い
時定数で充電され、充電電圧が＋Ｂ−VF（ダイオードD1
の順方向電圧）になる。このときのコンデンサC1の充電
電荷ＱはC1×（＋Ｂ−VF）となる。一方、入力が＋Ｂの
ときは、その出力であるドライブアンプ10の駆動電圧ラ
インは、入力の＋ＢにコンデンサC1の充電電圧（＋Ｂ−
VF）を加算した２×＋Ｂ−VFとなる。なおこのとき、ダ
イオードD1はカットオフとなる。以上により、パルス増
幅器12の出力が第７図に点線で示すように変化すると、
ドライブアンプ10の駆動電圧ラインは同図に実線で示す
ようになる。このように、ドライブアンプ10の駆動電圧
が２×＋Ｂ−VFまで上げることが可能となる。
力とし、この入力が０のとき、コンデンサC1がダイオー
ドD1を介しダイオードD1とコンデンサC1とからなる短い
時定数で充電され、充電電圧が＋Ｂ−VF（ダイオードD1
の順方向電圧）になる。このときのコンデンサC1の充電
電荷ＱはC1×（＋Ｂ−VF）となる。一方、入力が＋Ｂの
ときは、その出力であるドライブアンプ10の駆動電圧ラ
インは、入力の＋ＢにコンデンサC1の充電電圧（＋Ｂ−
VF）を加算した２×＋Ｂ−VFとなる。なおこのとき、ダ
イオードD1はカットオフとなる。以上により、パルス増
幅器12の出力が第７図に点線で示すように変化すると、
ドライブアンプ10の駆動電圧ラインは同図に実線で示す
ようになる。このように、ドライブアンプ10の駆動電圧
が２×＋Ｂ−VFまで上げることが可能となる。
以上要するに、前記コンデンサC1にはダイオードD1を介
して図のように正（＋）の電圧が印加されており、ここ
で上側のパワーFETQ5がオンするとパルス増幅器12の出
力端が略電源＋Ｂの電圧にシフトするため、上側のドラ
イブアンプ10を構成するトランジスタQ1のコレクタには
電源＋Ｂの略２倍の電圧が印加されることになる。
して図のように正（＋）の電圧が印加されており、ここ
で上側のパワーFETQ5がオンするとパルス増幅器12の出
力端が略電源＋Ｂの電圧にシフトするため、上側のドラ
イブアンプ10を構成するトランジスタQ1のコレクタには
電源＋Ｂの略２倍の電圧が印加されることになる。
よってパルス増幅器としてＮチャンネルMOS型FETにより
構成したものにおいて、そのドライブアンプの駆動電圧
が不足するという現象をなくすことが出来る。
構成したものにおいて、そのドライブアンプの駆動電圧
が不足するという現象をなくすことが出来る。
上述した従来のパルス幅変調増幅回路におけるブートス
トラップ回路13では、コンデンサC1にはＱ＝C1×（＋Ｂ
−VF）となる電荷が充電され、この充電電荷による電圧
を電源＋Ｂに上乗せして高電圧を作っている。しかし、
コンデンサC1の充電電荷Ｑでは、Ｑ＝itなる関係から電
流ｉを時間ｔの間しか流すことができない。従って、時
間ｔの間にコンデンサC1が新たに充電されないことがあ
ると問題が発生する。
トラップ回路13では、コンデンサC1にはＱ＝C1×（＋Ｂ
−VF）となる電荷が充電され、この充電電荷による電圧
を電源＋Ｂに上乗せして高電圧を作っている。しかし、
コンデンサC1の充電電荷Ｑでは、Ｑ＝itなる関係から電
流ｉを時間ｔの間しか流すことができない。従って、時
間ｔの間にコンデンサC1が新たに充電されないことがあ
ると問題が発生する。
例えば端子１に印加されるアナログ信号が基準よりも大
となってコンパレータ２におけるパルス幅変調の変調率
が100％を越えるような場合には、コンパレータ２の出
力はパルス幅信号とはならず、その出力は正（＋）の最
大値又は負（−）の最大値の直流信号となる。このた
め、FETQ5およびQ6のゲートG1及びG2の電圧は第８図
（ａ）および（ｂ）に示すようになり、チョークコイル
６とコンデンサ７からなるフィルタ後の出力は第８図
（ｃ）に示すようなクリップ波形になる。FETQ6はその
ゲートG2の電圧が高い電圧のままになっても、電源＋Ｂ
を駆動電圧として使用すればよいので問題ないが、FETQ
5はそのゲートG1が高い電圧のままになると、コンデン
サC1は新たに電荷が充電されることなく、放電によって
電荷がなくなるため、ドライブアンプ10の駆動電圧が落
ちてしまう。ドライブアンプ10の駆動電圧が落ちると、
FETQ5のゲートG1の電圧が低くなってコンデンサC1が充
電されるようになって再度復帰するが、このときブート
ストラップ回路は正常に機能せず、PWMアンプは異常出
力状態になる。
となってコンパレータ２におけるパルス幅変調の変調率
が100％を越えるような場合には、コンパレータ２の出
力はパルス幅信号とはならず、その出力は正（＋）の最
大値又は負（−）の最大値の直流信号となる。このた
め、FETQ5およびQ6のゲートG1及びG2の電圧は第８図
（ａ）および（ｂ）に示すようになり、チョークコイル
６とコンデンサ７からなるフィルタ後の出力は第８図
（ｃ）に示すようなクリップ波形になる。FETQ6はその
ゲートG2の電圧が高い電圧のままになっても、電源＋Ｂ
を駆動電圧として使用すればよいので問題ないが、FETQ
5はそのゲートG1が高い電圧のままになると、コンデン
サC1は新たに電荷が充電されることなく、放電によって
電荷がなくなるため、ドライブアンプ10の駆動電圧が落
ちてしまう。ドライブアンプ10の駆動電圧が落ちると、
FETQ5のゲートG1の電圧が低くなってコンデンサC1が充
電されるようになって再度復帰するが、このときブート
ストラップ回路は正常に機能せず、PWMアンプは異常出
力状態になる。
ここでコンデンサC1はコンパレータ２に加わるキャリア
信号の周期の期間内で充電および放電をくり返す作用を
有しており、仮にコンデンサC1の容量を大きく選定すれ
ば、コンデンサC1の蓄積電荷によって、たとえ前記変調
率100％を越える期間が若干有っても、ドライブアンプ
４には電源＋Ｂの電圧よりも高い駆動電圧を印加させて
おくことができる。
信号の周期の期間内で充電および放電をくり返す作用を
有しており、仮にコンデンサC1の容量を大きく選定すれ
ば、コンデンサC1の蓄積電荷によって、たとえ前記変調
率100％を越える期間が若干有っても、ドライブアンプ
４には電源＋Ｂの電圧よりも高い駆動電圧を印加させて
おくことができる。
しかし、コンデンサC1をむやみに大きくすると、パルス
増幅器によりコンデンサC1に対し、キャリア信号の周期
に同期して、大きな充電電流が供給されることになり、
パルス増幅器12の出力に歪を生じせしめ、その結果、復
調音声出力に歪をもたらすことになる。このため、コン
デンサC1はあまり大容量のものを用いることができな
い。
増幅器によりコンデンサC1に対し、キャリア信号の周期
に同期して、大きな充電電流が供給されることになり、
パルス増幅器12の出力に歪を生じせしめ、その結果、復
調音声出力に歪をもたらすことになる。このため、コン
デンサC1はあまり大容量のものを用いることができな
い。
そこで、FETQ5およびQ6のゲート入力の発振が止まらな
いように回路を工夫したり、或いはクリップしないよう
にリミッタを用いたりしていたが、回路が複雑になった
り、100％変調まで使用できなくなって効率が悪くなる
などの別の問題を生じるようになる。
いように回路を工夫したり、或いはクリップしないよう
にリミッタを用いたりしていたが、回路が複雑になった
り、100％変調まで使用できなくなって効率が悪くなる
などの別の問題を生じるようになる。
よって本発明は、以上のような従来の問題点に鑑みて成
されたものであり、回路を複雑にしたり、或いは効率を
悪化させることなく、PWMアンプの変調度が100％を越え
るような大入力が有ったとしても前記したような異常出
力状態となるのを防止し得るパルス幅復調増幅回路を提
供することを課題としている。
されたものであり、回路を複雑にしたり、或いは効率を
悪化させることなく、PWMアンプの変調度が100％を越え
るような大入力が有ったとしても前記したような異常出
力状態となるのを防止し得るパルス幅復調増幅回路を提
供することを課題としている。
前述した課題を解決するために本発明が採用した手段を
説明する。
説明する。
入力アナログ信号によりパルス幅変調を行ない、パルス
幅変調された信号を増幅した後で復調してアナログ信号
を出力するパルス幅変調増幅回路において、 前記パルス幅変調されたパルス信号を増幅するプッシュ
プル構成の電力増幅器と該電力増幅器を駆動する駆動増
幅器と、 前記駆動増幅器に供給する電源電圧に、前記電力増幅器
の出力端からのパルス信号によって得られる電圧を重畳
する第１のブートストラップ回路と、 前記駆動増幅器に供給する電源電圧に、前記復調された
アナログ信号によって得られる電圧を重畳する第２のブ
ートストラップ回路と、 を備える。
幅変調された信号を増幅した後で復調してアナログ信号
を出力するパルス幅変調増幅回路において、 前記パルス幅変調されたパルス信号を増幅するプッシュ
プル構成の電力増幅器と該電力増幅器を駆動する駆動増
幅器と、 前記駆動増幅器に供給する電源電圧に、前記電力増幅器
の出力端からのパルス信号によって得られる電圧を重畳
する第１のブートストラップ回路と、 前記駆動増幅器に供給する電源電圧に、前記復調された
アナログ信号によって得られる電圧を重畳する第２のブ
ートストラップ回路と、 を備える。
第１のブートストラップ回路はプッシュプル構成の電力
増幅器より出力されるパルス信号より得られる電圧を電
力増幅器を駆動する駆動増幅器の電源電圧に重畳する。
増幅器より出力されるパルス信号より得られる電圧を電
力増幅器を駆動する駆動増幅器の電源電圧に重畳する。
第２のブートストラップ回路は、電力増幅器より出力さ
れたパルス幅変調された信号を復調して得られたアナロ
グ信号より得られる電圧を電力増幅器を駆動する駆動増
幅器の電源電圧に重畳する。
れたパルス幅変調された信号を復調して得られたアナロ
グ信号より得られる電圧を電力増幅器を駆動する駆動増
幅器の電源電圧に重畳する。
〔実施例〕 以下、本発明のパルス増幅回路の一例を第１図に基づい
て説明する。
て説明する。
この第１図に示したものは第６図に示したものと同様に
ＮチャンネルMOS型FETをプッシュプル接続したパルス増
幅器12を備えたものであり、第６図の同一符号はそれぞ
れ同一部分を示しており、従ってこの説明は省略する。
ＮチャンネルMOS型FETをプッシュプル接続したパルス増
幅器12を備えたものであり、第６図の同一符号はそれぞ
れ同一部分を示しており、従ってこの説明は省略する。
この第１図に示したものは、100〜500KHzのパルスでブ
ーストする前記第１のブートストラップ回路13に加え、
さらにコンデンサC2とダイオードD2,D3および抵抗R1よ
り成り、オーディオ周波数でブーストする第２のブート
ストラップ回路14が設けられている。なお、C2はC1より
相当大きな例えば、500倍の容量が使用できる。また、R
1はC2の充電がゆるやかに行われピーク電流が大きくな
らないようにするためのものである。
ーストする前記第１のブートストラップ回路13に加え、
さらにコンデンサC2とダイオードD2,D3および抵抗R1よ
り成り、オーディオ周波数でブーストする第２のブート
ストラップ回路14が設けられている。なお、C2はC1より
相当大きな例えば、500倍の容量が使用できる。また、R
1はC2の充電がゆるやかに行われピーク電流が大きくな
らないようにするためのものである。
すなわち前記コンデンサC2の一端はチョークコイル６お
よびコンデンサ７より成るフィルタ回路を介した復調出
力端８に接続されており、その他端はダイオードD2を介
して上側のドライブアンプ10の駆動電圧ラインに接続さ
れている。
よびコンデンサ７より成るフィルタ回路を介した復調出
力端８に接続されており、その他端はダイオードD2を介
して上側のドライブアンプ10の駆動電圧ラインに接続さ
れている。
そして電源＋Ｂより抵抗R1およびダイオードD3を介して
コンデンサC2に、図示のように正（＋）の電圧が加わる
よう成されている。
コンデンサC2に、図示のように正（＋）の電圧が加わる
よう成されている。
以上の構成において、出力端８に得られるPWMアンプの
復調出力が第２図（ｂ）に示すように例えば正方向にス
イングした場合、その復調出力が同図（ａ）に示すよう
にコンデンサC2の一端を正電位に押し上げる。するとす
でに充電された正電圧にあるコンデンサC2他端側には、
前記押し上げられた正電圧が加わることになる。
復調出力が第２図（ｂ）に示すように例えば正方向にス
イングした場合、その復調出力が同図（ａ）に示すよう
にコンデンサC2の一端を正電位に押し上げる。するとす
でに充電された正電圧にあるコンデンサC2他端側には、
前記押し上げられた正電圧が加わることになる。
従ってコンデンサC2の他端に発生する正電圧はダイオー
ドD1,D3は逆極性となるためオフになる。
ドD1,D3は逆極性となるためオフになる。
上側のドライブアンプ10の駆動電圧が不足するのは上側
のFETQ5がオンする時であり、従って上側のFETQ5がオン
した際にはこの第２のブートストラップ回路14からも上
側のドライブアンプ10の駆動電圧ラインに対してバイア
スが与えられることになる。
のFETQ5がオンする時であり、従って上側のFETQ5がオン
した際にはこの第２のブートストラップ回路14からも上
側のドライブアンプ10の駆動電圧ラインに対してバイア
スが与えられることになる。
以上の構成により、たとえばアナログ信号の入力が100
％変調を越え、第１のブートストラップ回路13の機能が
停止したとしても第２のブートストラップ回路14の動作
により、上側のドライブンアンプ10には充分な駆動電圧
が確保でき、PWMアンプが異常出力状態となるのを防止
できる。
％変調を越え、第１のブートストラップ回路13の機能が
停止したとしても第２のブートストラップ回路14の動作
により、上側のドライブンアンプ10には充分な駆動電圧
が確保でき、PWMアンプが異常出力状態となるのを防止
できる。
すなわち、この実施例によると、０〜100％変調の領域
においては第１のブートストラップ回路13が動作し、数
％〜100％以上の変調の領域においては第２のブートス
トラップ回路14が動作することになる。
においては第１のブートストラップ回路13が動作し、数
％〜100％以上の変調の領域においては第２のブートス
トラップ回路14が動作することになる。
上述した実施例では、第１のブートストラップ回路13の
コンデンサC1の電圧が第２のブートストラップ回路14の
コンデンサC2の電圧より低い場合はコンデンサC2よりC1
に電荷が移動し、ドライブアンプ10に重畳する電圧が変
動して歪の発生要因となる。
コンデンサC1の電圧が第２のブートストラップ回路14の
コンデンサC2の電圧より低い場合はコンデンサC2よりC1
に電荷が移動し、ドライブアンプ10に重畳する電圧が変
動して歪の発生要因となる。
第３図は上述のような不具合を解消した第２の実施例を
示し、コンデンサC1をダイオードD4を介して上側のドラ
イブアンプ10の駆動電圧ラインに接続するようにしてい
る。
示し、コンデンサC1をダイオードD4を介して上側のドラ
イブアンプ10の駆動電圧ラインに接続するようにしてい
る。
ダイオードD4を挿入したことにより、第２のブートスト
ラップ回路14より発生した電圧は第１のブートストラッ
プ回路13より発生する電圧には関与せずに、またドライ
ブアンプ10に重畳する電圧は第１のブートストラップ回
路13で発生する電圧と第２のブートストラップ回路14で
発生する電圧とのいづれか高い方の電圧が供給される。
すなわち、第４図に示すように、第１のブートストラッ
プ回路13のコンデンサC1の電圧（第４図の接続点Ｘ）が
第２のブートストラップ回路14のコンデンサC2の電圧よ
り高い場合はダイオードD4を介して電圧が供給され、ま
た逆に第２のブートストラップ回路14の電圧が高い場合
はダイオードD2を介して電圧が供給される。従って、ド
ライブアンプ10の電源電位が安定するようになり、歪悪
化の要因が減るようになる。また、ダイオードD1及びD4
の接続点Ｘの電圧は２×＋Ｂ−VF、ダイオードD2のアノ
ード電圧は抵抗R1があるため約1.5×＋Ｂ−VFとなるの
で安定化する。
ラップ回路14より発生した電圧は第１のブートストラッ
プ回路13より発生する電圧には関与せずに、またドライ
ブアンプ10に重畳する電圧は第１のブートストラップ回
路13で発生する電圧と第２のブートストラップ回路14で
発生する電圧とのいづれか高い方の電圧が供給される。
すなわち、第４図に示すように、第１のブートストラッ
プ回路13のコンデンサC1の電圧（第４図の接続点Ｘ）が
第２のブートストラップ回路14のコンデンサC2の電圧よ
り高い場合はダイオードD4を介して電圧が供給され、ま
た逆に第２のブートストラップ回路14の電圧が高い場合
はダイオードD2を介して電圧が供給される。従って、ド
ライブアンプ10の電源電位が安定するようになり、歪悪
化の要因が減るようになる。また、ダイオードD1及びD4
の接続点Ｘの電圧は２×＋Ｂ−VF、ダイオードD2のアノ
ード電圧は抵抗R1があるため約1.5×＋Ｂ−VFとなるの
で安定化する。
なお、以上の説明では電源より上側のパルスを必要とす
る場合を例としたが、接地電位以下の逆バイアスを必要
とする場合には、ダイオード、コンデンサの極性を変更
することで対応可能であり、又実施例においては出力段
にＮチャンネルMOS型FETをプッシュプル接続した場合を
示したが、これに限定されるものではないことは明らか
である。
る場合を例としたが、接地電位以下の逆バイアスを必要
とする場合には、ダイオード、コンデンサの極性を変更
することで対応可能であり、又実施例においては出力段
にＮチャンネルMOS型FETをプッシュプル接続した場合を
示したが、これに限定されるものではないことは明らか
である。
以上説明したように、本発明によれば次の効果が得られ
る。
る。
駆動増幅器の電源電圧に重畳させる電圧を、パルス幅変
調されたプッシュプル構成の電力増幅器より出力される
パルス信号および電力増幅されたパルス幅変調されたパ
ルスを復調したアナログ信号との双方より得るようにし
たので、パルス幅変調の変調度が100％が連続する状態
が続いても安定に動作させることができる。
調されたプッシュプル構成の電力増幅器より出力される
パルス信号および電力増幅されたパルス幅変調されたパ
ルスを復調したアナログ信号との双方より得るようにし
たので、パルス幅変調の変調度が100％が連続する状態
が続いても安定に動作させることができる。
また、駆動増幅器に重畳する電圧を電力増幅器より出力
されるパルス信号より得た電圧とパルス幅変調されたパ
ルス信号を復調したアナログ信号より得た電圧とのいづ
れか高い方の電圧を重畳するようにしたので、双方の電
圧が補間しあい安定な電圧を供給することができ、歪を
発生させる要因を無くすことができる。
されるパルス信号より得た電圧とパルス幅変調されたパ
ルス信号を復調したアナログ信号より得た電圧とのいづ
れか高い方の電圧を重畳するようにしたので、双方の電
圧が補間しあい安定な電圧を供給することができ、歪を
発生させる要因を無くすことができる。
第１図は本発明の一実施例を示した結線図、 第２図は第１図の回路中の２点の電圧波形を示す波形
図、 第３図は本発明の他の実施例を示した結線、 第４図は第３図中の３点の電圧波形を示す波形図、 第５図は従来のPWMアンプの基本構成を示したブロック
図、 第６図は従来のものの一例を示した結線図、 第７図は第５図の回路中の２点の電圧波形を示す波形
図、 第８図は第５図の回路の問題を説明するための波形図で
ある。 １……アナログ信号入力端、２……コンパレータ、３…
…三角波キャリア発信器、６……チョークコイル、７…
…コンデンサ、８……出力端、９……負荷、10,11……
ドライブアンプ、12……パルス増幅器、13……第１のブ
ートストラップ回路、14……第２のブートストラップ回
路。
図、 第３図は本発明の他の実施例を示した結線、 第４図は第３図中の３点の電圧波形を示す波形図、 第５図は従来のPWMアンプの基本構成を示したブロック
図、 第６図は従来のものの一例を示した結線図、 第７図は第５図の回路中の２点の電圧波形を示す波形
図、 第８図は第５図の回路の問題を説明するための波形図で
ある。 １……アナログ信号入力端、２……コンパレータ、３…
…三角波キャリア発信器、６……チョークコイル、７…
…コンデンサ、８……出力端、９……負荷、10,11……
ドライブアンプ、12……パルス増幅器、13……第１のブ
ートストラップ回路、14……第２のブートストラップ回
路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 達三 埼玉県川越市大字山田字西町25番地１ パ イオニア株式会社川越工場内 (56)参考文献 特開 昭61−171209（ＪＰ，Ａ)
Claims (2)
- 【請求項１】入力アナログ信号によりパルス幅変調を行
ない、パルス幅変調された信号を増幅した後で復調して
アナログ信号を出力するパルス幅変調増幅回路におい
て、 前記パルス幅変調されたパルス信号を増幅するプッシュ
プル構成の電力増幅器と該電力増幅器を駆動する駆動増
幅器と、 前記駆動増幅器に供給する電源電圧に、前記電力増幅器
の出力端からのパルス信号によって得られる電圧を重畳
する第１のブートストラップ回路と、 前記駆動増幅器に供給する電源電圧に、前記復調された
アナログ信号によって得られる電圧を重畳する第２のブ
ートストラップ回路と、 を備えたことを特徴とするパルス幅変調増幅回路。 - 【請求項２】前記駆動増幅器に供給する電源電圧に重畳
する電圧を、前記第１および第２のブートストラップ回
路より出力される電圧の中のいづれか高い方の電圧を重
畳させるようにしたことを特徴とする請求項１記載のパ
ルス幅変調増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336388A JPH0785525B2 (ja) | 1988-12-28 | 1989-12-27 | パルス幅変調増幅回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32880988 | 1988-12-28 | ||
| JP63-328809 | 1988-12-28 | ||
| JP1336388A JPH0785525B2 (ja) | 1988-12-28 | 1989-12-27 | パルス幅変調増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262705A JPH02262705A (ja) | 1990-10-25 |
| JPH0785525B2 true JPH0785525B2 (ja) | 1995-09-13 |
Family
ID=18214341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336388A Expired - Fee Related JPH0785525B2 (ja) | 1988-12-28 | 1989-12-27 | パルス幅変調増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4992749A (ja) |
| JP (1) | JPH0785525B2 (ja) |
| DE (1) | DE3943170C2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963086A (en) * | 1997-08-08 | 1999-10-05 | Velodyne Acoustics, Inc. | Class D amplifier with switching control |
| US6246296B1 (en) * | 1998-07-06 | 2001-06-12 | Kollmorgen Corporation | Pulse width modulator (PWM) with high duty cycle using bootstrap capacitor |
| US7180758B2 (en) * | 1999-07-22 | 2007-02-20 | Mks Instruments, Inc. | Class E amplifier with inductive clamp |
| US6469919B1 (en) | 1999-07-22 | 2002-10-22 | Eni Technology, Inc. | Power supplies having protection circuits |
| US6441685B1 (en) | 2000-03-17 | 2002-08-27 | Jl Audio, Inc. | Amplifier circuit and method for providing negative feedback thereto |
| US6300826B1 (en) * | 2000-05-05 | 2001-10-09 | Ericsson Telefon Ab L M | Apparatus and method for efficiently amplifying wideband envelope signals |
| JP4765316B2 (ja) * | 2002-07-18 | 2011-09-07 | ソニー株式会社 | パワーアンプ装置 |
| US6801063B1 (en) | 2003-06-17 | 2004-10-05 | Yazaki North America, Inc. | Charge compensated bootstrap driving circuit |
| JP3928728B2 (ja) * | 2003-09-19 | 2007-06-13 | ソニー株式会社 | デジタルアンプ |
| US20070146020A1 (en) * | 2005-11-29 | 2007-06-28 | Advanced Analogic Technologies, Inc | High Frequency Power MESFET Gate Drive Circuits |
| EP1964679B1 (en) * | 2005-12-22 | 2011-09-07 | Seiko Epson Corporation | Ink jet printer head drive device, drive control method, and ink jet printer |
| EP1980400B1 (en) | 2006-01-17 | 2014-06-25 | Seiko Epson Corporation | Ink jet printer head drive device and ink jet printer |
| US8240798B2 (en) * | 2006-01-20 | 2012-08-14 | Seiko Epson Corporation | Head drive apparatus of inkjet printer and inkjet printer |
| JPWO2007086375A1 (ja) * | 2006-01-25 | 2009-06-18 | セイコーエプソン株式会社 | インクジェットプリンタのヘッド駆動装置及びヘッド駆動方法、並びにインクジェットプリンタ |
| JP4930231B2 (ja) | 2006-07-20 | 2012-05-16 | セイコーエプソン株式会社 | 液体噴射装置 |
| JP2008049699A (ja) | 2006-07-24 | 2008-03-06 | Seiko Epson Corp | 液体噴射装置および印刷装置 |
| JP5141117B2 (ja) | 2006-07-24 | 2013-02-13 | セイコーエプソン株式会社 | 液体噴射装置および印刷装置 |
| JP4946685B2 (ja) * | 2006-07-24 | 2012-06-06 | セイコーエプソン株式会社 | 液体噴射装置および印刷装置 |
| JP2008132765A (ja) * | 2006-10-25 | 2008-06-12 | Seiko Epson Corp | 液体噴射装置および印刷装置 |
| US7731317B2 (en) * | 2007-01-12 | 2010-06-08 | Seiko Epson Corporation | Liquid jetting device |
| KR100884982B1 (ko) * | 2007-05-18 | 2009-02-20 | 주식회사 동부하이텍 | 디지털 전력 증폭 장치 |
| JP4518152B2 (ja) | 2008-01-16 | 2010-08-04 | セイコーエプソン株式会社 | 液体噴射装置及びインクジェットプリンタ |
| JP5256768B2 (ja) * | 2008-02-21 | 2013-08-07 | セイコーエプソン株式会社 | 液体噴射装置 |
| JP2010226334A (ja) * | 2009-03-23 | 2010-10-07 | Sanyo Electric Co Ltd | パルス幅変調増幅器 |
| US8344801B2 (en) | 2010-04-02 | 2013-01-01 | Mks Instruments, Inc. | Variable class characteristic amplifier |
| JP5582115B2 (ja) * | 2011-09-05 | 2014-09-03 | 三菱電機株式会社 | ブートストラップ回路、半導体装置 |
| US9214901B2 (en) | 2012-07-27 | 2015-12-15 | Mks Instruments, Inc. | Wideband AFT power amplifier systems with frequency-based output transformer impedance balancing |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6407073A (ja) * | 1964-06-20 | 1965-12-21 | ||
| US3939380A (en) * | 1974-02-21 | 1976-02-17 | Rca Corporation | Class D amplifier |
| JPS585522B2 (ja) * | 1974-12-23 | 1983-01-31 | ソニー株式会社 | パルスハバヒヘンチヨウシンゴウゾウフクカイロ |
| JPS5917885B2 (ja) * | 1976-11-25 | 1984-04-24 | ソニー株式会社 | 電界効果トランジスタ増巾回路 |
| JPS5947486B2 (ja) * | 1976-12-06 | 1984-11-19 | ソニー株式会社 | パルス幅変調増巾回路 |
| JPS59814Y2 (ja) * | 1977-04-22 | 1984-01-11 | ブライアン・ア−ネスト・アトウツド | Ｄ級増幅器 |
| JPS6047771B2 (ja) * | 1977-09-20 | 1985-10-23 | ソニー株式会社 | 増幅器の過負荷保護装置 |
| JPS5585135A (en) * | 1978-12-21 | 1980-06-26 | Sony Corp | Mos-fet switching circuit |
| US4463318A (en) * | 1982-08-30 | 1984-07-31 | Rca Corporation | Power amplifier circuit employing field-effect power transistors |
| US4743860A (en) * | 1987-03-10 | 1988-05-10 | Seeburg Phonograph Corporation | Audio power amplifier |
| JPH0728181B2 (ja) * | 1988-12-28 | 1995-03-29 | パイオニア株式会社 | パルス幅変調増幅回路 |
-
1989
- 1989-12-14 US US07/450,882 patent/US4992749A/en not_active Expired - Lifetime
- 1989-12-27 JP JP1336388A patent/JPH0785525B2/ja not_active Expired - Fee Related
- 1989-12-28 DE DE3943170A patent/DE3943170C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4992749A (en) | 1991-02-12 |
| DE3943170A1 (de) | 1990-07-12 |
| DE3943170C2 (de) | 1998-07-30 |
| JPH02262705A (ja) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0785525B2 (ja) | パルス幅変調増幅回路 | |
| US6489841B2 (en) | Class D audio amplifier | |
| US6118336A (en) | Start-up circuit for self oscillating class D modulator | |
| KR100435182B1 (ko) | Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기 | |
| US5554959A (en) | Linear power amplifier with a pulse density modulated switching power supply | |
| US6563376B2 (en) | Mute circuit and digital audio amplifier circuit | |
| WO1996013094A9 (en) | Power amplifier with switching power supply | |
| JP2009060466A (ja) | Ｄ級増幅装置 | |
| EP1184973B1 (en) | Power amplification equipment | |
| US6420930B1 (en) | Class D audio amplifier | |
| JP2959810B2 (ja) | パルス幅変調増幅器 | |
| JPH06303049A (ja) | Ｐｗｍ増幅器 | |
| JP3130919B2 (ja) | パルス幅変調増幅器 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JPH07254824A (ja) | 増幅器 | |
| JP4461637B2 (ja) | 音声信号再生装置 | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| US20240243704A1 (en) | Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit | |
| JPS6223484B2 (ja) | ||
| JPH0526812Y2 (ja) | ||
| JPH0136286B2 (ja) | ||
| CN101473532B (zh) | 放大电路及其方法 | |
| JPH0989941A (ja) | ピークホールド回路 | |
| JPH06232638A (ja) | ミューティング回路 | |
| JPH08228474A (ja) | 直流電圧変換電源装置とこれを用いた信号増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |