[go: up one dir, main page]

JPH0783261B2 - Synthesizer - Google Patents

Synthesizer

Info

Publication number
JPH0783261B2
JPH0783261B2 JP60195484A JP19548485A JPH0783261B2 JP H0783261 B2 JPH0783261 B2 JP H0783261B2 JP 60195484 A JP60195484 A JP 60195484A JP 19548485 A JP19548485 A JP 19548485A JP H0783261 B2 JPH0783261 B2 JP H0783261B2
Authority
JP
Japan
Prior art keywords
prescaler
frequency
vco
change
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60195484A
Other languages
Japanese (ja)
Other versions
JPS6256020A (en
Inventor
健 高野
英治 板谷
隆治 中村
雅文 志垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60195484A priority Critical patent/JPH0783261B2/en
Publication of JPS6256020A publication Critical patent/JPS6256020A/en
Publication of JPH0783261B2 publication Critical patent/JPH0783261B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第6図、第7図) 発明が解決しようとする問題点 問題点を解決するための手段(第1図) 作用(第2図) 実施例 (1)一実施例の構成(第3図、第4図) (2)一実施例の動作(第5図) 発明の効果 〔概要〕 本発明はプリスケーラを使用したシンセサイザにおい
て、遅延回路を設けて、プリスケーラの電源をオン・オ
フしたときに、VCOの負荷の変動におけるリアクタンス
成分の変化分がほぼ零になるようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Table of Contents] Outline Industrial field of application Conventional technology (Figs. 6 and 7) Problems to be solved by the invention Means for solving problems (Fig. 1) Action (FIG. 2) Embodiment (1) Configuration of one embodiment (FIGS. 3 and 4) (2) Operation of one embodiment (FIG. 5) Effect of the invention [Outline] The present invention uses a prescaler. In the synthesizer, a delay circuit is provided so that when the power of the prescaler is turned on / off, the change in the reactance component due to the change in the load of the VCO becomes almost zero.

〔産業上の利用分野〕[Industrial application field]

本発明はシンセサイザに係り、特にシンセサイザを低電
力化するため、プリスケーラの電源を間歇的に切断する
とともにこの切断時にVCOの出力周波数が略変動しない
ようにしたものに関する。
The present invention relates to a synthesizer, and more particularly to a synthesizer in which power of a prescaler is intermittently cut off and the output frequency of a VCO does not fluctuate substantially in order to reduce power consumption of the synthesizer.

〔従来の技術〕[Conventional technology]

シンセサイザは、例えば狭いバンド幅帯域にきわめて多
数の送信チヤネルが設けられる携帯用無線機や自動車用
無線機等における発振器として使用されている。
Synthesizers are used, for example, as oscillators in portable radios, automobile radios, etc., in which a very large number of transmission channels are provided in a narrow bandwidth band.

例えば約825MHz〜845MHzの帯域に30KHz単位で通信チヤ
ネルが設けられているとき、シンセサイザは30KHzの基
準発振器の出力周波数を瞬時に27500〜28166倍に逓倍す
ることが必要である。
For example, when the communication channel is provided in units of 30 KHz in the band of about 825 MHz to 845 MHz, the synthesizer needs to instantaneously multiply the output frequency of the reference oscillator of 30 KHz by 27500 to 28166 times.

このためにプログラマブル・デバイダの外にプリスケー
ラを使用し、プリスケーラであらかじめ電圧制御発振器
(VCO)の出力周波数をある程度分周し、それを上記プ
ログラマブル・デバイダでさらに分周することが必要で
ある。
For this purpose, it is necessary to use a prescaler in addition to the programmable divider, divide the output frequency of the voltage controlled oscillator (VCO) in advance by the prescaler to some extent, and further divide it by the programmable divider.

このような従来のシンセサイザの第1例を第6図及び第
7図にもとづき説明する。なおこの例では説明の都合
上、基準発振器として30KHzのものを使用し約800MHzの
出力周波数を発振する例について説明する。
A first example of such a conventional synthesizer will be described with reference to FIGS. 6 and 7. In this example, for convenience of explanation, an example in which a reference oscillator of 30 KHz is used and an output frequency of about 800 MHz is oscillated will be described.

第6図において、1は基準発振器でVCO(電圧制御発振
器)で構成されるもの、2は位相検波器、3はループ・
フイルタ、4はVCO、5はプリスケーラ、6はプログラ
マブル・デバイダ、7は位相検波器、8は基準電圧、9
はループ・フイルタ、G1〜G4はゲート回路、SWはスイッ
チ、OPはオペ・アンプである。
In FIG. 6, 1 is a reference oscillator, which is composed of a VCO (voltage controlled oscillator), 2 is a phase detector, 3 is a loop
Filter, 4 VCO, 5 prescaler, 6 programmable divider, 7 phase detector, 8 reference voltage, 9
Is a loop filter, G 1 to G 4 are gate circuits, SW is a switch, and OP is an operational amplifier.

スイッチSWが閉路しているときプリスケーラ5は動作状
態にあり、プリスケーラ5とプログラマブル・デバイダ
6で設定された倍数に基準発振器1の周波数が逓倍され
つVCO4より出力される。もしVCO4の発振周波数が変化す
れば、VCO4の出力はプリスケーラ5とプログラマブル・
デバイダ6により定まる分周比で分周されたゲート回路
G2の出力と、基準発振器1の出力であるゲート回路G1
出力に位相差が生じるので、位相検波器2より出力され
るこの位相差がローパス・フイルタよりなるループ・フ
イルタ3を介してVCO4の制御信号として印加され、この
位相差がなくなるように発振周波数が変化する。このよ
うにしてVCO4より一定の周波数の信号が発振されること
になる。
When the switch SW is closed, the prescaler 5 is in operation, and the frequency of the reference oscillator 1 is multiplied by a multiple set by the prescaler 5 and the programmable divider 6 and output from the VCO 4. If the oscillation frequency of VCO4 changes, the output of VCO4
A gate circuit divided by a dividing ratio determined by the divider 6.
The output of G2, the phase difference in the output of the gate circuit G 1 is the output of the reference oscillator 1 is caused, via the loop filter 3 the phase difference output from the phase detector 2 is formed of a low-pass filter VCO4 Is applied as a control signal, and the oscillation frequency changes so as to eliminate this phase difference. In this way, the VCO4 oscillates a signal of a constant frequency.

ところでこのプリスケーラ5は電力消費が大きく、これ
を携帯用無線機として使用する場合にはその電力消費を
節約することが要求される。したがって通話時にはプリ
スケーラ5のスイッチSWは閉成しておくものの待受け時
にはこのスイッチSWを大部分開放しておき、短時間閉成
することが提案されている。このようにすることにより
プリスケーラ5における電力消費量が大幅に減少する。
そしてスイッチSWを開放したとき、VCO4の発振周波数は
ゆっくりと変化することになるが、ときどきスイッチSW
をオンにしてVCO4の発振周波数を規定値にすることにな
る。
By the way, this prescaler 5 consumes a large amount of power, and it is required to save the power consumption when it is used as a portable radio device. Therefore, it is proposed that the switch SW of the prescaler 5 is closed during a call, but most of the switch SW is opened during standby and closed for a short time. By doing so, the power consumption of the prescaler 5 is significantly reduced.
When the switch SW is opened, the VCO4 oscillation frequency changes slowly, but sometimes the switch SW
Turn on to set the VCO4 oscillation frequency to the specified value.

なお、スイッチSWをオンにするとき、ゲートG1とG2の信
号の位相差が大きければ位相検波器2の出力も大きくな
り、VCO4が瞬間的に大きな周波数偏位をおこすことにな
る。したがって、ゲートG3、G4と位相検波器7、オペ・
アンプ8、ループ・フイルタ9等を設けることが必要と
なる。
When the switch SW is turned on, if the phase difference between the signals of the gates G 1 and G 2 is large, the output of the phase detector 2 also becomes large, and the VCO 4 momentarily causes a large frequency deviation. Therefore, the gates G 3 and G 4 and the phase detector 7
It is necessary to provide the amplifier 8, the loop filter 9 and the like.

すなわち、第7図に示す如く、待受け時にはプリスケー
ラ5のスイッチSWをオフにする。そして期間Nの経過
後、スイッチSWをオンにし、ゲートG3、G4をオンにす
る。このゲートG3、G4のオンによりこれらのゲートG3
G4の出力信号に位相差があれば位相検波器7がその位相
差信号を出力し、オペ・アンプOPの基準電圧8よりこれ
が大きくなれば制御信号が出力される。そしてこの出力
はループ・フイルタ9を経由して基準発振器VCXOに印加
されその周波数を制御する。このような制御がG3、G4
位相差が大きなうちは繰返される。その後、ゲートG1
G2がオンになるが、このときゲートG3とG4つまりゲート
G1、G2の出力信号の位相差はほとんどないので、位相検
波器2の出力はあまり大きくならず前記の如きVCO4の大
きな周波数跳びが防止されることになる。そして周波数
が規定値になるのでまたスイッチSWはオフとなる。この
ようなことが待受け状態の間くり返されることになる。
That is, as shown in FIG. 7, the switch SW of the prescaler 5 is turned off during standby. Then, after the lapse of the period N, the switch SW is turned on and the gates G 3 and G 4 are turned on. By turning on this gate G 3 , G 4 , these gate G 3 ,
If the output signal of G 4 has a phase difference, the phase detector 7 outputs the phase difference signal, and if it is larger than the reference voltage 8 of the operational amplifier OP, the control signal is output. This output is applied to the reference oscillator VCXO via the loop filter 9 to control its frequency. Such control is repeated while the phase difference between G 3 and G 4 is large. Then gate G 1 ,
G 2 turns on, but at this time gates G 3 and G 4 or gate
Since G 1, the phase difference between the G 2 of the output signal is little, so that the jump large frequency of the such as VCO4 not the output of the phase detector 2 is too large is prevented. Then, since the frequency becomes the specified value, the switch SW is turned off again. This is repeated during the standby state.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところでプリスケーラ5のスイッチSWをオン・オフする
度にプリスケーラ5のインピーダンスが変わるので、VC
O4の負荷インピーダンスは変化する。VCO4が非常に低い
Q(5〜10位)であるため、この負荷インピーダンスの
変動による影響を強く受け易く、プリスケーラ(あるい
はバッファ・アンプを使用する場合にはこのバッファ・
アンプ)の電源を切断するとこの負荷インピーダンスが
変動し、VCOの発振周波数が変化するという問題点が存
在する。
By the way, since the impedance of the prescaler 5 changes each time the switch SW of the prescaler 5 is turned on / off, VC
The load impedance of O4 changes. Since VCO4 has a very low Q (5th to 10th), it is easily affected by the change in this load impedance, and this prescaler (or buffer amplifier if a buffer amplifier is used).
When the power of (amplifier) is cut off, this load impedance fluctuates, and there is a problem that the VCO oscillation frequency changes.

したがって本発明の目的は、プリスケーラ等の電源を切
断してもVCOの負荷インピーダンスの変動しないシンセ
サイザを提供するものである。
Therefore, an object of the present invention is to provide a synthesizer in which the load impedance of the VCO does not change even when the power source such as the prescaler is cut off.

〔問題点を解決するための手段〕[Means for solving problems]

前記目的を達成するため、本発明のシンセサイザでは、
第1図に示す如く、基準発振部20の出力を位相比較器11
に入力するとともに、この位相比較器11にデバイダ15の
出力を印加し、位相比較器11の出力をローパス・フイル
タ12を経由してVCO13に印加するとともに、VCO13とプリ
スケーラ14との間に位相器として作用する遅延線路16を
挿入する。なお前記基準発振部20は、例えば第6図の基
準発振器1、位相検波器7、オペ・アンプOP、ループ・
フイルタ9、ゲートG3、G4等により構成してもよい。
In order to achieve the above object, the synthesizer of the present invention,
As shown in FIG. 1, the output of the reference oscillating unit 20 is fed to the phase comparator 11
The output of the divider 15 is applied to this phase comparator 11, the output of the phase comparator 11 is applied to the VCO 13 via the low-pass filter 12, and the phase shifter is connected between the VCO 13 and the prescaler 14. The delay line 16 acting as is inserted. The reference oscillating unit 20 includes, for example, the reference oscillator 1, the phase detector 7, the operational amplifier OP, the loop
It may be composed of a filter 9, gates G 3 , G 4 and the like.

〔作用〕[Action]

いま遅延線路16がないとき、プリスケーラ14のスイッチ
SWをオンにすればVCO13からみたインピーダンスは第2
図のスミス・チヤートにおけるA点に位置する。そして
スイッチSWをオフにしたときそのインピーダンスはわず
かに変動しB点に位置するものとなる。このようにスイ
ッチSWのオン・オフに応じインピーダンスがA点からB
点に変わるために周波数変動が生ずることになるが、本
発明では遅延線路16の存在により、第2図におけるθだ
け移動させているので、スイッチSWがオンのときインピ
ーダンスはA′点となりスイッチSWがオフのときB′点
となる。このときA′点およびB′点を通る等リアクタ
ンス線+jyを画くことが可能となり、A′点およびB′
点におけるリアクタンスの変化分は零となる。これによ
りVCO13の周波数変化分は零とすることができる。
Switch for prescaler 14 when delay line 16 is not present
If SW is turned on, the impedance seen from VCO13 is the second
It is located at point A in Smith Chart in the figure. Then, when the switch SW is turned off, its impedance slightly fluctuates and it is positioned at the point B. In this way, the impedance changes from point A to point B depending on whether the switch SW is on or off.
The frequency changes due to the change to the point, but in the present invention, since the delay line 16 is used to move by θ in FIG. 2, when the switch SW is on, the impedance becomes the point A ′ and the switch SW. When is off, it is point B '. At this time, it is possible to draw an equal reactance line + jy passing through the points A'and B ', and the points A'and B'
The change in reactance at the point becomes zero. As a result, the frequency change of the VCO 13 can be zero.

なお、周波数変化分は零とすることができる理由につい
て簡単に説明する。レジスタンスの変化が大きい場合
は、周波数が変化するが、インピーダンス変化が非常に
小さい場合には、周波数の変化はリアクタンスの変化に
依存する。
The reason why the frequency change can be zero will be briefly described. When the resistance change is large, the frequency changes, but when the impedance change is very small, the frequency change depends on the reactance change.

一般的にVCOとプリスケーラ間には非常に大きな減衰量
があり、(通常30dB程度の減衰量)を制御するVCOから
負荷のみたときの変化するインピーダンスは非常に少な
い(実際測定不可能な程度)。しかし、VCOは、チュー
ニングレンジが非常に大きい為、僅かなインピーダンス
の変化によって周波数が大幅に変化する。このような場
合においては、レジスタンスの変化による周波数の変化
を殆ど無視できる。従って、遅延線を挿入し、その長さ
をリアクタンス成分が変化しない長さに設定することに
より周波数変化を0にすることができるものである。
Generally, there is a very large amount of attenuation between the VCO and the prescaler, and the impedance that changes when the load is applied from the VCO that controls (usually about 30 dB of attenuation) is extremely small (actually unmeasurable). . However, since the VCO has a very large tuning range, a slight change in impedance causes a large change in frequency. In such a case, the change in frequency due to the change in resistance can be almost ignored. Therefore, the frequency change can be made zero by inserting the delay line and setting the length of the delay line so that the reactance component does not change.

〔実施例〕〔Example〕

(1)一実施例の構成 本発明の一実施例を第3図および第4図にもとづき、他
図を参照しながら説明する。
(1) Configuration of One Embodiment One embodiment of the present invention will be described based on FIGS. 3 and 4 and with reference to other drawings.

第3図は本発明の一実施例構成図、第4図は位相器とな
るその遅延線路例である。
FIG. 3 is a block diagram of an embodiment of the present invention, and FIG. 4 is an example of its delay line which becomes a phase shifter.

第3図において、他図と同符号部は同一部分を示してお
り、17、18、19はそれぞれバッファ用のアンプリ・フア
イアである。
In FIG. 3, the same parts as those in the other figures show the same parts, and 17, 18, and 19 are amplifires for buffers, respectively.

プログラマブル・デバイズ15は例えばシリアル・ビット
によりその分周比を変化するものであり、このプログラ
マブル・デバイダ15の分周比によりプリスケーラ14の分
周比も変わる、パルス・スワロー方式のものである。
The programmable device 15 is of a pulse swallow type in which the frequency division ratio is changed by, for example, a serial bit, and the frequency division ratio of the prescaler 14 is also changed by the frequency division ratio of the programmable divider 15.

遅延線路16は位相器として作用するものであって、例え
ば、第4図(a)に示す如く、ストリップ・ラインSTL
の一部をワイヤWで短絡したり、同(b)に示す如く、
インダクタンスL1とコンデンサC1、C2よりなるローパス
・フイルタを使用したり、同(c)に示す如く、インダ
クタンスL2、L3とコンデンサC3よりなるハイパス・フイ
ルタを使用することができるが、勿論これらに限定され
るものではない。
The delay line 16 acts as a phase shifter, and for example, as shown in FIG.
Short circuit with a wire W, or as shown in (b) of
It is possible to use a low-pass filter consisting of the inductance L 1 and the capacitors C 1 and C 2 , or a high-pass filter consisting of the inductances L 2 and L 3 and the capacitor C 3 as shown in (c). Of course, it is not limited to these.

基準発振部20は、第6図における基準発振器1、位相検
波器7、オペ・アンプOP、基準電圧8、ループ・フイル
タ9、ゲートG3、G4等により構成され、ゲートG1、G2
ふくめその動作も前記第6図のそれらと同様である。
The reference oscillating unit 20 is composed of the reference oscillator 1, the phase detector 7, the operation amplifier OP, the reference voltage 8, the loop filter 9, the gates G 3 and G 4 and the like in FIG. 6, and the gates G 1 and G 2 The operation is also similar to that of FIG. 6 described above.

(2)一実施例の動作 本発明においては、遅延線路16の存在により、スイッチ
SWをオンにしたとき、VCO13からみたインピーダンスは
第2図のA′点となり、オフにしたときB′点となる。
そしてこれらA′点およびB′点はいずれも等リアクタ
ンス線+jy上に存在するので、そのリアクタンス分は変
化せず、したがってプリスケーラ14のスイッチSWのオン
・オフにともなうVCO13の周波数変動はほとんどない。
(2) Operation of one embodiment In the present invention, the presence of the delay line 16 causes the switch
When SW is turned on, the impedance seen from the VCO 13 is point A'in FIG. 2, and when it is turned off, it is point B '.
Since both A'point and B'point exist on the equal reactance line + jy, the reactance amount does not change, and therefore, the frequency variation of the VCO 13 due to the ON / OFF of the switch SW of the prescaler 14 is hardly present.

実際には、共振器としてバラクタ・ダイオードのような
可変容量ダイオードを使用し、ラグリード・フイルタの
コンデンサが放電を行うためスイッチSWがオフのときVC
O13の制御電圧がわずかに変化するため、第5図の実線
に示す如く、きわめてわずかな周波数変動が存在する。
しかし、遅延線路が存在しない場合には、第5図に点線
で示す如きΔf以上も大きな周波数変動がある。
Actually, a variable capacitance diode such as a varactor diode is used as the resonator, and the capacitor of the lag lead filter discharges, so when the switch SW is off, VC
Since the control voltage of O13 slightly changes, there is a very slight frequency fluctuation as shown by the solid line in FIG.
However, when there is no delay line, there is a large frequency variation of Δf or more as shown by the dotted line in FIG.

〔発明の効果〕〔The invention's effect〕

本発明によればシンセサイザ中で一番消費電力の大きい
プリスケーラの電源を間歇的に切断してもVCOの周波数
変化分をほぼ零に近い状態で抑制することが可能とな
る。そのため消費電力が少なく、しかも特性の安定した
シンセサイザを提供することができる。
According to the present invention, even if the power source of the prescaler, which consumes the most power in the synthesizer, is intermittently cut off, the frequency change of the VCO can be suppressed to a value close to zero. Therefore, it is possible to provide a synthesizer with low power consumption and stable characteristics.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理構成図、 第2図は本発明の原理説明図、 第3図は本発明の一実施例構成図、 第4図は遅延線路例、 第5図は周波数変動状態説明図、 第6図は従来のシンセサイザの一例、 第7図は第6図におけるプリスケーラの電源スイッチSW
と、ゲートG1、G2、G3、G4のオン・オフ状態説明図であ
る。 1……規準発振器、2……位相検波器 3……ループ・フイルタ、4……VCO 5……プリスケーラ 6……プログラマブル・デバイダ 7……位相検波器、8……基準電圧 9……ループ・フイルタ 11……位相検波器、12……ループ・フイルタ 13……VCO、14……プリスケーラ 15……プログラマブル・デバイダ 16……遅延線路 17〜19……アンプリフアイア 20……基準発振部
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of the principle of the present invention, FIG. 3 is a block diagram of an embodiment of the present invention, FIG. 4 is an example of a delay line, and FIG. Explanatory drawing, FIG. 6 is an example of a conventional synthesizer, and FIG. 7 is a power switch SW of the prescaler in FIG.
FIG. 3 is an explanatory diagram of ON / OFF states of gates G 1 , G 2 , G 3 and G 4 . 1 ... Standard oscillator, 2 ... Phase detector 3 ... Loop filter, 4 ... VCO 5 ... Prescaler 6 ... Programmable divider 7 ... Phase detector, 8 ... Reference voltage 9 ... Loop Filter 11 …… Phase detector, 12 …… Loop filter 13 …… VCO, 14 …… Prescaler 15 …… Programmable divider 16 …… Delay line 17 ~ 19 …… Amplifier 20 …… Reference oscillator

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基準発信器と、位相検波器と、電圧制御発
信器と、プリスケーラと、プログラマブル・デバイダを
具備するシンセサイザにおいて、 電圧制御発信器と、プリスケーラとの間に、該電圧制御
発信器の負荷インピーダンスのリアクタンス分を変化さ
せない位相手段(16)を設け、 プリスケーラの電源を一定期間切断しても電圧制御発信
器の発信周波数の変動を抑制できるように構成したこと
を特徴とするシンセサイザ。
1. A synthesizer comprising a reference oscillator, a phase detector, a voltage control oscillator, a prescaler and a programmable divider, wherein the voltage control oscillator is provided between the voltage control oscillator and the prescaler. The synthesizer is characterized in that phase means (16) that does not change the reactance amount of the load impedance of is provided so that fluctuations in the oscillation frequency of the voltage controlled oscillator can be suppressed even when the power of the prescaler is cut off for a certain period.
JP60195484A 1985-09-04 1985-09-04 Synthesizer Expired - Lifetime JPH0783261B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60195484A JPH0783261B2 (en) 1985-09-04 1985-09-04 Synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195484A JPH0783261B2 (en) 1985-09-04 1985-09-04 Synthesizer

Publications (2)

Publication Number Publication Date
JPS6256020A JPS6256020A (en) 1987-03-11
JPH0783261B2 true JPH0783261B2 (en) 1995-09-06

Family

ID=16341851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195484A Expired - Lifetime JPH0783261B2 (en) 1985-09-04 1985-09-04 Synthesizer

Country Status (1)

Country Link
JP (1) JPH0783261B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556917B2 (en) * 2001-03-23 2004-08-25 三菱電機株式会社 Frequency synthesizer

Also Published As

Publication number Publication date
JPS6256020A (en) 1987-03-11

Similar Documents

Publication Publication Date Title
US5963100A (en) Frequency synthesizer having a speed-up circuit
JPH04119705A (en) Voltage controlled oscillator
JPH0327125B2 (en)
KR19980087241A (en) Lock-up Fastening Circuit of Frequency Synthesizer Using Phase-locked Loop
EP1227592A2 (en) Frequency synthesizer and method of generating frequency-divided signal
JPH0783261B2 (en) Synthesizer
US4015220A (en) Frequency shift keyed toned generator
KR970019145A (en) Radio Receiver
JP3533569B2 (en) FSK modulator
JP3028929B2 (en) Voltage controlled oscillator
JP3556917B2 (en) Frequency synthesizer
JP3715335B2 (en) PLL synthesizer circuit
JPH03131104A (en) Voltage controlled oscillator
KR100285307B1 (en) Voltage controlled oscillator device using coaxial resonator
KR200325843Y1 (en) An wide band voltage control oscillator using hybrid
JPH0818448A (en) Control circuit for phase-synchronous frequency synthesizer
KR0140919B1 (en) Frequency Synthesizer in Wireless Communication
KR950010314B1 (en) Ultra High Frequency Voltage Controlled Oscillator Circuit
JPS63131705A (en) Synthesizer modulation circuit
JP3024190B2 (en) Phase locked oscillator
JP3254334B2 (en) Frequency synthesizer
JPH0974315A (en) Modulation circuit
TW224545B (en) Resonator
JPH0345021A (en) Communication equipment
JPS62128211A (en) Frequency synthesizer