[go: up one dir, main page]

JPH0778762A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH0778762A
JPH0778762A JP20742493A JP20742493A JPH0778762A JP H0778762 A JPH0778762 A JP H0778762A JP 20742493 A JP20742493 A JP 20742493A JP 20742493 A JP20742493 A JP 20742493A JP H0778762 A JPH0778762 A JP H0778762A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
gaas
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20742493A
Other languages
Japanese (ja)
Inventor
Koji Ando
幸司 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20742493A priority Critical patent/JPH0778762A/en
Publication of JPH0778762A publication Critical patent/JPH0778762A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 リーク電流を大幅に低減できるとともに、電
流制御性に優れた、安価である半導体装置及びその製造
方法を提供する。 【構成】 GaAs基板1とノンドープGaAsバッフ
ァ層2の間に、GaAs層11と、Inx Ga1-x As
層12とを交互に複数積層してなる歪超格子層7を備
え、この複数のInx Ga1-x As層12を、基板から
遠いものほど小さいIn組成比xを有するよう形成し
た。
(57) [Summary] [Object] To provide a low-cost semiconductor device capable of significantly reducing a leak current, excellent in current controllability, and a manufacturing method thereof. [Structure] A GaAs layer 11 and an Inx Ga1-x As layer are provided between a GaAs substrate 1 and a non-doped GaAs buffer layer 2.
The strained superlattice layer 7 was formed by alternately laminating a plurality of layers 12, and the plurality of Inx Ga1-x As layers 12 were formed such that the In composition ratio x was smaller as it was farther from the substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置,および
その製造方法に関し、特に高周波での通信用に使用され
る化合物半導体装置,及びその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a compound semiconductor device used for high frequency communication and a manufacturing method thereof.

【0002】[0002]

【従来の技術】図7は、従来の半導体装置の構造を示す
断面図であり、図において、101は厚さが100〜2
00μmである半絶縁性GaAs基板,102はこの半
絶縁性GaAs基板101の上にエピタキシャル成長し
た、厚さが約1μmであるノンドープGaAsバッファ
層,103はこのノンドープGaAsバッファ層102
の上にエピタキシャル成長した、厚さが0.2〜0.5
μmであるn型GaAs動作層、104はこのn型Ga
As動作層103の上に形成した、厚さが約0.3μm
であるソース電極,105は上記n型GaAs動作層1
03の上に形成した、厚さが約0.3μmであるドレイ
ン電極,106は上記n型GaAs動作層103上に形
成した、厚さが約0.5μmであるゲート電極である。
2. Description of the Related Art FIG. 7 is a cross-sectional view showing the structure of a conventional semiconductor device. In the figure, 101 has a thickness of 100-2.
A semi-insulating GaAs substrate having a thickness of 00 μm, 102 is an undoped GaAs buffer layer having a thickness of about 1 μm, which is epitaxially grown on the semi-insulating GaAs substrate 101, and a non-doped GaAs buffer layer having a thickness of 103.
Epitaxially grown on, thickness is 0.2-0.5
n-type GaAs operating layer of μm, 104 is this n-type Ga
Formed on the As operating layer 103, the thickness is about 0.3 μm.
Is the source electrode, and 105 is the n-type GaAs operating layer 1
A drain electrode 106 having a thickness of about 0.3 μm formed on the gate electrode 03 and a gate electrode 106 having a thickness of about 0.5 μm formed on the n-type GaAs operating layer 103.

【0003】次に本半導体装置の製造工程について説明
する。GaAs基板101上に分子線エピタキシ(MB
E)法,有機金属気相成長(MOCVD)法,又は液相
エピタキシャル(LPE)法等を用いてノンドープGa
Asバッファ層102,及びn型GaAs動作層104
を順次エピタキシャル成長させた後、表面にソース電極
104、及びドレイン電極105を形成し、更にゲート
電極106を形成する。
Next, a manufacturing process of this semiconductor device will be described. Molecular beam epitaxy (MB
E) method, metal organic chemical vapor deposition (MOCVD) method, liquid phase epitaxial (LPE) method, etc.
As buffer layer 102 and n-type GaAs operating layer 104
Are sequentially epitaxially grown, a source electrode 104 and a drain electrode 105 are formed on the surface, and a gate electrode 106 is further formed.

【0004】次に本半導体装置の動作について説明す
る。ゲート106に電圧を印加することにより、n型G
aAs動作層103の中のキャリア空乏層を制御し、ソ
ース104とドレイン105間に流れる電流を制御す
る。
Next, the operation of this semiconductor device will be described. By applying a voltage to the gate 106, an n-type G
The carrier depletion layer in the aAs operation layer 103 is controlled, and the current flowing between the source 104 and the drain 105 is controlled.

【0005】通常、半導体材料としては安価である半絶
縁性GaAs基板101の表面には、104 〜105 cm
2 の転位等の欠陥が存在しており、この多くは、該基板
1上にエピタキシャル成長したGaAsバッファ層10
2,及びn型GaAs動作層103に受け継がれる。し
たがって、GaAsバッファ層102,及びn型GaA
s動作層103中に、基板1表面の欠陥に起因した欠陥
が生じる。
Usually, the surface of the semi-insulating GaAs substrate 101, which is inexpensive as a semiconductor material, has a surface area of 10 4 to 10 5 cm.
There are 2 dislocations and other defects, most of which are GaAs buffer layers 10 epitaxially grown on the substrate 1.
2, and n-type GaAs operating layer 103. Therefore, the GaAs buffer layer 102 and the n-type GaA
In the s-operation layer 103, a defect caused by a defect on the surface of the substrate 1 occurs.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ノンドープGaAsバ
ッファ層102中において、欠陥に起因する準位が形成
されることにより、絶縁性が悪くなるために電流のリー
クが発生するという問題点があった。
Since the conventional semiconductor device is configured as described above, the level due to defects is formed in the non-doped GaAs buffer layer 102, which deteriorates the insulating property. Therefore, there is a problem that current leakage occurs.

【0007】また、n型GaAs動作層102中におい
て、欠陥に起因する準位が形成されることにより、半導
体装置のソースとドレイン間に流れる電流の制御が困難
になる等の問題点があった。
Further, in the n-type GaAs operating layer 102, a level caused by a defect is formed, which makes it difficult to control the current flowing between the source and the drain of the semiconductor device. .

【0008】この発明は上記のような問題点を解消する
ためになされたもので、リーク電流を阻止することがで
きるとともに、電流制御性の劣化を防止できる安価であ
る半導体装置,及びその製造方法を提供することを目的
とする。
The present invention has been made to solve the above problems, and is an inexpensive semiconductor device capable of preventing a leak current and preventing deterioration of current controllability, and a method of manufacturing the same. The purpose is to provide.

【0009】[0009]

【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板とバッファ層との間に、結晶構造及び
格子定数が上記半導体基板のものと同一である第1の半
導体層と、結晶構造が上記半導体基板のものと同一であ
り、格子定数が上記半導体基板のものより大きい第2の
半導体層とを交互に複数積層してなる歪超格子層を備
え、該歪超格子層を構成する複数の第2の半導体層を、
上記半導体基板から遠いものほどその格子定数が上記バ
ッファ層の格子定数に近いものとなるよう形成したもの
である。
A semiconductor device according to the present invention comprises, between a semiconductor substrate and a buffer layer, a first semiconductor layer having the same crystal structure and lattice constant as those of the semiconductor substrate, and a crystal layer. A strained superlattice layer having the same structure as that of the semiconductor substrate and alternately laminating a plurality of second semiconductor layers having a lattice constant larger than that of the semiconductor substrate is provided, and the strained superlattice layer is configured. A plurality of second semiconductor layers,
The farther from the semiconductor substrate, the closer the lattice constant is to the lattice constant of the buffer layer.

【0010】また、この発明は上記半導体装置におい
て、上記歪超格子層とバッファ層との間に、結晶構造及
び格子定数が上記半導体基板のものと同一である第3の
半導体層と、結晶構造及び格子定数が上記半導体基板の
ものと同一であり、禁制帯幅が上記半導体基板のものよ
り大きい第4の半導体層とを交互に複数積層してなる超
格子層を備えたものである。
In the semiconductor device according to the present invention, between the strained superlattice layer and the buffer layer, a third semiconductor layer having the same crystal structure and lattice constant as that of the semiconductor substrate, and a crystal structure are provided. And a superlattice layer in which a plurality of fourth semiconductor layers having the same lattice constant as that of the semiconductor substrate and a forbidden band width larger than that of the semiconductor substrate are alternately laminated.

【0011】また、この発明は上記半導体装置におい
て、上記半導体基板,バッファ層,及び第1導電形動作
層を、それぞれGaAsから構成し、上記歪超格子層を
構成する第1の半導体層,及び第2の半導体層を、それ
ぞれGaAs,及びInx Ga1-x Asから構成し、上
記第2の半導体層である複数のInx Ga1-x As層
を、上記半導体基板から遠いものほど小さいIn組成比
xを有するよう形成したものである。
According to the present invention, in the above semiconductor device, the semiconductor substrate, the buffer layer, and the first conductivity type operation layer are each formed of GaAs, and the first semiconductor layer forming the strained superlattice layer, and The second semiconductor layers are composed of GaAs and Inx Ga1-x As, respectively, and the In composition ratio x is smaller as the plurality of Inx Ga1-x As layers that are the second semiconductor layers are farther from the semiconductor substrate. It is formed so as to have.

【0012】また、この発明は上記半導体装置におい
て、上記超格子層を構成する第3の半導体層及び第4の
半導体層を、それぞれGaAs及びAly Ga1-y As
から構成し、上記第4の半導体層である複数のAly G
a1-y As層を、0.2以上,0.3以下の範囲内の一
定のAl組成比yを有するよう形成したものである。
In the semiconductor device according to the present invention, the third semiconductor layer and the fourth semiconductor layer forming the superlattice layer are made of GaAs and Aly Ga1-y As, respectively.
And a plurality of Aly G which are the fourth semiconductor layers.
The a1-y As layer is formed so as to have a constant Al composition ratio y within the range of 0.2 or more and 0.3 or less.

【0013】また、この発明は上記半導体装置におい
て、上記半導体基板,バッファ層,及び第1導電形動作
層を、それぞれGaAsから構成し、上記歪超格子層を
構成する第1の半導体層,及び第2の半導体層を、それ
ぞれAly Ga1-y As,及びInx Ga1-x Asから
構成し、上記第1の半導体層である複数のAly Ga1-
y As層のAl組成比xを、0.2以上,0.3以下の
範囲内の一定値とし、上記第2の半導体層である複数の
Inx Ga1-x As層を、上記半導体基板から遠いもの
ほど小さいIn組成比xを有するようにしたものであ
る。
In the semiconductor device according to the present invention, the semiconductor substrate, the buffer layer, and the first-conductivity-type operating layer are each formed of GaAs, and the first semiconductor layer forming the strained superlattice layer is formed. The second semiconductor layers are composed of Aly Ga1-y As and Inx Ga1-x As, respectively, and a plurality of Aly Ga1-x that are the first semiconductor layers are formed.
The Al composition ratio x of the y As layer is set to a constant value within the range of 0.2 or more and 0.3 or less, and the plurality of Inx Ga1-x As layers that are the second semiconductor layers are located far from the semiconductor substrate. The In composition ratio x is as small as possible.

【0014】また、この発明は上記半導体装置におい
て、上記Aly Ga1-y Asからなる第1の半導体層
と、Inx Ga1-x Asからなる第2の半導体層との間
に、GaAs層を形成したものである。
In the semiconductor device according to the present invention, a GaAs layer is formed between the first semiconductor layer made of Aly Ga1-y As and the second semiconductor layer made of Inx Ga1-x As. It is a thing.

【0015】また、この発明に係る半導体装置の製造方
法は、半導体基板上に、結晶構造及び格子定数が上記半
導体基板のものと同一である第1の半導体層と、結晶構
造が上記半導体基板のものと同一であり、成長温度が大
きいほど格子定数が小さくなる第2の半導体層とを交互
に、かつ上記半導体基板の温度を上昇させながら成長し
て歪超格子層を形成し、その後、該歪超格子層上に上記
半導体基板と同一材料からなるバッファ層、及び上記半
導体基板と同一材料からなる第1導電形動作層を順次形
成するものである。
Further, in the method for manufacturing a semiconductor device according to the present invention, a first semiconductor layer having a crystal structure and a lattice constant identical to those of the semiconductor substrate and a crystal structure of the semiconductor substrate are provided on the semiconductor substrate. Second semiconductor layers which are the same as those of the first semiconductor layer and have a smaller lattice constant as the growth temperature increases, and are grown while increasing the temperature of the semiconductor substrate to form a strained superlattice layer. A buffer layer made of the same material as the semiconductor substrate and a first conductivity type operation layer made of the same material as the semiconductor substrate are sequentially formed on the strained superlattice layer.

【0016】また、この発明は上記半導体装置の製造方
法において、上記歪超格子層を形成した後、該歪超格子
層上に、半導体基板と同一材料からなる第3の半導体層
と、結晶構造及び格子定数が上記半導体基板のものと同
一であり、かつ禁制帯幅が上記半導体基板のものより大
きい第4の半導体層とを交互に複数成長させて超格子層
を形成し、その後、該超格子層上に上記バッファ層を形
成する工程を含むものである。
According to the present invention, in the method for manufacturing a semiconductor device, after forming the strained superlattice layer, a third semiconductor layer made of the same material as the semiconductor substrate and a crystal structure are formed on the strained superlattice layer. And a fourth semiconductor layer having the same lattice constant as that of the semiconductor substrate and a forbidden band width larger than that of the semiconductor substrate, are alternately grown to form a superlattice layer, and then the superlattice layer is formed. It includes a step of forming the buffer layer on the lattice layer.

【0017】また、この発明は上記半導体装置の製造方
法において、GaAs基板上に、上記第1の半導体層と
してGaAs層、第2の半導体層としてInx Ga1-x
As層を成長して歪超格子層を形成し、該歪超格子層上
にGaAsバッファ層及び第1導電形GaAs動作層を
形成するものである。
According to the present invention, in the method of manufacturing a semiconductor device, a GaAs layer is used as the first semiconductor layer and an Inx Ga1-x is used as the second semiconductor layer on a GaAs substrate.
An As layer is grown to form a strained superlattice layer, and a GaAs buffer layer and a first conductivity type GaAs operating layer are formed on the strained superlattice layer.

【0018】また、この発明は上記半導体装置の製造方
法において、上記歪超格子層上に、第3の半導体層とし
てGaAs層、第4の半導体層として0.2以上,0.
3以下の範囲内の一定のAl組成比yを有するAly G
a1-y As層を成長して超格子層を形成するものであ
る。
According to the present invention, in the method of manufacturing a semiconductor device described above, a GaAs layer is used as a third semiconductor layer, a fourth semiconductor layer is 0.2 or more, 0.
Aly G having a constant Al composition ratio y within the range of 3 or less
The a1-y As layer is grown to form a superlattice layer.

【0019】また、この発明は上記半導体装置の製造方
法において、GaAs基板上に、上記第1の半導体層と
して0.2以上,0.3以下の範囲内の一定のAl組成
比yを有するAly Ga1-y As層、第2の半導体層と
してInx Ga1-x As層を成長して歪超格子層を形成
し、該歪超格子層上にGaAsバッファ層及び第1導電
形GaAs動作層を順次形成するものである。
Further, according to the present invention, in the method of manufacturing a semiconductor device, Aly having a constant Al composition ratio y within the range of 0.2 or more and 0.3 or less as the first semiconductor layer on the GaAs substrate. A Ga1-y As layer and an Inx Ga1-x As layer as a second semiconductor layer are grown to form a strained superlattice layer, and a GaAs buffer layer and a first conductivity type GaAs operating layer are sequentially formed on the strained superlattice layer. To form.

【0020】また、この発明は上記半導体装置の製造方
法において、上記歪超格子層を構成するAly Ga1-y
As層及びInx Ga1-x As層の間にGaAs層を形
成する工程を含むものである。
Further, according to the present invention, in the method of manufacturing a semiconductor device described above, Aly Ga1-y forming the strained superlattice layer is formed.
This includes a step of forming a GaAs layer between the As layer and the Inx Ga1-x As layer.

【0021】[0021]

【作用】この発明においては、半導体基板とバッファ層
との間に、第1の半導体層と第2の半導体層とを交互に
複数積層してなる歪超格子層を備え、該歪超格子層を構
成する複数の第2半導体層を、上記半導体基板から遠い
ものほど上記バッファ層の格子定数に近い格子定数を有
する構造としたから、上記半導体基板表面の転位等の欠
陥が上記バッファ層及び上記動作層へ受け継がれること
を防ぐことができ、これによりリーク電流を阻止するこ
とができるとともに、電流制御性の劣化を防止すること
ができる。
According to the present invention, a strained superlattice layer having a plurality of first semiconductor layers and second semiconductor layers alternately laminated is provided between the semiconductor substrate and the buffer layer. Since the plurality of second semiconductor layers forming the structure have a lattice constant closer to the lattice constant of the buffer layer as the distance from the semiconductor substrate increases, defects such as dislocations on the surface of the semiconductor substrate cause defects in the buffer layer and the buffer layer. It is possible to prevent the current from being passed on to the operating layer, which makes it possible to prevent leakage current and prevent deterioration of current controllability.

【0022】また、この発明においては、上記歪超格子
層とバッファ層との間に、第3の半導体層と、禁制帯幅
が上記第3の半導体層のものより大きい第4の半導体層
とを交互に複数積層してなる超格子層を備えたから、上
記バッファ層と上記基板との間のリーク電流を大きく低
減することができる。
In the present invention, a third semiconductor layer is provided between the strained superlattice layer and the buffer layer, and a fourth semiconductor layer having a forbidden band width larger than that of the third semiconductor layer. Since a plurality of superlattice layers are alternately laminated, the leak current between the buffer layer and the substrate can be greatly reduced.

【0023】また、この発明においては、上記半導体基
板,バッファ層,第1導電形動作層,及び歪超格子層の
第1の半導体層を安価な材料であるGaAsにより構成
したから、リーク電流が小さく、電流制御性のよい半導
体装置を安価に得ることができる。
Further, in the present invention, since the semiconductor substrate, the buffer layer, the first-conductivity-type operation layer, and the first semiconductor layer of the strained superlattice layer are made of GaAs, which is an inexpensive material, leakage current is reduced. A semiconductor device which is small and has good current controllability can be obtained at low cost.

【0024】また、この発明においては、上記半導体基
板,バッファ層,及び第1導電形動作層をGaAsから
構成し、上記歪超格子層を構成する第1の半導体層を、
GaAsより禁制帯幅が大きいAly Ga1-y Asから
構成したから、上記バッファ層と上記基板との間のリー
ク電流をさらに低減させることができる。
Further, in the present invention, the semiconductor substrate, the buffer layer, and the first conductivity type operation layer are made of GaAs, and the first semiconductor layer constituting the strained superlattice layer is
Since it is made of AlyGa1-yAs having a band gap larger than that of GaAs, the leak current between the buffer layer and the substrate can be further reduced.

【0025】また、この発明においては、上記Aly G
a1-y Asからなる第1の半導体層と、Inx Ga1-x
Asからなる第2の半導体層との間に、GaAs層を介
在させているため、Inx Ga1-x Asからなる第2の
半導体層が、結晶性が良いGaAs層上に形成されるこ
ととなり、その結晶性を向上させることができる。
In the present invention, the above Aly G
a1-y As first semiconductor layer and Inx Ga1-x
Since the GaAs layer is interposed between the second semiconductor layer made of As, the second semiconductor layer made of Inx Ga1-x As is formed on the GaAs layer having good crystallinity. The crystallinity can be improved.

【0026】また、この発明においては、半導体基板上
に、第1の半導体層と、成長温度が大きいほど格子定数
が小さくなる第2の半導体層とを交互に、かつ上記半導
体基板の温度を上昇させながら成長して歪超格子層を形
成するから、上記基板の温度制御を行うだけで容易に歪
超格子層を得ることができ、さらに上記歪超格子層の上
記第1の半導体層を上記バッファ層に近いものほど結晶
性が良くなるように形成することができ、これにより、
リーク電流を低減させることができ、かつ、電流制御性
を向上させることができる半導体装置を歩留りよく得る
ことができる。
Further, in the present invention, the first semiconductor layer and the second semiconductor layer having a smaller lattice constant as the growth temperature becomes higher are alternately arranged on the semiconductor substrate, and the temperature of the semiconductor substrate is raised. Since the strained superlattice layer is grown while being grown, the strained superlattice layer can be easily obtained only by controlling the temperature of the substrate, and further, the first semiconductor layer of the strained superlattice layer is It can be formed so that the closer to the buffer layer, the better the crystallinity.
A semiconductor device capable of reducing the leak current and improving the current controllability can be obtained with high yield.

【0027】[0027]

【実施例】【Example】

実施例1.図1は本発明の第1の実施例による半導体装
置の構造を示す断面模式図であり、図1において、1は
厚さが100〜200μmである半絶縁性GaAs基
板、7はGaAs基板1の上に形成された歪超格子層
で、これは、厚さが50〜100オングストロームであ
るGaAs層11と、厚さが100〜200オングスト
ロームであるInx Ga1-x As層12とが、交互にエ
ピタキシャル成長されて形成されている。この歪超格子
層7のInx Ga1-x As層12とGaAs層11の配
置の繰返しは5周期となっており、また、歪超格子層7
中のInx Ga1-x As層12のIn組成比xは、基板
側から、0.2,0.16,0.12,0.08,0.
04となるよう構成されている。なお、Inx Ga1-x
As層12とGaAs層11により構成される歪超格子
層7は、5〜20周期程度となり、Inx Ga1-x As
層12のIn組成比xが約0.2以下の範囲内で、基板
側から上方に向かってIn組成比xが順次減少するよう
に形成すればよい。また、欠陥の受け継ぎを確実に防ぐ
ためには、上下2層のInx Ga1-x As層12の相互
間のIn組成比xの差は、できるだけ均等になるように
することが好ましい。この時、基板1及びバッファ層2
に接する層は、GaAs層11とInx Ga1-x As層
12のいずれでもよい。2は歪超格子層7の上に形成し
た、厚さが0.3〜0.5μmであるノンドープGaA
sバッファ層,3はバッファ層2の上に成長した、厚さ
が0.2〜0.5μmで、不純物濃度が1〜5×1017
cm-3であるn型GaAs動作層である。
Example 1. FIG. 1 is a schematic sectional view showing the structure of a semiconductor device according to a first embodiment of the present invention. In FIG. 1, 1 is a semi-insulating GaAs substrate having a thickness of 100 to 200 μm, and 7 is a GaAs substrate 1. The strained superlattice layer is formed on the GaAs layer 11 having a thickness of 50 to 100 angstroms and the Inx Ga1-x As layer 12 having a thickness of 100 to 200 angstroms alternately by epitaxial growth. Is formed. In the strained superlattice layer 7, the Inx Ga1-x As layer 12 and the GaAs layer 11 are repeatedly arranged for 5 cycles, and the strained superlattice layer 7
The In composition ratio x of the Inx Ga1-x As layer 12 is 0.2, 0.16, 0.12, 0.08, 0.
It is configured to be 04. Inx Ga1-x
The strained superlattice layer 7 composed of the As layer 12 and the GaAs layer 11 has a period of about 5 to 20 cycles, and the Inx Ga1-x As
The In composition ratio x of the layer 12 may be formed so that the In composition ratio x gradually decreases from the substrate side toward the upper side within a range of about 0.2 or less. Further, in order to surely prevent the inheritance of defects, it is preferable that the difference in the In composition ratio x between the upper and lower Inx Ga1-x As layers 12 is as uniform as possible. At this time, the substrate 1 and the buffer layer 2
The layer in contact with may be either the GaAs layer 11 or the Inx Ga1-x As layer 12. 2 is a non-doped GaA having a thickness of 0.3 to 0.5 μm formed on the strained superlattice layer 7.
The s buffer layer 3 is grown on the buffer layer 2 and has a thickness of 0.2 to 0.5 μm and an impurity concentration of 1 to 5 × 10 17.
It is an n-type GaAs operating layer of cm -3 .

【0028】次に動作について説明する。ゲート部に電
圧を印加すると、n型GaAs動作層3の中のキャリア
空乏層が変化し、これによって、ソースとドレイン間に
流れる電流が制御される。
Next, the operation will be described. When a voltage is applied to the gate portion, the carrier depletion layer in the n-type GaAs operating layer 3 changes, which controls the current flowing between the source and the drain.

【0029】次に作用について説明する。本実施例にお
いて、GaAs層11とInx Ga1-x As層12によ
り構成される歪超格子層7では、各層は欠陥が発生しな
い薄さで積層されているため、該各層内で新たな欠陥を
発生することはなく、また、各層の界面では歪超格子で
あることにより欠陥の受け継ぎを防ぐことができ、これ
により、基板1表面の転位等の欠陥を、この歪超格子層
7内で緩和して、これがバッファ層2に受け継がれるこ
とを防ぐことができる。また、Inx Ga1-xAs層1
2のIn組成比xを基板1側から成長方向、即ち上方に
向かって減少するようにしたので、Inx Ga1-x As
層12の格子定数は基板1から離れるにしたがってGa
Asバッファ層2の格子定数により近い値となり、歪超
格子層7上にバッファ層2を形成する際に、歪超格子層
7とバッファ層2との間で新たな欠陥が発生することが
ない。したがって、この歪超格子層7を設けたことによ
り、上述したようにGaAs基板1の表面上に多く見ら
れる転位等の欠陥が、その上に形成するバッファ層2、
及び動作層3に受け継がれることを防止することがで
き、これらバッファ層2,及び動作層3の結晶性を向上
させることができ、バッファ層2におけるリーク電流の
発生や、動作層3における電流の制御性の劣化を抑える
ことができる。
Next, the operation will be described. In the present embodiment, in the strained superlattice layer 7 composed of the GaAs layer 11 and the Inx Ga1-x As layer 12, each layer is laminated so as to have no defect, so that a new defect is generated in each layer. It does not occur, and the strained superlattice at the interface of each layer prevents the inheritance of defects, whereby defects such as dislocations on the surface of the substrate 1 are relaxed in the strained superlattice layer 7. Then, this can be prevented from being inherited by the buffer layer 2. Also, the Inx Ga1-x As layer 1
Since the In composition ratio x of 2 is decreased from the substrate 1 side in the growth direction, that is, in the upward direction, Inx Ga1-x As
The lattice constant of the layer 12 becomes Ga as the distance from the substrate 1 increases.
The value is closer to the lattice constant of the As buffer layer 2, and when the buffer layer 2 is formed on the strained superlattice layer 7, no new defect is generated between the strained superlattice layer 7 and the buffer layer 2. . Therefore, by providing this strained superlattice layer 7, as described above, defects such as dislocations, which are often found on the surface of the GaAs substrate 1, are formed on the buffer layer 2,
And the operation layer 3 can be prevented from being inherited, the crystallinity of the buffer layer 2 and the operation layer 3 can be improved, and the generation of leak current in the buffer layer 2 and the current in the operation layer 3 can be prevented. It is possible to suppress deterioration of controllability.

【0030】本実施例の半導体装置の製造は、分子線エ
ピタキシ法(以下MBE法と称す)や、有機金属気相成
長法(MOCVD法)等により行われるが、以下にMB
E法を使用した場合の製造方法について説明する。ま
ず、MBE装置内において、半絶縁性GaAs基板1上
に、GaAs層11とInx Ga1-x As層12を交互
にエピタキシャル成長させて歪超格子層7を形成する。
この時、Inx Ga1-xAs層12は、基板側のものか
ら、各層ごとにIn組成比xを0.2から0.04の間
で減少させながら形成するようにするが、このInの組
成比の制御は、Inの蒸発源セルの温度を変化させ、I
nの蒸発量を制御することにより行う。次に、該歪超格
子層7上にGaAsバッファ層2、及び動作層3を順次
エピタキシャル成長させ、更に、該動作層3上にソース
電極、ドレイン電極(図示せず)を形成した後、ゲート
電極(図示せず)を形成して半導体装置を得る。
The semiconductor device of this embodiment is manufactured by a molecular beam epitaxy method (hereinafter referred to as MBE method), a metal organic chemical vapor deposition method (MOCVD method), or the like.
The manufacturing method when the method E is used will be described. First, the strained superlattice layer 7 is formed by alternately epitaxially growing the GaAs layers 11 and the Inx Ga1-x As layers 12 on the semi-insulating GaAs substrate 1 in the MBE apparatus.
At this time, the Inx Ga1-x As layers 12 are formed from the substrate side while decreasing the In composition ratio x between 0.2 and 0.04 for each layer. Is controlled by changing the temperature of the In evaporation source cell,
This is performed by controlling the evaporation amount of n. Next, a GaAs buffer layer 2 and an operating layer 3 are sequentially epitaxially grown on the strained superlattice layer 7, a source electrode and a drain electrode (not shown) are further formed on the operating layer 3, and then a gate electrode is formed. (Not shown) is formed to obtain a semiconductor device.

【0031】このように本実施例においては、安価な材
料からなるGaAs基板1とGaAsバッファ2層の間
に、GaAs層11と、基板1から遠いものほど小さい
In組成比xを有したInx Ga1-x As層12とが交
互に複数積層された歪超格子層7を挿入するようにした
から、基板1表面の欠陥がバッファ層2,動作層3に受
け継がれるのを防ぐことができ、バッファ層2における
リーク電流の発生や、動作層3における電流の制御性の
劣化を抑えることができる優れた特性を備えた半導体装
置を安価に得ることができる。
As described above, in this embodiment, between the GaAs substrate 1 and the GaAs buffer 2 layer made of an inexpensive material, the GaAs layer 11 and the Inx Ga1 having a smaller In composition ratio x as the distance from the substrate 1 is smaller. Since the strained superlattice layers 7 in which a plurality of -x As layers 12 are alternately stacked are inserted, it is possible to prevent defects on the surface of the substrate 1 from being inherited to the buffer layer 2 and the operation layer 3, and It is possible to inexpensively obtain the semiconductor device having excellent characteristics capable of suppressing the generation of the leak current in the layer 2 and the deterioration of the controllability of the current in the operation layer 3.

【0032】実施例2.図3は本発明の第2の実施例に
よる半導体装置の製造方法の工程を示す断面模式図であ
り、図において、図1と同一符号は同一又は相当する部
分を示している。本第2の実施例は、上記第1の実施例
のようにMBE装置内においてInの蒸発量を変化さ
せ、歪超格子層7のIn組成比xを制御するかわりに、
Inの蒸発源セルの温度を一定にコントロールして、該
セルからのInの蒸発量を一定とし、成長時の基板温度
を変化させることにより、歪超格子層7内のInx Ga
1-xAs層12のIn組成比xを制御して、図1に示し
た上記第1の実施例と同様の構造の半導体装置を得るこ
とができるものである。
Example 2. FIG. 3 is a schematic sectional view showing the steps of a method for manufacturing a semiconductor device according to the second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 designate the same or corresponding parts. In the second embodiment, instead of changing the evaporation amount of In in the MBE apparatus and controlling the In composition ratio x of the strained superlattice layer 7 as in the first embodiment, instead of controlling the In composition ratio x,
The temperature of the In evaporation source cell is controlled to be constant, the evaporation amount of In from the cell is controlled to be constant, and the substrate temperature during growth is changed, whereby the Inx Ga in the strained superlattice layer 7 is changed.
By controlling the In composition ratio x of the 1-xAs layer 12, a semiconductor device having a structure similar to that of the first embodiment shown in FIG. 1 can be obtained.

【0033】次に本実施例2の製造方法を図1について
説明する。まず、GaAs基板1を準備した後、Inの
蒸発量が一定の状態で、基板温度を670℃程度から7
50℃程度まで上昇させながらInx Ga1-x As層1
2,及びGaAs層11を交互に成長させて、歪超格子
層7を形成する。ここで、図2はエピタキシャル成長時
のGaAs基板の温度と、Inの付着係数の関係を示す
図であるが、図2より、基板温度を670℃以上とする
と、基板へのInの付着係数が低下するという性質を有
することがわかる。したがって、この性質を用いて基板
温度をコントロールしながら、Inx Ga1-x As層1
2を基板1から遠いものほどIn組成比xが小さくなる
ように成長させるようにする。その後、該歪超格子層7
上にGaAsバッファ層2,GaAs動作層3を順次成
長させ、半導体装置を得る。
Next, the manufacturing method of the second embodiment will be described with reference to FIG. First, after preparing the GaAs substrate 1, the substrate temperature is changed from about 670 ° C. to 7 ° C. with a constant In evaporation amount.
Inx Ga1-x As layer 1 while increasing the temperature to about 50 ° C
The strained superlattice layer 7 is formed by alternately growing the 2 and GaAs layers 11. Here, FIG. 2 is a diagram showing the relationship between the temperature of the GaAs substrate during epitaxial growth and the sticking coefficient of In. From FIG. 2, when the substrate temperature is 670 ° C. or higher, the sticking coefficient of In to the substrate decreases. It turns out that it has the property of doing. Therefore, while controlling the substrate temperature by using this property, the Inx Ga1-x As layer 1
2 is grown so that the In composition ratio x decreases as the distance from the substrate 1 increases. Then, the strained superlattice layer 7
A GaAs buffer layer 2 and a GaAs operating layer 3 are sequentially grown thereon to obtain a semiconductor device.

【0034】本実施例2の製造方法においては、基板1
の温度が高くなるほど、基板1上に成長されるInx G
a1-x As層12,及びGaAs層11の結晶性は良く
なってくるので、歪超格子層7の結晶性は、基板から離
れるにしたがって上記実施例1の製造方法による場合よ
りも優れたものとなる。したがって、この歪超格子層7
上に形成するバッファ層2,及び動作層3の結晶性をよ
り向上させることができる。
In the manufacturing method of the second embodiment, the substrate 1
Inx G grown on the substrate 1 as the temperature of
Since the crystallinity of the a1-x As layer 12 and the GaAs layer 11 is improved, the crystallinity of the strained superlattice layer 7 is superior to that obtained by the manufacturing method of the above-described Example 1 as the distance from the substrate increases. Becomes Therefore, this strained superlattice layer 7
The crystallinity of the buffer layer 2 and the operation layer 3 formed above can be further improved.

【0035】このように本実施例においては、GaAs
基板1上に、GaAs層11とInx Ga1-x As層1
2を交互に、かつ該GaAs基板1の温度を上昇させな
がら成長させて歪超格子層7を形成するようにしたか
ら、基板1の温度を制御するだけで容易に歪超格子層7
が得られ、さらにバッファ層2,及び動作層3の結晶性
をより向上させることができ、これにより、より優れた
特性を備えた半導体装置を容易に歩留りよく得ることが
できる。
As described above, in the present embodiment, GaAs
GaAs layer 11 and Inx Ga1-x As layer 1 on the substrate 1
Since the strained superlattice layer 7 is formed by alternately growing 2 and increasing the temperature of the GaAs substrate 1, the strained superlattice layer 7 can be easily formed only by controlling the temperature of the substrate 1.
Further, the crystallinity of the buffer layer 2 and the operating layer 3 can be further improved, whereby a semiconductor device having more excellent characteristics can be easily obtained with high yield.

【0036】実施例3.図4(a) は、本発明の第3の実
施例による半導体装置の構造を示す模式図であり、図4
(b) は、本実施例3の半導体装置の主要部のバンドギャ
ップエネルギー分布を示す図である。図において、図1
と同一符号は同一又は相当する部分を示し、8はGaA
s層13とAly Ga1-y As層(y=0.3)14に
より構成される超格子層である。なお、Al組成比y
は、Aly Ga1-y As層14の禁制帯幅がGaAsの
禁制帯幅より大きくなるような、0.2〜0.3程度の
一定値であればよい。本第3の実施例の半導体装置は、
上記第1の実施例の半導体装置の歪超格子層7とバッフ
ァ層2の間に、超格子層8を設けたものである。
Example 3. FIG. 4A is a schematic view showing the structure of the semiconductor device according to the third embodiment of the present invention.
(b) is a diagram showing a bandgap energy distribution of a main part of the semiconductor device of the third embodiment. In the figure,
8 indicates GaA, and 8 indicates GaA.
It is a superlattice layer composed of an s layer 13 and an Aly Ga1-y As layer (y = 0.3) 14. The Al composition ratio y
Is a constant value of about 0.2 to 0.3 such that the forbidden band width of the Aly Ga1-y As layer 14 is larger than the forbidden band width of GaAs. The semiconductor device of the third embodiment is
The superlattice layer 8 is provided between the strained superlattice layer 7 and the buffer layer 2 of the semiconductor device of the first embodiment.

【0037】次に本実施例3の製造方法について説明す
る。まず、上記実施例1又は2に示した方法により、基
板1上に歪超格子層7を形成する。次に、MBE装置内
において、この歪超格子層7上に、650〜750℃程
度の一定の成長基板温度で、50〜100オングストロ
ームの範囲の一定の厚みを有するGaAs層13と、1
00〜200オングストロームの一定の厚みを有するA
ly Ga1-y As層(y=0.3)14とを、5〜20
周期程度となるように交互に形成する。その後、超格子
層8上にバッファ層2及び動作層3を形成したのち、動
作層2上にソース,ドレイン電極,及びゲート電極(図
示せず)を形成して半導体装置を得る。
Next, the manufacturing method of the third embodiment will be described. First, the strained superlattice layer 7 is formed on the substrate 1 by the method shown in the first or second embodiment. Next, in the MBE apparatus, a GaAs layer 13 having a constant thickness in the range of 50 to 100 angstroms is formed on the strained superlattice layer 7 at a constant growth substrate temperature of about 650 to 750 ° C. and 1
A having a constant thickness of 00 to 200 angstroms
ly Ga1-y As layer (y = 0.3) 14 and 5-20
It is formed alternately so as to have a cycle. After that, after forming the buffer layer 2 and the operating layer 3 on the superlattice layer 8, the source, drain electrode and the gate electrode (not shown) are formed on the operating layer 2 to obtain a semiconductor device.

【0038】本実施例においては、図4(b) に示すよう
に、Aly Ga1-y As層(y=0.3)14の禁制帯
幅がGaAsの禁制帯幅より大きいため、超格子層8が
電流阻止層として働くので、バッファ層2から基板1へ
流れるリーク電流を阻止することができる。
In this embodiment, as shown in FIG. 4 (b), the forbidden band width of the Aly Ga1-y As layer (y = 0.3) 14 is larger than that of GaAs. Since 8 acts as a current blocking layer, a leak current flowing from the buffer layer 2 to the substrate 1 can be blocked.

【0039】このように本実施例3においては、歪超格
子層7上に超格子層8を設けたことにより、バッファ層
2から流れるリーク電流を大きく低減することができ、
優れた特性を備えた半導体装置を得ることができる。
As described above, in the third embodiment, by providing the superlattice layer 8 on the strained superlattice layer 7, the leak current flowing from the buffer layer 2 can be greatly reduced,
A semiconductor device having excellent characteristics can be obtained.

【0040】実施例4.図5(a) は、本発明の第4の実
施例による半導体装置の構造を示す図であり、図5(b)
は、この半導体装置の主要部のバンドギャップエネルギ
ー分布を示す図である。図において、図4と同一符号は
同一又は相当する部分を示し、9はInx Ga1-x As
層12と、Aly Ga1-y As層14とにより構成され
る歪超格子層である。本実施例4は、上記第1又は第2
の実施例の歪超格子層7において、GaAs層11の代
わりに、厚さが100〜200オングストロームである
Aly Ga1-y As層(y=0.3)14を設けるよう
にして歪超格子層9を形成したものであり、上記実施例
1,又は2と同様の製造工程により形成される。なお、
Aly Ga1-y As層14のAl組成比yは、Aly G
a1-y As層14の禁制帯幅がGaAsの禁制帯幅より
大きくなるような、0.2〜0.3の間の一定値であれ
ばよい。また、一般にInx Ga1-x AsはGaAsに
直接接しないほうが結晶性がよいので、GaAs基板
1,及びGaAsバッファ層2に接する層は、Inx G
a1-x As層12よりもAly Ga1-y As層14とし
た方が良く、歪超格子層7とGaAs基板1,及びGa
Asバッファ層2との間の成長界面の結晶性を向上させ
ることができ、基板1上の欠陥の受け継ぎをより確実に
なくすことができるとともに、歪超格子層7とGaAs
基板1,及びGaAsバッファ層2との間で新たな欠陥
が発生することを防ぐことができる。
Example 4. FIG. 5A is a diagram showing the structure of the semiconductor device according to the fourth embodiment of the present invention, and FIG.
FIG. 4 is a diagram showing a band gap energy distribution of a main part of this semiconductor device. In the figure, the same reference numerals as those in FIG. 4 denote the same or corresponding portions, and 9 denotes Inx Ga1-x As
It is a strained superlattice layer composed of a layer 12 and an Aly Ga1-y As layer 14. The fourth embodiment is based on the first or second
In the strained superlattice layer 7 of the embodiment, the strained superlattice layer is provided by replacing the GaAs layer 11 with an Aly Ga1-y As layer (y = 0.3) 14 having a thickness of 100 to 200 angstroms. 9 is formed, and is formed by the manufacturing process similar to that of the first or second embodiment. In addition,
The Al composition ratio y of the Aly Ga1-y As layer 14 is Aly G
It may be a constant value between 0.2 and 0.3 such that the forbidden band width of the a1-y As layer 14 is larger than the forbidden band width of GaAs. In general, Inx Ga1-x As has better crystallinity when it is not in direct contact with GaAs. Therefore, the layer in contact with GaAs substrate 1 and GaAs buffer layer 2 is Inx G1-x As.
The Aly Ga1-y As layer 14 is better than the a1-x As layer 12, and the strained superlattice layer 7, the GaAs substrate 1, and Ga are
The crystallinity of the growth interface with the As buffer layer 2 can be improved, the inheritance of defects on the substrate 1 can be eliminated more reliably, and the strained superlattice layer 7 and the GaAs
It is possible to prevent new defects from being generated between the substrate 1 and the GaAs buffer layer 2.

【0041】本実施例においては、図5(b) に示すよう
に、Inx Ga1-x As層12とAly Ga1-y As層
14のバンドギャップエネルギー差は、上記第3の実施
例に示した超格子層8のAly Ga1-y As層(y=
0.3)14とGaAs層133との間のバンドギャッ
プエネルギー差より大きいので、本第4の実施例の歪超
格子層9は上記超格子層8よりも優れた電流阻止性能を
有していることがわかる。
In the present embodiment, as shown in FIG. 5B, the band gap energy difference between the Inx Ga1-x As layer 12 and the Aly Ga1-y As layer 14 is the same as that in the third embodiment. Aly Ga1-y As layer of superlattice layer 8 (y =
0.3) 14 and the GaAs layer 133 have a larger bandgap energy difference, the strained superlattice layer 9 of the fourth embodiment has better current blocking performance than the superlattice layer 8 described above. You can see that

【0042】このような本実施例4においても、歪超格
子層9を設けたことにより、バッファ層2,及び動作層
3の結晶性を向上させることができ、さらにバッファ層
2から流れるリーク電流を上記第3の実施例よりも阻止
することができるので、より高性能な半導体装置を得る
ことができる。
Also in the fourth embodiment as described above, by providing the strained superlattice layer 9, the crystallinity of the buffer layer 2 and the operation layer 3 can be improved, and the leak current flowing from the buffer layer 2 can be improved. Can be prevented as compared with the third embodiment, so that a higher performance semiconductor device can be obtained.

【0043】実施例5.図6(a) は、本発明の第5の実
施例による半導体装置の構造を示す図であり、図6(b)
は、この半導体装置の主要部のバンドギャップエネルギ
ー分布を示す図である。図において、10はGaAs層
17,Inx Ga1-x As層(x≦0.2)12,及び
Aly Ga1-y As層(y=0.3)14により構成さ
れる歪超格子層である。なお、Aly Ga1-y As層1
4のAl組成比yは、Aly Ga1-y As層14の禁制
帯幅がGaAsの禁制帯幅より大きくなるような、0.
2〜0.3の間の一定値であればよい。
Example 5. FIG. 6A is a diagram showing a structure of a semiconductor device according to a fifth embodiment of the present invention, and FIG.
FIG. 4 is a diagram showing a band gap energy distribution of a main part of this semiconductor device. In the figure, 10 is a strained superlattice layer composed of a GaAs layer 17, an Inx Ga1-x As layer (x≤0.2) 12, and an Aly Ga1-y As layer (y = 0.3) 14. In addition, the Aly Ga1-y As layer 1
The Al composition ratio y of 4 is 0. so that the forbidden band width of the Aly Ga1-y As layer 14 is larger than the forbidden band width of GaAs.
It may be a constant value between 2 and 0.3.

【0044】本第5の実施例の歪超格子層10は、上記
第4の実施例に示す構造の半導体装置において、歪超格
子層9を構成するAly Ga1-y As層(y=0.3)
14とInx Ga1-x As層12のそれぞれの間に、厚
さが50〜100オングストロームであるGaAs層1
7が挿入されるように、上記第4の実施例と同様の製造
方法により作製したものである。ここで、一般にGaA
sとAly Ga1-y Asを比較した場合、GaAsの方
が結晶性に優れているため、本第5の実施例のように、
Inx Ga1-x As層12をGaAs層17上に成長さ
せるほうが、上記第4の実施例に示した歪超格子層9の
ように、Inx Ga1-x As層12をAly Ga1-y A
s層14上に成長させるよりも、Inx Ga1-x As層
12の結晶性を向上させることができる。これによりI
nx Ga1-x As層12において、欠陥の受け継ぎをよ
り確実に防止することができ、優れた特性を有する半導
体装置を得ることができる。
The strained superlattice layer 10 of the fifth embodiment is the same as the Aly Ga1-y As layer (y = 0. 0) constituting the strained superlattice layer 9 in the semiconductor device having the structure shown in the fourth embodiment. 3)
14 and Inx Ga1-x As layer 12 each having a thickness of 50 to 100 angstroms.
7 is manufactured by the same manufacturing method as in the fourth embodiment. Here, in general, GaA
When s and Aly Ga1-y As are compared, GaAs is superior in crystallinity, and therefore, as in the fifth embodiment,
It is better to grow the Inx Ga1-x As layer 12 on the GaAs layer 17 to form the Inx Ga1-x As layer 12 on the Aly Ga1-y As layer 12 like the strained superlattice layer 9 shown in the fourth embodiment.
The crystallinity of the Inx Ga1-x As layer 12 can be improved more than that on the s layer 14. This makes I
In the nx Ga1-x As layer 12, inheritance of defects can be more reliably prevented, and a semiconductor device having excellent characteristics can be obtained.

【0045】なお、上記各実施例においては、基板とし
てGaAs基板を用い、該基板上にInx Ga1-x As
層と、Aly Ga1-y As層,またはGaAs層とによ
り構成される歪超格子層を設ける場合について説明した
が、本発明は、上記GaAs基板の代わりにGaAs以
外の材料からなる基板を用い、上記Inx Ga1-x As
層の代わりに、上記基板と同一の結晶構造を有し、かつ
上記基板より格子定数の大きい材料からなる層を用い、
上記GaAs層の代わりに上記基板と同一の結晶構造及
び格子定数を有する材料からなる層を用い、また、Al
y Ga1-y As層の代わりに上記基板と同一の結晶構造
及び格子定数を有し、かつ上記基板より禁制帯幅が大き
い材料からなる層を用いた場合についても適用でき、上
記各実施例と同様の効果を奏することができる。
In each of the above embodiments, a GaAs substrate is used as a substrate, and Inx Ga1-x As is formed on the substrate.
The case where a strained superlattice layer composed of a layer and an Aly Ga1-y As layer or a GaAs layer has been described, but the present invention uses a substrate made of a material other than GaAs instead of the GaAs substrate, The above Inx Ga1-x As
Instead of the layer, using a layer made of a material having the same crystal structure as the substrate and having a larger lattice constant than the substrate,
Instead of the GaAs layer, a layer made of a material having the same crystal structure and lattice constant as the substrate is used.
The present invention can be applied to the case where a layer made of a material having the same crystal structure and lattice constant as that of the above-mentioned substrate and a band gap larger than that of the above-mentioned substrate is used instead of the y Ga1-y As layer. The same effect can be achieved.

【0046】[0046]

【発明の効果】以上のようにこの発明によれば、半導体
基板とバッファ層との間に、第1の半導体層と第2の半
導体層とを交互に複数積層してなる歪超格子層を備え、
該歪超格子層を構成する複数の第2半導体層を、上記半
導体基板から遠いものほど上記バッファ層の格子定数に
近い格子定数を有する構造としたから、上記半導体基板
表面の転位等の欠陥が上記バッファ層及び上記動作層へ
受け継がれることを防ぐことができ、これによりリーク
電流を阻止することができるとともに、電流制御性の劣
化を防止することができる半導体装置を得られる効果が
ある。
As described above, according to the present invention, a strained superlattice layer formed by alternately laminating a plurality of first semiconductor layers and second semiconductor layers is provided between a semiconductor substrate and a buffer layer. Prepare,
Since the plurality of second semiconductor layers forming the strained superlattice layer have a structure having a lattice constant closer to the lattice constant of the buffer layer as the distance from the semiconductor substrate increases, defects such as dislocations on the surface of the semiconductor substrate are generated. The semiconductor device can be prevented from being inherited to the buffer layer and the operation layer, which can prevent a leak current and can prevent deterioration of current controllability.

【0047】また、この発明によれば、上記歪超格子層
とバッファ層との間に、第3の半導体層と、禁制帯幅が
上記第3の半導体層のものより大きい第4の半導体層と
を交互に複数積層してなる超格子層を備えたから、上記
バッファ層と上記基板との間のリーク電流を大きく低減
することができる高性能な半導体装置を得られる効果が
ある。
Further, according to the present invention, a third semiconductor layer is provided between the strained superlattice layer and the buffer layer, and a fourth semiconductor layer having a forbidden band width larger than that of the third semiconductor layer. Since a superlattice layer formed by alternately stacking a plurality of and is provided, there is an effect that a high-performance semiconductor device capable of greatly reducing the leak current between the buffer layer and the substrate can be obtained.

【0048】また、この発明によれば、上記半導体基
板,バッファ層,第1導電形動作層,及び歪超格子層の
第1の半導体層を安価な材料であるGaAsにより構成
したから、リーク電流が小さく、電流制御性のよい高性
能な半導体装置を安価に得られる効果がある。
Further, according to the present invention, since the semiconductor substrate, the buffer layer, the first conductivity type operation layer, and the first semiconductor layer of the strained superlattice layer are made of GaAs which is an inexpensive material, the leakage current Is small, and a high-performance semiconductor device with good current controllability can be obtained at low cost.

【0049】また、この発明によれば、上記半導体基
板,バッファ層,及び第1導電形動作層をGaAsから
構成し、上記歪超格子層を構成する第1の半導体層を、
GaAsより禁制帯幅が大きいAly Ga1-y Asから
構成したから、上記バッファ層と上記基板との間のリー
ク電流をさらに低減させられる効果がある。
Further, according to the present invention, the semiconductor substrate, the buffer layer, and the first conductivity type operation layer are made of GaAs, and the first semiconductor layer forming the strained superlattice layer is formed by:
Since it is composed of AlyGa1-yAs having a larger forbidden band width than GaAs, it has an effect of further reducing the leak current between the buffer layer and the substrate.

【0050】また、この発明によれば、上記Aly Ga
1-y Asからなる第1の半導体層と、Inx Ga1-x A
sからなる第2の半導体層との間に、GaAs層を介在
させているため、Inx Ga1-x Asからなる第2の半
導体層が、結晶性の良いGaAs層上に形成されること
となり、その結晶性を向上させることができる効果があ
る。
Further, according to the present invention, the above Aly Ga is
A first semiconductor layer of 1-y As and Inx Ga1-x A
Since the GaAs layer is interposed between the second semiconductor layer made of s, the second semiconductor layer made of Inx Ga1-x As is formed on the GaAs layer having good crystallinity, There is an effect that the crystallinity can be improved.

【0051】また、この発明によれば、半導体基板上
に、第1の半導体層と、成長温度が大きいほど格子定数
が小さくなる第2の半導体層とを交互に、かつ上記半導
体基板の温度を上昇させながら成長して歪超格子層を形
成するから、上記基板の温度制御を行うだけで容易に歪
超格子層を得ることができ、さらに上記歪超格子層の上
記第1の半導体層を上記バッファ層に近いものほど結晶
性が良くなるように形成することができ、これにより、
リーク電流を低減させることができ、かつ、電流制御性
を向上させることができる高性能な半導体装置を歩留り
よく得られる効果がある。
According to the present invention, the first semiconductor layer and the second semiconductor layer having a smaller lattice constant as the growth temperature increases are alternately provided on the semiconductor substrate, and the temperature of the semiconductor substrate is controlled. Since the strained superlattice layer is grown by raising the strained superlattice layer, the strained superlattice layer can be easily obtained only by controlling the temperature of the substrate. It can be formed so that the closer it is to the buffer layer, the better the crystallinity.
There is an effect that a high-performance semiconductor device capable of reducing the leak current and improving the current controllability can be obtained with high yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例による半導体装置の構
造を示す断面図である。
FIG. 1 is a sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention.

【図2】この発明の第2の実施例による半導体装置にお
ける成長基板温度とInの付着係数の関係を示す図であ
る。
FIG. 2 is a diagram showing a relationship between a growth substrate temperature and an In attachment coefficient in a semiconductor device according to a second embodiment of the present invention.

【図3】この発明の第2の実施例による半導体装置の製
造工程を示す断面模式図である。
FIG. 3 is a schematic sectional view showing a manufacturing process of a semiconductor device according to a second embodiment of the invention.

【図4】この発明の第3の実施例による半導体装置の構
造を示す断面図である。
FIG. 4 is a sectional view showing the structure of a semiconductor device according to a third embodiment of the present invention.

【図5】この発明の第4の実施例による半導体装置の構
造を示す断面図である。
FIG. 5 is a sectional view showing the structure of a semiconductor device according to a fourth embodiment of the present invention.

【図6】この発明の第5の実施例による半導体装置の構
造を示す断面図である。
FIG. 6 is a sectional view showing the structure of a semiconductor device according to a fifth embodiment of the present invention.

【図7】従来の半導体装置の構造を示す断面構造図であ
る。
FIG. 7 is a sectional structural view showing a structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 GaAs基板 2 ノンドープGaAsバッファ層 3 n型GaAs動作層 7 Inx Ga1-x As/GaAs歪超格子層 8 Aly Ga1-y As/GaAs超格子層 9 Inx Ga1-x As/Aly Ga1-y As歪超格子
層 10 GaAs/Inx Ga1-x As/Aly Ga1-y
As歪超格子層 11 GaAs層 12 Inx Ga1-x As層 13 GaAs層 14 Aly Ga1-y As層 17 GaAs層 101 GaAs基板 102 ノンドープGaAsバッファ層 103 n型GaAs動作層 104 ソース電極 105 ドレイン電極 106 ゲート電極
1 GaAs substrate 2 Non-doped GaAs buffer layer 3 n-type GaAs operating layer 7 Inx Ga1-x As / GaAs strained superlattice layer 8 Aly Ga1-y As / GaAs superlattice layer 9 Inx Ga1-x As / Aly Ga1-y As strained Superlattice layer 10 GaAs / Inx Ga1-x As / Aly Ga1-y
As strained superlattice layer 11 GaAs layer 12 Inx Ga1-x As layer 13 GaAs layer 14 Aly Ga1-y As layer 17 GaAs layer 101 GaAs substrate 102 non-doped GaAs buffer layer 103 n-type GaAs operating layer 104 source electrode 105 drain electrode 106 gate electrode

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年10月14日[Submission date] October 14, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項4[Name of item to be corrected] Claim 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項7[Name of item to be corrected] Claim 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0031[Correction target item name] 0031

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0031】このように本実施例においては、低品質で
安価なGaAs基板1とGaAsバッファ2層の間に、
GaAs層11と、基板1から遠いものほど小さいIn
組成比xを有したInx Ga1-x As層12とが交互に
複数積層された歪超格子層7を挿入するようにしたか
ら、基板1表面の欠陥がバッファ層2,動作層3に受け
継がれるのを防ぐことができ、バッファ層2におけるリ
ーク電流の発生や、動作層3における電流の制御性の劣
化を抑えることができる優れた特性を備えた半導体装置
を安価に得ることができる。
As described above, in this embodiment, the quality is low.
Between cheap GaAs substrate 1 and GaAs buffer 2 layers,
The farther from the GaAs layer 11 and the substrate 1, the smaller In
Since the strained superlattice layer 7 in which a plurality of Inx Ga1-x As layers 12 having the composition ratio x are alternately laminated is inserted, defects on the surface of the substrate 1 are inherited to the buffer layer 2 and the operation layer 3. It is possible to obtain a semiconductor device having excellent characteristics that can prevent the occurrence of leakage current and suppress the generation of leak current in the buffer layer 2 and the deterioration of current controllability in the operation layer 3 at low cost.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0048[Correction target item name] 0048

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0048】また、この発明によれば、上記半導体基
板,バッファ層,第1導電形動作層,及び歪超格子層の
第1の半導体層を低品質で安価なGaAs基板により構
成したから、リーク電流が小さく、電流制御性のよい高
性能な半導体装置を安価に得られる効果がある。
Further, according to the present invention, since the semiconductor substrate, the buffer layer, the first-conductivity-type operation layer, and the first semiconductor layer of the strained superlattice layer are made of a low-quality and inexpensive GaAs substrate , leakage is prevented. There is an effect that a high-performance semiconductor device having a small current and good current controllability can be obtained at low cost.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に順次形成された、半導体
基板と同一材料からなるバッファ層及び第1導電形動作
層を備えた半導体装置において、 上記半導体基板とバッファ層との間に設けられ、結晶構
造及び格子定数が上記半導体基板のものと同一である第
1の半導体層と、結晶構造が上記半導体基板のものと同
一であり、格子定数が上記半導体基板のものより大きい
第2の半導体層とを交互に複数積層してなる歪超格子層
を備え、 該歪超格子層を構成する複数の第2半導体層を、上記半
導体基板から遠いものほどその格子定数が上記バッファ
層の格子定数に近いものとなるよう形成したことを特徴
とすることを特徴とする半導体装置。
1. A semiconductor device comprising a buffer layer made of the same material as that of the semiconductor substrate and a first-conductivity-type operating layer, which are sequentially formed on the semiconductor substrate, and are provided between the semiconductor substrate and the buffer layer. A first semiconductor layer having a crystal structure and a lattice constant identical to those of the semiconductor substrate, and a second semiconductor layer having a crystal structure identical to that of the semiconductor substrate and a lattice constant larger than that of the semiconductor substrate. And the plurality of second semiconductor layers constituting the strained superlattice layer, the lattice constants of which are closer to the lattice constant of the buffer layer, the farther from the semiconductor substrate. A semiconductor device characterized by being formed so as to be close to each other.
【請求項2】 請求項1記載の半導体装置において、 上記歪超格子層とバッファ層との間に設けられ、結晶構
造及び格子定数が上記半導体基板のものと同一である第
3の半導体層と、結晶構造及び格子定数が上記半導体基
板のものと同一であり、禁制帯幅が上記半導体基板のも
のより大きい第4の半導体層とを交互に複数積層してな
る超格子層を備えていることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, further comprising a third semiconductor layer which is provided between the strained superlattice layer and the buffer layer and has the same crystal structure and lattice constant as those of the semiconductor substrate. A superlattice layer having the same crystal structure and the same lattice constant as that of the semiconductor substrate, and a plurality of fourth semiconductor layers having a forbidden band width larger than that of the semiconductor substrate are alternately laminated. A semiconductor device characterized by:
【請求項3】 請求項1記載の半導体装置において、 上記半導体基板,バッファ層,及び第1導電形動作層
は、それぞれGaAsから構成されており、 上記歪超格子層を構成する第1の半導体層,及び第2の
半導体層は、それぞれGaAs,及びInx Ga1-x A
sからなり、 上記第2の半導体層である複数のInx Ga1-x As層
は、上記半導体基板から遠いものほど小さいIn組成比
xを有していることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the semiconductor substrate, the buffer layer, and the first conductivity type operation layer are each made of GaAs, and the first semiconductor forming the strained superlattice layer. The layer and the second semiconductor layer are GaAs and Inx Ga1-x A, respectively.
and a plurality of Inx Ga1-x As layers, which are the second semiconductor layers, have a smaller In composition ratio x with increasing distance from the semiconductor substrate.
【請求項4】 請求項3記載の半導体装置において、 上記超格子層を構成する第3の半導体層及び第4の半導
体層は、それぞれGaAs及びAly Ga1-y Asから
なり、 上記第4の半導体層である複数のAly Ga1-y As層
は、0.2以上,0.3以下の範囲内の一定のAl組成
比yを有していることを特徴とする半導体装置。
4. The semiconductor device according to claim 3, wherein the third semiconductor layer and the fourth semiconductor layer forming the superlattice layer are made of GaAs and Aly Ga1-y As, respectively. A plurality of AlyGa1-yAs layers, which are layers, have a constant Al composition ratio y within a range of 0.2 or more and 0.3 or less.
【請求項5】 請求項1記載の半導体装置において、 上記半導体基板,バッファ層,及び第1導電形動作層
は、それぞれGaAsから構成されており、 上記歪超格子層を構成する第1の半導体層,及び第2の
半導体層は、それぞれAly Ga1-y As,及びInx
Ga1-x Asからなり、 上記第1の半導体層である複数のAly Ga1-y As層
は、0.2以上,0.3以下の範囲内の一定のAl組成
比yを有し、 上記第2の半導体層である複数のInx Ga1-x As層
は、上記半導体基板から遠いものほど小さいIn組成比
xを有していることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein the semiconductor substrate, the buffer layer, and the first conductivity type operation layer are each made of GaAs, and the first semiconductor forming the strained superlattice layer. The layer and the second semiconductor layer are Aly Ga1-y As and Inx, respectively.
The plurality of Aly Ga1-y As layers, which are Ga1-x As and are the first semiconductor layers, have a constant Al composition ratio y within the range of 0.2 or more and 0.3 or less, A plurality of Inx Ga1-x As layers, which are the second semiconductor layers, have a smaller In composition ratio x as they are farther from the semiconductor substrate.
【請求項6】 請求項5記載の半導体装置において、 上記Aly Ga1-y Asからなる第1の半導体層と、I
nx Ga1-x Asからなる第2の半導体層との間には、
GaAs層が形成されていることを特徴とする半導体装
置。
6. The semiconductor device according to claim 5, wherein the first semiconductor layer made of Aly Ga1-y As and I
Between the second semiconductor layer made of nx Ga1-x As,
A semiconductor device having a GaAs layer formed thereon.
【請求項7】 半導体基板上に、結晶構造及び格子定数
が上記半導体基板のものと同一である第1の半導体層
と、結晶構造が上記半導体基板のものと同一であり、成
長温度が大きいほど格子定数が小さくなる第2の半導体
層とを交互に、かつ上記半導体基板の温度を上昇させな
がら成長して歪超格子層を形成する工程と、 該歪超格子層上に上記半導体基板と同一材料からなるバ
ッファ層を形成する工程と、 該バッファ層上に上記半導体基板と同一材料からなる第
1導電形動作層を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
7. A first semiconductor layer having a crystal structure and a lattice constant identical to those of the semiconductor substrate on a semiconductor substrate, and a crystal structure identical to that of the semiconductor substrate, and a higher growth temperature Forming a strained superlattice layer by alternately growing second semiconductor layers having a smaller lattice constant and increasing the temperature of the semiconductor substrate, and forming the strained superlattice layer on the strained superlattice layer with the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: a step of forming a buffer layer made of a material; and a step of forming a first conductivity type operation layer made of the same material as the semiconductor substrate on the buffer layer.
【請求項8】 請求項7記載の半導体装置の製造方法に
おいて、 上記歪超格子層を形成した後、該歪超格子層上に、半導
体基板と同一材料からなる第3の半導体層と、結晶構造
及び格子定数が上記半導体基板のものと同一であり、か
つ禁制帯幅が上記半導体基板のものより大きい第4の半
導体層とを交互に複数成長させて超格子層を形成し、 その後、該超格子層上に上記バッファ層を形成すること
を特徴とする半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 7, wherein after forming the strained superlattice layer, a third semiconductor layer made of the same material as the semiconductor substrate and a crystal are formed on the strained superlattice layer. A plurality of fourth semiconductor layers having the same structure and lattice constant as those of the semiconductor substrate and having a forbidden band width larger than that of the semiconductor substrate are alternately grown to form a superlattice layer. A method of manufacturing a semiconductor device, comprising forming the buffer layer on a superlattice layer.
【請求項9】 請求項7記載の半導体装置の製造方法に
おいて、 GaAs基板上に、上記第1の半導体層としてGaAs
層、第2の半導体層としてInx Ga1-x As層を成長
して歪超格子層を形成し、 該歪超格子層上にGaAsバッファ層及び第1導電形G
aAs動作層を形成することを特徴とする半導体装置の
製造方法。
9. The method for manufacturing a semiconductor device according to claim 7, wherein GaAs is formed as the first semiconductor layer on a GaAs substrate.
Layer, a Inx Ga1-x As layer is grown as a second semiconductor layer to form a strained superlattice layer, and a GaAs buffer layer and a first conductivity type G are formed on the strained superlattice layer.
A method of manufacturing a semiconductor device, comprising forming an aAs operating layer.
【請求項10】 請求項8又は9記載の半導体装置の製
造方法において、 上記歪超格子層上に、第3の半導体層としてGaAs
層、第4の半導体層として0.2以上,0.3以下の範
囲内の一定のAl組成比yを有するAly Ga1-y As
層を成長して超格子層を形成することを特徴とする半導
体装置の製造方法。
10. The method for manufacturing a semiconductor device according to claim 8, wherein GaAs is formed as a third semiconductor layer on the strained superlattice layer.
Aly Ga1-y As having a constant Al composition ratio y within the range of 0.2 or more and 0.3 or less as the fourth semiconductor layer
A method for manufacturing a semiconductor device, which comprises growing a layer to form a superlattice layer.
【請求項11】 請求項7記載の半導体装置の製造方法
において、 GaAs基板上に、上記第1の半導体層として0.2以
上,0.3以下の範囲内の一定のAl組成比yを有する
Aly Ga1-y As層、第2の半導体層としてInx G
a1-x As層を成長して歪超格子層を形成し、 該歪超格子層上にGaAsバッファ層及び第1導電形G
aAs動作層を順次形成することを特徴とする半導体装
置の製造方法。
11. The method for manufacturing a semiconductor device according to claim 7, wherein the first semiconductor layer has a constant Al composition ratio y within a range of 0.2 or more and 0.3 or less on the GaAs substrate. Aly Ga1-y As layer, Inx G as second semiconductor layer
An a1-x As layer is grown to form a strained superlattice layer, and a GaAs buffer layer and a first conductivity type G are formed on the strained superlattice layer.
A method of manufacturing a semiconductor device, which comprises sequentially forming an aAs operation layer.
【請求項12】 請求項11記載の半導体装置の製造方
法において、 上記歪超格子層を構成するAly Ga1-y As層及びI
nx Ga1-x As層の間にGaAs層を形成する工程を
含むことを特徴とする半導体装置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 11, wherein the strained superlattice layer comprises an AlyGa1-yAs layer and an IyGa1-yAs layer.
A method of manufacturing a semiconductor device, comprising a step of forming a GaAs layer between nx Ga1-x As layers.
JP20742493A 1993-08-23 1993-08-23 Semiconductor device and manufacturing method thereof Pending JPH0778762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20742493A JPH0778762A (en) 1993-08-23 1993-08-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20742493A JPH0778762A (en) 1993-08-23 1993-08-23 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH0778762A true JPH0778762A (en) 1995-03-20

Family

ID=16539531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20742493A Pending JPH0778762A (en) 1993-08-23 1993-08-23 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0778762A (en)

Similar Documents

Publication Publication Date Title
JP3224437B2 (en) III-V compound semiconductor device
JP2009507362A (en) High electron mobility electronic device structures including native substrates and methods for manufacturing them
US5099295A (en) Compound semiconductor device which utilizes an electron supply layer which has a graded composition so that a constituent varies in percentage composition from one side to the other
US5856209A (en) Method of making compound semiconductor device having a reduced resistance
KR20120004409A (en) A semiconductor substrate, the manufacturing method of a semiconductor substrate, the determination method of a semiconductor substrate, and an electronic device
US5952672A (en) Semiconductor device and method for fabricating the same
JP2000349278A (en) III-V compound semiconductor crystal
US20060226413A1 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US20040169194A1 (en) Semiconductor device
EP0249371B1 (en) Semiconductor device including two compound semiconductors, and method of manufacturing such a device
JPH07183494A (en) Heterojunction FET
JP2620901B2 (en) GaAs heterostructure with stress compensation layer
JPH081955B2 (en) Method of manufacturing an inverted modulation-doped heterostructure
US20090045437A1 (en) Method and apparatus for forming a semi-insulating transition interface
KR20050086944A (en) High electron mobility epitaxial substrate
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
KR102781870B1 (en) AlGaN/GaN hetero-junction structure of HEMT Device of having multi-strain matching structure
US5773853A (en) Compound semiconductor device
JP2000068497A (en) GaN-based compound semiconductor device
JPH0778762A (en) Semiconductor device and manufacturing method thereof
US20220020871A1 (en) Stacked buffer in transistors
US20060255367A1 (en) Compound semiconductor epitaxial substrate
JP2808671B2 (en) Field effect transistor
JP4770130B2 (en) Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor
US20250311346A1 (en) Epitaxial wafer for gan hemt with enhanced electrical insulation and manufacturing method thereof