JPH0772824B2 - 表示システム - Google Patents
表示システムInfo
- Publication number
- JPH0772824B2 JPH0772824B2 JP3318813A JP31881391A JPH0772824B2 JP H0772824 B2 JPH0772824 B2 JP H0772824B2 JP 3318813 A JP3318813 A JP 3318813A JP 31881391 A JP31881391 A JP 31881391A JP H0772824 B2 JPH0772824 B2 JP H0772824B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- sequentially
- correction
- halftone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
- G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0421—Horizontal resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００２】
【産業上の利用分野】本発明は、表示装置の中間調レベ
ルを変換するシステムに関し、更に具体的に言うなら
ば、２Ｎの中間調レベルを表すＮビット信号を（Ｎは２
以上の整数）２Ｍの中間調レベルを表すＭビット信号
（ＭはＮ＞Ｍ≧１を満足する整数）に変換する表示シス
テムに関する。
ルを変換するシステムに関し、更に具体的に言うなら
ば、２Ｎの中間調レベルを表すＮビット信号を（Ｎは２
以上の整数）２Ｍの中間調レベルを表すＭビット信号
（ＭはＮ＞Ｍ≧１を満足する整数）に変換する表示シス
テムに関する。
【０００３】
【０００４】従来、例えばＣＲＴ表示装置及びＬＣＤ
（液晶表示）装置等の２つの表示装置をパーソナル・コ
ンピュータに接続することが要求されてきた。このよう
な構成は図２に示され、ここでパーソナル・コンピュー
タ２０の出力は、ディジタル・アナログ変換器２２及び
ＬＣＤ制御装置２３を夫々介してＣＲＴ表示装置２１及
びＬＣＤ装置２５へ接続される。２つの表示装置により
表示される中間調レベルは、互いに異なる。例えばＣＲ
Ｔ表示装置２１は６４中間調レベルを表示しそしてＬＣ
Ｄ装置２５は１６中間調レベルを表示する。パーソナル
・コンピュータ２０は、表示装置の画素毎に６ビット信
号を出力線に供給する。６ビット信号はＣＲＴ表示装置
２５の６４中間調レベルを表わす。各画素が１６中間調
レベルだけを表示するＬＣＤ装置２５上に６４中間調レ
ベルを表示することが要求されてきた。このため、ＬＣ
Ｄ制御装置２３は各６ビット信号に応答して４種類の４
ビット信号を発生する。４ビット信号は、ＬＣＤ装置２
５の１つの画素により表示される１６中間調レベルを表
わす。そして、ＬＣＤ装置２５の４つの画素は４つの４
ビット信号を表示するのに用いられ、その結果もしもパ
ーソナル・コンピュータ２０から供給される１つのイメ
ージの寸法が３２０×２００画素（ドット）であると、
図３に示す如くＣＲＴ表示装置２１は３２０×２００ド
ットを有し、そしてＬＣＤ装置２５は６４０×４００ド
ットを有する。上述の制御装置は米国特許第５０５９９
６２号に対応する特願昭６３ー２３６２９１号に示され
ている。図１で参照番号１、２、３、４、５、６、７、
８、９、１０、１２、２１、及び２５を附したブロック
は、特願昭第６３ー２３６２９１号の制御装置を示す。
ＣＲＴ表示装置２１の１画素のための１つの６ビット信
号に基づいてＬＣＤ装置２５のための４つの４ビット信
号を発生するための詳細な説明は、本発明も又特願昭６
３ー２３６２９１号のアルゴリズムを用いているので後
に述べる。
（液晶表示）装置等の２つの表示装置をパーソナル・コ
ンピュータに接続することが要求されてきた。このよう
な構成は図２に示され、ここでパーソナル・コンピュー
タ２０の出力は、ディジタル・アナログ変換器２２及び
ＬＣＤ制御装置２３を夫々介してＣＲＴ表示装置２１及
びＬＣＤ装置２５へ接続される。２つの表示装置により
表示される中間調レベルは、互いに異なる。例えばＣＲ
Ｔ表示装置２１は６４中間調レベルを表示しそしてＬＣ
Ｄ装置２５は１６中間調レベルを表示する。パーソナル
・コンピュータ２０は、表示装置の画素毎に６ビット信
号を出力線に供給する。６ビット信号はＣＲＴ表示装置
２５の６４中間調レベルを表わす。各画素が１６中間調
レベルだけを表示するＬＣＤ装置２５上に６４中間調レ
ベルを表示することが要求されてきた。このため、ＬＣ
Ｄ制御装置２３は各６ビット信号に応答して４種類の４
ビット信号を発生する。４ビット信号は、ＬＣＤ装置２
５の１つの画素により表示される１６中間調レベルを表
わす。そして、ＬＣＤ装置２５の４つの画素は４つの４
ビット信号を表示するのに用いられ、その結果もしもパ
ーソナル・コンピュータ２０から供給される１つのイメ
ージの寸法が３２０×２００画素（ドット）であると、
図３に示す如くＣＲＴ表示装置２１は３２０×２００ド
ットを有し、そしてＬＣＤ装置２５は６４０×４００ド
ットを有する。上述の制御装置は米国特許第５０５９９
６２号に対応する特願昭６３ー２３６２９１号に示され
ている。図１で参照番号１、２、３、４、５、６、７、
８、９、１０、１２、２１、及び２５を附したブロック
は、特願昭第６３ー２３６２９１号の制御装置を示す。
ＣＲＴ表示装置２１の１画素のための１つの６ビット信
号に基づいてＬＣＤ装置２５のための４つの４ビット信
号を発生するための詳細な説明は、本発明も又特願昭６
３ー２３６２９１号のアルゴリズムを用いているので後
に述べる。
【０００５】本発明は、ＬＣＤ装置２５にイメージを表
示するこのアルゴリズムを用いる際に生じた問題を解決
する。ＣＲＴ表示装置２１のＤＸドットが３２０ドット
に等しく、そしてＤＹドットが２００ドットに等しいと
する。ＣＲＴ表示装置２１により表示される１画素は、
ＬＣＤ装置２５の４画素により表示されるので、図３に
示す如くＸ方向の６４０ドット及びＹ方向の４００ドッ
トがＬＣＤ装置２５に要求される。ＣＲＴ表示装置２１
上に表示されるイメージの縦横比はＡ：Ｂに固定され
る。水平走査線間のピッチを決めるＣＲＴ表示装置２１
の電子ビームの垂直走査速度は、同じ水平方向イメージ
を２つの水平走査ライン上に反復的に表示するように制
御される。即ち２００×２＝４００本の水平走査線がＣ
ＲＴ表示装置２１の寸法Ｂ内に表示される。この制御
は、ＣＲＴ偏向回路のコンデンサ、コイル及び抵抗を調
整することにより行われる。ＣＲＴ表示装置とは対照的
に、ＬＣＤ装置の画素間のピッチはその製造時に決定さ
れる。多くの場合、ＬＣＤ装置２５の表示イメージ領域
の縦横比Ｃ：Ｄは、ＣＲＴ表示装置２１の表示イメージ
領域の縦横比Ａ：Ｂと異なりそれによりＬＣＤ装置２５
で表示されるイメージは、ＣＲＴ表示装置２１で表示さ
れるイメージに比べて垂直方向に圧縮若しくは伸長され
る。この問題を解決するために本発明の発明者は、ＣＲ
Ｔ表示装置と同じ縦横比（Ａ：Ｂ＝Ｅ：Ｆ）のイメージ
を表示するために図３に示す如く水平方向に６４０ドッ
ト及び垂直方向に４８０ドットを有するＬＣＤ装置を使
用することを試みた。６４０×４８０ドットのＬＣＤ装
置のピッチは、６４０×４００ドットのピッチに等し
い。Ａ：Ｂ＝Ｅ：Ｆを実現するために、５本の水平イメ
ージ・ライン毎に１本の水平イメージ・ラインが挿入即
ち加えられ、そして直前のイメージ・ラインと同じイメ
ージがこの加えられたラインに反復的に表示される。し
かしながら、本発明の発明者は、ラインをつけ加えるこ
とにより生じる新たな問題を見い出した。
示するこのアルゴリズムを用いる際に生じた問題を解決
する。ＣＲＴ表示装置２１のＤＸドットが３２０ドット
に等しく、そしてＤＹドットが２００ドットに等しいと
する。ＣＲＴ表示装置２１により表示される１画素は、
ＬＣＤ装置２５の４画素により表示されるので、図３に
示す如くＸ方向の６４０ドット及びＹ方向の４００ドッ
トがＬＣＤ装置２５に要求される。ＣＲＴ表示装置２１
上に表示されるイメージの縦横比はＡ：Ｂに固定され
る。水平走査線間のピッチを決めるＣＲＴ表示装置２１
の電子ビームの垂直走査速度は、同じ水平方向イメージ
を２つの水平走査ライン上に反復的に表示するように制
御される。即ち２００×２＝４００本の水平走査線がＣ
ＲＴ表示装置２１の寸法Ｂ内に表示される。この制御
は、ＣＲＴ偏向回路のコンデンサ、コイル及び抵抗を調
整することにより行われる。ＣＲＴ表示装置とは対照的
に、ＬＣＤ装置の画素間のピッチはその製造時に決定さ
れる。多くの場合、ＬＣＤ装置２５の表示イメージ領域
の縦横比Ｃ：Ｄは、ＣＲＴ表示装置２１の表示イメージ
領域の縦横比Ａ：Ｂと異なりそれによりＬＣＤ装置２５
で表示されるイメージは、ＣＲＴ表示装置２１で表示さ
れるイメージに比べて垂直方向に圧縮若しくは伸長され
る。この問題を解決するために本発明の発明者は、ＣＲ
Ｔ表示装置と同じ縦横比（Ａ：Ｂ＝Ｅ：Ｆ）のイメージ
を表示するために図３に示す如く水平方向に６４０ドッ
ト及び垂直方向に４８０ドットを有するＬＣＤ装置を使
用することを試みた。６４０×４８０ドットのＬＣＤ装
置のピッチは、６４０×４００ドットのピッチに等し
い。Ａ：Ｂ＝Ｅ：Ｆを実現するために、５本の水平イメ
ージ・ライン毎に１本の水平イメージ・ラインが挿入即
ち加えられ、そして直前のイメージ・ラインと同じイメ
ージがこの加えられたラインに反復的に表示される。し
かしながら、本発明の発明者は、ラインをつけ加えるこ
とにより生じる新たな問題を見い出した。
【０００６】この新たな問題点を説明する前に、特願昭
６３ー２３６２９１号のアルゴリズムを説明する。何故
ならばこの新たな問題点は、このアルゴリズムを使用す
ると共にイメージ・ラインを加えることにより生じるか
らである。図１を参照するに、前述の如くブロック１、
２、３、４、５、６、７、８、９、１０、１２、２１及
び２５は特願昭６３ー２３６２９１号のブロックであ
る。この特許出願のアルゴリズムの目的は、ＣＲＴ表示
装置２１の１画素例えば画素（０、０）のための１つの
６ビット信号に応答して、ＬＣＤ装置２５の１つの領域
１４Ａの４つの画素に４ドット・イメージを表示するた
めの４つの４ビット信号を発生することである。
６３ー２３６２９１号のアルゴリズムを説明する。何故
ならばこの新たな問題点は、このアルゴリズムを使用す
ると共にイメージ・ラインを加えることにより生じるか
らである。図１を参照するに、前述の如くブロック１、
２、３、４、５、６、７、８、９、１０、１２、２１及
び２５は特願昭６３ー２３６２９１号のブロックであ
る。この特許出願のアルゴリズムの目的は、ＣＲＴ表示
装置２１の１画素例えば画素（０、０）のための１つの
６ビット信号に応答して、ＬＣＤ装置２５の１つの領域
１４Ａの４つの画素に４ドット・イメージを表示するた
めの４つの４ビット信号を発生することである。
【０００７】制御装置１２が表示装置２１のドット位置
（０、０）の中間調信号例えば１０１０１０（１０進値
＝４２）を発生し、この２進値１０１０１０をレジスタ
１に記憶したとする。次に、制御装置１２は、２進値１
０１０１０の上位４ビット（即ちＭビット）１０１０を
線２を経てレジスタ４の下位４ビットに移す。ここでレ
ジスタ４の上位２ビットは常に００となっている。この
上位２ビット００をつけ加える理由は後述する。更に、
制御装置１２は、線３上の中間調信号１０１０１０の下
位２ビット（即ちＮ−Ｍビット）をアドレスとして用い
て、ディザ・テーブルと呼ばれるテーブル５、６、７及
び８の１つを選択する。テーブルの数は２Ｎ−Ｍ個であ
り、この実施例では４個のテーブルが用意されている。
ここでＮは２以上の整数であり、そしてＭはＮ＞Ｍ≧１
を満足する整数である。下位２ビットをｘ及びｙで表す
と、ｘ＝１及びｙ＝０であるのでテーブル７が選択され
る。各テーブルは、４つ、即ちＰ×Ｑ≧２Ｎ−Ｍを満足
するＰ×Ｑ個の修正値を記憶しており、各修正値は後述
する表示装置２５の領域１４Ａ、１４Ｂ、１４Ｃ、…の
夫々４つのドットの夫々に対応する。修正値は１０進値
で示されており０は２進値０００００に対応し、１は２
進値００００１に対応し、そして２進値がテーブルに記
憶されている。修正値は＋１５〜−１５のレンジのうち
の任意の値をとることができるが忠実性の観点から＋３
〜−３のレンジが適切である。修正値は−１５〜＋１５
の値を５ビットで表しており、負の値は２の補数で表さ
れている。テーブル７からの５ビット出力は符号拡張さ
れて更に上位ビットがつけ加えられる。例えばテーブル
の補正値が正の１の場合は００００１がテーブルに記憶
され更に符号拡張により０がつけ加えられ、その結果加
算器９への入力は０００００１である。テーブルの修正
値が−１である場合にはテーブルには１１１１１が記憶
され、そして符号拡張により１がつけ加えられて、その
結果６ビット１１１１１１が加算器９に供給される。こ
のように加算器の一方の入力が６ビットであるために、
前述の如く、レジスタ４で２ビット００がつけ加えられ
る。ＬＣＤ装置２５の領域１４Ａのドット（０、０）の
ための中間調信号を発生するために制御装置１２はテー
ブル７の左上の修正値０００００にビット０を附加した
００００００を加算器９に送る。次に、制御装置１２
は、加算器９を動作させて両入力ビットを加算する。テ
ーブル７の左上の補正値０を表す００００００が２＋Ｍ
ビット００１０１０と加算され合計値００１０１０が発
生される。制御装置１２は、この合計値００１０１０を
判別装置１０に送る。判別装置１０は、合計値が１５
（２進値００１１１１）よりも大きい時は１５（２進値
１１１１）を出力線に生じ、合計値が０（２進値０００
０００）よりも小さい場合（即ち負の場合）には０（２
進値００００）を出力線に生じ、そして１５≧合計値≧
０の場合には、合計値の下位４ビットを出力線に送る。
これらの判定のためには、合計値の上位２ビットを調べ
る。即ち、合計値の最上位ビットが１の時は合計値が負
であることを示し合計値の上位２ビットが０１の場合に
は合計値は１５よりも大きいことを示し、そして合計値
の上位２ビットが００の場合は１５≧合計値≧０を示
す。左上の修正値の場合、合計値は０１０１０なので、
この値を示す４ビット１０１０が表示装置１１の領域１
４のドット（０、０）の中間調信号としてＬＣＤ装置２
５に送られ、これにより中間調レベル１０（即ち２進値
１０１０）のドット（０、０）が表示される。次に、Ｌ
ＣＤ装置２５の領域１４Ａのドット（１、０）のための
中間調信号を発生するために、制御装置１２は、テーブ
ル７の右上の修正値１（２進値００００１）を読み出
し、符号拡張により６ビット即ち０００００１に変換し
て加算器９に送り、そしてレジスタ４の６ビット即ち０
０１０１０を加算器９に送る。次に、加算が行われる。
合計値は００１０１１であり、１５≧合計値≧０である
のでビット１０１１が、ＬＣＤ装置２５の領域１４のド
ット（１、０）の中間調信号として表示装置２５に送ら
れ、これによりドット（１、０）が中間調レベル１１
（２進値１０１１）で表示される。
（０、０）の中間調信号例えば１０１０１０（１０進値
＝４２）を発生し、この２進値１０１０１０をレジスタ
１に記憶したとする。次に、制御装置１２は、２進値１
０１０１０の上位４ビット（即ちＭビット）１０１０を
線２を経てレジスタ４の下位４ビットに移す。ここでレ
ジスタ４の上位２ビットは常に００となっている。この
上位２ビット００をつけ加える理由は後述する。更に、
制御装置１２は、線３上の中間調信号１０１０１０の下
位２ビット（即ちＮ−Ｍビット）をアドレスとして用い
て、ディザ・テーブルと呼ばれるテーブル５、６、７及
び８の１つを選択する。テーブルの数は２Ｎ−Ｍ個であ
り、この実施例では４個のテーブルが用意されている。
ここでＮは２以上の整数であり、そしてＭはＮ＞Ｍ≧１
を満足する整数である。下位２ビットをｘ及びｙで表す
と、ｘ＝１及びｙ＝０であるのでテーブル７が選択され
る。各テーブルは、４つ、即ちＰ×Ｑ≧２Ｎ−Ｍを満足
するＰ×Ｑ個の修正値を記憶しており、各修正値は後述
する表示装置２５の領域１４Ａ、１４Ｂ、１４Ｃ、…の
夫々４つのドットの夫々に対応する。修正値は１０進値
で示されており０は２進値０００００に対応し、１は２
進値００００１に対応し、そして２進値がテーブルに記
憶されている。修正値は＋１５〜−１５のレンジのうち
の任意の値をとることができるが忠実性の観点から＋３
〜−３のレンジが適切である。修正値は−１５〜＋１５
の値を５ビットで表しており、負の値は２の補数で表さ
れている。テーブル７からの５ビット出力は符号拡張さ
れて更に上位ビットがつけ加えられる。例えばテーブル
の補正値が正の１の場合は００００１がテーブルに記憶
され更に符号拡張により０がつけ加えられ、その結果加
算器９への入力は０００００１である。テーブルの修正
値が−１である場合にはテーブルには１１１１１が記憶
され、そして符号拡張により１がつけ加えられて、その
結果６ビット１１１１１１が加算器９に供給される。こ
のように加算器の一方の入力が６ビットであるために、
前述の如く、レジスタ４で２ビット００がつけ加えられ
る。ＬＣＤ装置２５の領域１４Ａのドット（０、０）の
ための中間調信号を発生するために制御装置１２はテー
ブル７の左上の修正値０００００にビット０を附加した
００００００を加算器９に送る。次に、制御装置１２
は、加算器９を動作させて両入力ビットを加算する。テ
ーブル７の左上の補正値０を表す００００００が２＋Ｍ
ビット００１０１０と加算され合計値００１０１０が発
生される。制御装置１２は、この合計値００１０１０を
判別装置１０に送る。判別装置１０は、合計値が１５
（２進値００１１１１）よりも大きい時は１５（２進値
１１１１）を出力線に生じ、合計値が０（２進値０００
０００）よりも小さい場合（即ち負の場合）には０（２
進値００００）を出力線に生じ、そして１５≧合計値≧
０の場合には、合計値の下位４ビットを出力線に送る。
これらの判定のためには、合計値の上位２ビットを調べ
る。即ち、合計値の最上位ビットが１の時は合計値が負
であることを示し合計値の上位２ビットが０１の場合に
は合計値は１５よりも大きいことを示し、そして合計値
の上位２ビットが００の場合は１５≧合計値≧０を示
す。左上の修正値の場合、合計値は０１０１０なので、
この値を示す４ビット１０１０が表示装置１１の領域１
４のドット（０、０）の中間調信号としてＬＣＤ装置２
５に送られ、これにより中間調レベル１０（即ち２進値
１０１０）のドット（０、０）が表示される。次に、Ｌ
ＣＤ装置２５の領域１４Ａのドット（１、０）のための
中間調信号を発生するために、制御装置１２は、テーブ
ル７の右上の修正値１（２進値００００１）を読み出
し、符号拡張により６ビット即ち０００００１に変換し
て加算器９に送り、そしてレジスタ４の６ビット即ち０
０１０１０を加算器９に送る。次に、加算が行われる。
合計値は００１０１１であり、１５≧合計値≧０である
のでビット１０１１が、ＬＣＤ装置２５の領域１４のド
ット（１、０）の中間調信号として表示装置２５に送ら
れ、これによりドット（１、０）が中間調レベル１１
（２進値１０１１）で表示される。
【０００８】制御装置１２はＣＲＴ表示装置２１のドッ
ト行０の第２番目のドット（１、０）について同様のレ
ベル変換を行い、ＬＣＤ装置２５の領域１４Ｂのドット
（２、０）及び（３、０）の中間調信号を発生してこれ
らのドットの表示を行う。同様にして、ＣＲＴ表示装置
２１のドット行０の第３番目のドット（２、０）及び後
続ドットを表示する毎に、ＬＣＤ装置２５の領域１４Ｃ
及び後続領域の２つのドットを表示する。このように表
示中間調レベルの数及び表示ドット数の異なる表示装置
２１及び２５に同じイメージを表示することができる。
又、ＣＲＴ表示装置２１の表示動作を行わずにＬＣＤ装
置２５の表示動作のみを行うことができ、又はこの逆も
できる。ＬＣＤ装置２５のライン２のドットに対する中
間調信号が同様にして発生される。この場合には、左下
の修正値０及び右下の修正値−１が、ＬＣＤ装置２５の
ライン１上のドット（０、１）及び（１、１）のための
中間調信号を発生するのに用いられる。このようにし
て、ＣＲＴ表示装置２１と同じイメージが、図３の６４
０×４００ドット（即ち縦横比Ｃ：Ｄ）のＬＣＤ装置２
５上に表示される。しかしながら、縦横比Ｃ：ＤはＣＲ
Ｔ表示装置２１のＡ：Ｂに等しくない。従って図３の６
４０×４８０ドットのＬＣＤ装置に縦横比Ｅ：Ｆ（＝
Ａ：Ｂ）のイメージを表示するために５水平ライン毎に
１本の水平ラインがつけ加えられた。図１１−１４は、
水平ラインをつけ加えた結果を示す。これらの図１１−
１４において、左端の４×４ドット・マトリックスは、
図１のディザ・マトリックス・テーブル５−８を示し、
中央のイメージは、特願昭６３ー２３６２９１号により
発生された６４０×４００ドットのＬＣＤ装置のイメー
ジ・ドットを示し、そして右端のイメージは、新たなラ
インを加えること即ち挿入することにより発生される６
４０×４８０ドットのＬＣＤ装置に対するイメージを示
す。
ト行０の第２番目のドット（１、０）について同様のレ
ベル変換を行い、ＬＣＤ装置２５の領域１４Ｂのドット
（２、０）及び（３、０）の中間調信号を発生してこれ
らのドットの表示を行う。同様にして、ＣＲＴ表示装置
２１のドット行０の第３番目のドット（２、０）及び後
続ドットを表示する毎に、ＬＣＤ装置２５の領域１４Ｃ
及び後続領域の２つのドットを表示する。このように表
示中間調レベルの数及び表示ドット数の異なる表示装置
２１及び２５に同じイメージを表示することができる。
又、ＣＲＴ表示装置２１の表示動作を行わずにＬＣＤ装
置２５の表示動作のみを行うことができ、又はこの逆も
できる。ＬＣＤ装置２５のライン２のドットに対する中
間調信号が同様にして発生される。この場合には、左下
の修正値０及び右下の修正値−１が、ＬＣＤ装置２５の
ライン１上のドット（０、１）及び（１、１）のための
中間調信号を発生するのに用いられる。このようにし
て、ＣＲＴ表示装置２１と同じイメージが、図３の６４
０×４００ドット（即ち縦横比Ｃ：Ｄ）のＬＣＤ装置２
５上に表示される。しかしながら、縦横比Ｃ：ＤはＣＲ
Ｔ表示装置２１のＡ：Ｂに等しくない。従って図３の６
４０×４８０ドットのＬＣＤ装置に縦横比Ｅ：Ｆ（＝
Ａ：Ｂ）のイメージを表示するために５水平ライン毎に
１本の水平ラインがつけ加えられた。図１１−１４は、
水平ラインをつけ加えた結果を示す。これらの図１１−
１４において、左端の４×４ドット・マトリックスは、
図１のディザ・マトリックス・テーブル５−８を示し、
中央のイメージは、特願昭６３ー２３６２９１号により
発生された６４０×４００ドットのＬＣＤ装置のイメー
ジ・ドットを示し、そして右端のイメージは、新たなラ
インを加えること即ち挿入することにより発生される６
４０×４８０ドットのＬＣＤ装置に対するイメージを示
す。
【０００９】テーブルの修正値及び値（Ｍビット）の和
がＬＣＤ装置の各画素に表示されるが、値（Ｍビット）
は一定値として考えることができるので、図１１−１４
には修正値のみが示されている。テーブル５、６、７及
び８の使用及び水平ラインの追加により生じる新たな問
題点は次の通りである。２×２ドットの４つのテーブル
５、６、７及び８は、図１のレジスタ１のビットＸ及び
Ｙ（Ｍ−Ｎビット）により指定される４つの中間調レベ
ルを表示するディザ・マトリックスと呼ばれる。人間の
眼が２×２のディザ・ドット・パターンを見る時、人間
の眼は２×２ドットを単一の画素として認識する。
がＬＣＤ装置の各画素に表示されるが、値（Ｍビット）
は一定値として考えることができるので、図１１−１４
には修正値のみが示されている。テーブル５、６、７及
び８の使用及び水平ラインの追加により生じる新たな問
題点は次の通りである。２×２ドットの４つのテーブル
５、６、７及び８は、図１のレジスタ１のビットＸ及び
Ｙ（Ｍ−Ｎビット）により指定される４つの中間調レベ
ルを表示するディザ・マトリックスと呼ばれる。人間の
眼が２×２のディザ・ドット・パターンを見る時、人間
の眼は２×２ドットを単一の画素として認識する。
【００１０】上述の観点から図１１−１４の中央のドッ
ト・パターンを評価すると、これら全ての中央のドット
・パターン内の任意の２×２ドットの中間調レベルの和
は同じ値であるので、これら全ての中央のドット・パタ
ーンは人間の眼に対して自然でなめらかな中間調レベル
を与える。即ち、図１１の中央のドット・イメージの任
意の２×２ドット・マトリックスの中間調レベルの和は
値−２に等しく、同様に、図１２における和は値−１に
等しく、図１３における和は値０に等しく、そして図１
４における和は値＋１に等しい。しかしながら、図１１
−１４の右端のドット・パターンに示される如く、直前
のドット・ライン１と同じドット・パターンの１本の水
平ドット・ライン２が追加即ち挿入されると、残りの部
分と異なる中間調レベルのイメージ・ラインが図１２−
１４の場合に人間の眼により観察されることが本発明の
発明者により見い出された。図１１を参照すると、右端
のドット・イメージの２本のドット・ライン０及び１、
１及び２、２及び３、並びに３及び４の中間調レベルの
和は、値−８に等しく、即ち、全ての和は互いに等し
く、その結果ドット・ライン２を追加した右端のドット
・イメージは人間の眼にはなめらかな中間調イメージと
して見える。図１２−１４の２本のドット・ライン１及
び２の中間調レベルの和を参照すると、２本のドット・
ライン１及び２の和は残りの２本のドット・ライン０及
び１、２及び３並びに３及び４の夫々の和と異なり、そ
れにより、２本のドット・ライン１及び２は、人間の眼
には、残りの部分と異なる中間調レベルの１本のイメー
ジ・ラインとして見える。このようなイメージ・ライン
は表示イメージの質を低下する。
ト・パターンを評価すると、これら全ての中央のドット
・パターン内の任意の２×２ドットの中間調レベルの和
は同じ値であるので、これら全ての中央のドット・パタ
ーンは人間の眼に対して自然でなめらかな中間調レベル
を与える。即ち、図１１の中央のドット・イメージの任
意の２×２ドット・マトリックスの中間調レベルの和は
値−２に等しく、同様に、図１２における和は値−１に
等しく、図１３における和は値０に等しく、そして図１
４における和は値＋１に等しい。しかしながら、図１１
−１４の右端のドット・パターンに示される如く、直前
のドット・ライン１と同じドット・パターンの１本の水
平ドット・ライン２が追加即ち挿入されると、残りの部
分と異なる中間調レベルのイメージ・ラインが図１２−
１４の場合に人間の眼により観察されることが本発明の
発明者により見い出された。図１１を参照すると、右端
のドット・イメージの２本のドット・ライン０及び１、
１及び２、２及び３、並びに３及び４の中間調レベルの
和は、値−８に等しく、即ち、全ての和は互いに等し
く、その結果ドット・ライン２を追加した右端のドット
・イメージは人間の眼にはなめらかな中間調イメージと
して見える。図１２−１４の２本のドット・ライン１及
び２の中間調レベルの和を参照すると、２本のドット・
ライン１及び２の和は残りの２本のドット・ライン０及
び１、２及び３並びに３及び４の夫々の和と異なり、そ
れにより、２本のドット・ライン１及び２は、人間の眼
には、残りの部分と異なる中間調レベルの１本のイメー
ジ・ラインとして見える。このようなイメージ・ライン
は表示イメージの質を低下する。
【００１１】
【発明が解決しようとする課題】本発明の目的は、前述
の問題点を解決する表示システムを提供することであ
る。
の問題点を解決する表示システムを提供することであ
る。
【００１２】
【００１３】夫々２Nの中間調レベルを表すＮビット信
号を２M中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換する本発明の表示システムは、各Ｎビットを高い桁
のＭビット及び低い桁のＮ−Ｍビットに分ける手段と、
Ｐ×Ｑ≧２N-Mを満足するＰ行Ｑ列のマトリクス状に配
列されたＰ×Ｑ個の修正値を夫々記憶する２N-M個のテ
ーブルと、Ｎ−Ｍビットを用いてテーブルから１のテー
ブルを選択する手段と、選択された１のテーブルの各行
の修正値の和が等しくないことを検出する手段と、各行
を順次入れ替えたＰ−１個の修正テーブルを順次発生す
る手段と、１のテーブル及び修正テーブルを順次入力し
てくるＮビット信号に対応させて、各Ｎビット信号のＭ
ビットにテーブル内の修正値の夫々を加えてＰ×Ｑ個の
Ｍビット信号を順次発生させる手段と、Ｐ×Ｑ個のＭビ
ット信号を順次２ M 中間調レベルの表示装置に供給する
手段とを有する。表示装置はＰ×Ｑ個のＭビット信号を
順次受け取り、これらをＰイメージ・ラインに表示し、
そしてＰ×Ｒ（Ｒは自然数）番目のイメージ・ラインの
イメージと同じイメージを１本の追加イメージ・ライン
に表示する。夫々２ N の中間調レベルを表すＮビット信
号を２ M 中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換して表示する表示システムであって、各Ｎビットを
高い桁のＭビット及び低い桁のＮ−Ｍビットに分ける手
段と、Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス
状に配列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M
個のテーブルを発生する手段と、Ｎ−Ｍビットを用いて
上記テーブルから１のテーブルを選択する手段と、選択
された１のテーブルの各列の修正値の和が等しくないこ
とを検出する手段と、各列を順次入れ替えたＱ−１個の
修正テーブルを順次発生する手段と、 １のテーブル及び
修正テーブルを順次入力してくるＮビット信号に対応さ
せて、各Ｎビット信号のＭビットにテーブル内の修正値
の夫々を加えてＰ×Ｑ個のＭビット信号を順次発生させ
る手段と、Ｐ×Ｑ個のＭビット信号を順次２ M 中間調レ
ベルの表示装置に供給することを特徴とする表示システ
ムである。 表示装置は、１のテーブル及び各列を順次入
れ替えた修正テーブル用いて発生させたＰ×Ｑ個のＭビ
ット信号を順次受け取り、これらをＱイメージ・ライン
に表示し、そしてＱ×Ｒ（Ｒは自然数）番目のイメージ
・ラインのイメージと同じイメージを１本の追加イメー
ジ・ラインに表示する。 夫々２ N の中間調レベルを表す
Ｎビット信号を２ M 中間調レベルを表すＭビット信号
（ここでＮは２以上の整数そしてＭはＮ＞Ｍ≧１を満足
する整数）に変換して表示する表示方法であって、各Ｎ
ビットを高い桁のＭビット及び低い桁のＮ−Ｍビットに
分け、Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス
状に配列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M
個のテーブルを発生し、Ｎ−Ｍビットを用いてテーブル
から１のテーブルを選択し、選択された１のテーブルの
各行の修正値の和が等しくないことを検出し、各行を順
次入れ替えたＰ−１個の修正テーブルを順次発生し、１
のテーブル及び修正テーブルを順次入力してくるＮビッ
ト信号に対応させて、各Ｎビット信号のＭビットにテー
ブル内の修正値の夫々を加えてＰ×Ｑ個のＭビット信号
を順次発生させて２ M 中間調レベルの表示装置に供給す
ることを特徴としている。 夫々２ N の中間調レベルを表
すＮビット信号を２ M 中間調レベルを表すＭビット信号
（ここでＮは２以上の整数そしてＭはＮ＞Ｍ≧１を満足
する整数）に変換して表示する表示方法であって、各Ｎ
ビットを高い桁のＭビット及び低い桁のＮ−Ｍビットに
分け、Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス
状に配列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M
個のテーブルを発生し、Ｎ−Ｍビットを用いてテーブル
から１のテーブルを選択し、 選択された１のテーブルの
各列の修正値の和が等しくないことを検出し、各列を順
次入れ替えたＱ−１個の修正テーブルを順次発生し、１
のテーブル及び修正テーブルを順次入力してくるＮビッ
ト信号に対応させて、各Ｎビット信号のＭビットにテー
ブル内の修正値の夫々を加えてＰ×Ｑ個のＭビット信号
を順次発生させて２ M 中間調レベルの表示装置に供給す
ることを特徴とする表示方法である。
号を２M中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換する本発明の表示システムは、各Ｎビットを高い桁
のＭビット及び低い桁のＮ−Ｍビットに分ける手段と、
Ｐ×Ｑ≧２N-Mを満足するＰ行Ｑ列のマトリクス状に配
列されたＰ×Ｑ個の修正値を夫々記憶する２N-M個のテ
ーブルと、Ｎ−Ｍビットを用いてテーブルから１のテー
ブルを選択する手段と、選択された１のテーブルの各行
の修正値の和が等しくないことを検出する手段と、各行
を順次入れ替えたＰ−１個の修正テーブルを順次発生す
る手段と、１のテーブル及び修正テーブルを順次入力し
てくるＮビット信号に対応させて、各Ｎビット信号のＭ
ビットにテーブル内の修正値の夫々を加えてＰ×Ｑ個の
Ｍビット信号を順次発生させる手段と、Ｐ×Ｑ個のＭビ
ット信号を順次２ M 中間調レベルの表示装置に供給する
手段とを有する。表示装置はＰ×Ｑ個のＭビット信号を
順次受け取り、これらをＰイメージ・ラインに表示し、
そしてＰ×Ｒ（Ｒは自然数）番目のイメージ・ラインの
イメージと同じイメージを１本の追加イメージ・ライン
に表示する。夫々２ N の中間調レベルを表すＮビット信
号を２ M 中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換して表示する表示システムであって、各Ｎビットを
高い桁のＭビット及び低い桁のＮ−Ｍビットに分ける手
段と、Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス
状に配列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M
個のテーブルを発生する手段と、Ｎ−Ｍビットを用いて
上記テーブルから１のテーブルを選択する手段と、選択
された１のテーブルの各列の修正値の和が等しくないこ
とを検出する手段と、各列を順次入れ替えたＱ−１個の
修正テーブルを順次発生する手段と、 １のテーブル及び
修正テーブルを順次入力してくるＮビット信号に対応さ
せて、各Ｎビット信号のＭビットにテーブル内の修正値
の夫々を加えてＰ×Ｑ個のＭビット信号を順次発生させ
る手段と、Ｐ×Ｑ個のＭビット信号を順次２ M 中間調レ
ベルの表示装置に供給することを特徴とする表示システ
ムである。 表示装置は、１のテーブル及び各列を順次入
れ替えた修正テーブル用いて発生させたＰ×Ｑ個のＭビ
ット信号を順次受け取り、これらをＱイメージ・ライン
に表示し、そしてＱ×Ｒ（Ｒは自然数）番目のイメージ
・ラインのイメージと同じイメージを１本の追加イメー
ジ・ラインに表示する。 夫々２ N の中間調レベルを表す
Ｎビット信号を２ M 中間調レベルを表すＭビット信号
（ここでＮは２以上の整数そしてＭはＮ＞Ｍ≧１を満足
する整数）に変換して表示する表示方法であって、各Ｎ
ビットを高い桁のＭビット及び低い桁のＮ−Ｍビットに
分け、Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス
状に配列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M
個のテーブルを発生し、Ｎ−Ｍビットを用いてテーブル
から１のテーブルを選択し、選択された１のテーブルの
各行の修正値の和が等しくないことを検出し、各行を順
次入れ替えたＰ−１個の修正テーブルを順次発生し、１
のテーブル及び修正テーブルを順次入力してくるＮビッ
ト信号に対応させて、各Ｎビット信号のＭビットにテー
ブル内の修正値の夫々を加えてＰ×Ｑ個のＭビット信号
を順次発生させて２ M 中間調レベルの表示装置に供給す
ることを特徴としている。 夫々２ N の中間調レベルを表
すＮビット信号を２ M 中間調レベルを表すＭビット信号
（ここでＮは２以上の整数そしてＭはＮ＞Ｍ≧１を満足
する整数）に変換して表示する表示方法であって、各Ｎ
ビットを高い桁のＭビット及び低い桁のＮ−Ｍビットに
分け、Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス
状に配列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M
個のテーブルを発生し、Ｎ−Ｍビットを用いてテーブル
から１のテーブルを選択し、 選択された１のテーブルの
各列の修正値の和が等しくないことを検出し、各列を順
次入れ替えたＱ−１個の修正テーブルを順次発生し、１
のテーブル及び修正テーブルを順次入力してくるＮビッ
ト信号に対応させて、各Ｎビット信号のＭビットにテー
ブル内の修正値の夫々を加えてＰ×Ｑ個のＭビット信号
を順次発生させて２ M 中間調レベルの表示装置に供給す
ることを特徴とする表示方法である。
【００１４】
【実施例】図１を参照すると、本発明に従う実施例が示
されている。図４のフローチャートを参照して図１の実
施例の動作を説明すると、動作は画素位置（０、０）で
開始する。制御装置１２は最初、レジスタ１及び４、Ｘ
カウンタ２７、Ｙカウンタ２８及びＹカウンタ３５をリ
セットする。そして、この場合には、ＬＣＤ装置２５の
水平ラインが追加即ち挿入されるので、制御装置１２
は、奇数カラム判別回路２９、ライン・パターン発生回
路３６及び比較回路３７を動作させる。本発明は、ディ
ザ・テーブル６、７及び８により生じる前述の問題を解
決する。ＣＲＴ表示装置２１の画素ライン０及び１の全
画素に対する６ビット信号が１０１０１０とする。６ビ
ット信号は、例えばパーソナル・コンピュータ２０の如
きデータ処理装置から供給される。
されている。図４のフローチャートを参照して図１の実
施例の動作を説明すると、動作は画素位置（０、０）で
開始する。制御装置１２は最初、レジスタ１及び４、Ｘ
カウンタ２７、Ｙカウンタ２８及びＹカウンタ３５をリ
セットする。そして、この場合には、ＬＣＤ装置２５の
水平ラインが追加即ち挿入されるので、制御装置１２
は、奇数カラム判別回路２９、ライン・パターン発生回
路３６及び比較回路３７を動作させる。本発明は、ディ
ザ・テーブル６、７及び８により生じる前述の問題を解
決する。ＣＲＴ表示装置２１の画素ライン０及び１の全
画素に対する６ビット信号が１０１０１０とする。６ビ
ット信号は、例えばパーソナル・コンピュータ２０の如
きデータ処理装置から供給される。
【００１５】動作Ａ 動作はブロック４１で開始する。制御装置１２は、ブロ
ック４２においてＣＲＴ表示装置２１の画素位置（０、
０）に対する６ビット信号即ち１０１０１０をレジスタ
１に記憶し、そしてディザ・テーブルの１つ即ちテーブ
ル７を選択する。動作は、ブロック４３に進み、このブ
ロック４３は、水平ライン即ち図５の右端のイメージ・
パターンのライン２の追加が必要であるか否かを調べ
る。もしも答がノーであると、動作はブロック４７に進
む。この場合には、答はイエスであり、動作はブロック
４４に進み、このブロック４４は、ディザ・テーブル７
の上側の２つの値の和即ち値＋１がこのテーブルの下側
の２つの値の和即ち−１に等しいか否かを調べる。比較
回路３１がこのブロック４４の動作を行う。もしも答が
イエスであると、動作はブロック４７に進む。この場合
答はノーであり、動作はブロック４５に進む。このブロ
ック４５は６ビット信号がＣＲＴ表示装置２１の奇数カ
ラムのために使用されるものであるか否かを調べる。奇
数カラム判別回路２９はこのブロック４５の動作を行な
う。もしも答がイエスであると、動作はブロック４６に
進む。この場合には、画素位置（０、０）は偶数カラム
にあるので、答はノーであり、動作はブロック４７に進
む。このブロック４７は、前述の加算器９及び判別装置
１０の動作を行なう。これにより、図５の右端のパター
ンの領域１４Ａの上側の２画素の中間調レベル０及び＋
１が発生される。
ック４２においてＣＲＴ表示装置２１の画素位置（０、
０）に対する６ビット信号即ち１０１０１０をレジスタ
１に記憶し、そしてディザ・テーブルの１つ即ちテーブ
ル７を選択する。動作は、ブロック４３に進み、このブ
ロック４３は、水平ライン即ち図５の右端のイメージ・
パターンのライン２の追加が必要であるか否かを調べ
る。もしも答がノーであると、動作はブロック４７に進
む。この場合には、答はイエスであり、動作はブロック
４４に進み、このブロック４４は、ディザ・テーブル７
の上側の２つの値の和即ち値＋１がこのテーブルの下側
の２つの値の和即ち−１に等しいか否かを調べる。比較
回路３１がこのブロック４４の動作を行う。もしも答が
イエスであると、動作はブロック４７に進む。この場合
答はノーであり、動作はブロック４５に進む。このブロ
ック４５は６ビット信号がＣＲＴ表示装置２１の奇数カ
ラムのために使用されるものであるか否かを調べる。奇
数カラム判別回路２９はこのブロック４５の動作を行な
う。もしも答がイエスであると、動作はブロック４６に
進む。この場合には、画素位置（０、０）は偶数カラム
にあるので、答はノーであり、動作はブロック４７に進
む。このブロック４７は、前述の加算器９及び判別装置
１０の動作を行なう。これにより、図５の右端のパター
ンの領域１４Ａの上側の２画素の中間調レベル０及び＋
１が発生される。
【００１６】動作Ｂ 次に図５の右端のパターンの領域１４Ｂの上側の２画素
（ライン０上にある）の中間調レベル信号が次のように
して発生される。Ｘカウンタ２７が値１に進められる。
従って、制御装置１２は、画素位置（１、０）の６ビッ
ト信号１０１０１０をレジスタ１に記憶する。そして動
作はブロック４１から開始する。ブロック４２におい
て、ディザ・マトリックス７が選択され、そして動作は
ブロック４３に進み、このブロックは答イエスを発生す
る。そして、ブロック４４において、テーブル７の上側
の２つの値の和即ち＋１が、このテーブルの下側の２つ
の値の和即ち−１に比較される。ブロック４４の答がノ
ーであるので、動作はブロック４５に進み、このブロッ
クは、６ビット信号がＣＲＴ表示装置２１の奇数カラム
のためのもであるか否かを調べる。この場合には画素位
置（１、０）は奇数カラムであるので、ブロック４５の
答はイエスである。即ち、奇数カラム判別回路２９は入
替回路３２を附勢するための出力信号を発生する。動作
はブロック４６に進み、これは、図５に示す如く、テー
ブル７の上側の２つの値０及び＋１を下側の２つの値０
及び−１と入れ換える。動作はブロック４７に進み、図
５の右端のパターンの領域１４Ｂの上側の２つの画素
（ライン０上にある）の中間調レベル０及び−１が発生
される。
（ライン０上にある）の中間調レベル信号が次のように
して発生される。Ｘカウンタ２７が値１に進められる。
従って、制御装置１２は、画素位置（１、０）の６ビッ
ト信号１０１０１０をレジスタ１に記憶する。そして動
作はブロック４１から開始する。ブロック４２におい
て、ディザ・マトリックス７が選択され、そして動作は
ブロック４３に進み、このブロックは答イエスを発生す
る。そして、ブロック４４において、テーブル７の上側
の２つの値の和即ち＋１が、このテーブルの下側の２つ
の値の和即ち−１に比較される。ブロック４４の答がノ
ーであるので、動作はブロック４５に進み、このブロッ
クは、６ビット信号がＣＲＴ表示装置２１の奇数カラム
のためのもであるか否かを調べる。この場合には画素位
置（１、０）は奇数カラムであるので、ブロック４５の
答はイエスである。即ち、奇数カラム判別回路２９は入
替回路３２を附勢するための出力信号を発生する。動作
はブロック４６に進み、これは、図５に示す如く、テー
ブル７の上側の２つの値０及び＋１を下側の２つの値０
及び−１と入れ換える。動作はブロック４７に進み、図
５の右端のパターンの領域１４Ｂの上側の２つの画素
（ライン０上にある）の中間調レベル０及び−１が発生
される。
【００１７】動作Ｃ 図５の右端のパターンの領域１４Ｃの上側の２つの画素
の中間調信号を発生するために、Ｘカウンタ２７が値２
に進められ、そして制御装置１２は、ＣＲＴ表示装置２
１の画素位置（２、０）の６ビット信号１０１０１０を
レジスタ１に記憶する。そして動作Ａと同様の動作が行
なわれる。しかしながらこの場合には、ブロック４５の
答はノーであり、従ってブロック４６におけるテーブル
の値の入れ換えは行われない。そして、領域１４Ｃの上
側の２つの画素のための中間調信号０及び＋１が発生さ
れる。
の中間調信号を発生するために、Ｘカウンタ２７が値２
に進められ、そして制御装置１２は、ＣＲＴ表示装置２
１の画素位置（２、０）の６ビット信号１０１０１０を
レジスタ１に記憶する。そして動作Ａと同様の動作が行
なわれる。しかしながらこの場合には、ブロック４５の
答はノーであり、従ってブロック４６におけるテーブル
の値の入れ換えは行われない。そして、領域１４Ｃの上
側の２つの画素のための中間調信号０及び＋１が発生さ
れる。
【００１８】動作Ｄ 図５の右端のパターンの領域１４Ｄの上側の２つの画素
の中間調レベルの信号を発生するために、Ｘカウンタ２
７が値３に進められ、そして制御装置１２は、ＣＲＴ表
示装置２１の画素位置（３、０）の６ビット信号をレジ
スタ１に記憶する。そして、動作Ｂと同様の動作が行わ
れる。しかしながらこの場合には、ブロック４５の答は
イエスであり、従ってブロック４６におけるテーブル７
の値の入れ換えが行なわれる。そして領域１４Ｄの上側
の２つの画素のための中間調レベル信号０及び−１が発
生される。
の中間調レベルの信号を発生するために、Ｘカウンタ２
７が値３に進められ、そして制御装置１２は、ＣＲＴ表
示装置２１の画素位置（３、０）の６ビット信号をレジ
スタ１に記憶する。そして、動作Ｂと同様の動作が行わ
れる。しかしながらこの場合には、ブロック４５の答は
イエスであり、従ってブロック４６におけるテーブル７
の値の入れ換えが行なわれる。そして領域１４Ｄの上側
の２つの画素のための中間調レベル信号０及び−１が発
生される。
【００１９】このようにして、パーソナル・コンピュー
タ即ちデータ処理装置２０から供給されるＣＲＴ表示装
置２１のための画素ライン０上の画素の６ビット信号は
逐次的にレジスタ１に記憶され、そして逐次的に図４の
アルゴリズムにより処理されて、ＬＣＤ装置２５の画素
ライン０の画素のための中間調レベル信号が発生され
る。これら中間調レベル信号は、ＬＣＤ装置２５のデー
タードライバ３８へ供給されてライン０上にイメージを
表示する。
タ即ちデータ処理装置２０から供給されるＣＲＴ表示装
置２１のための画素ライン０上の画素の６ビット信号は
逐次的にレジスタ１に記憶され、そして逐次的に図４の
アルゴリズムにより処理されて、ＬＣＤ装置２５の画素
ライン０の画素のための中間調レベル信号が発生され
る。これら中間調レベル信号は、ＬＣＤ装置２５のデー
タードライバ３８へ供給されてライン０上にイメージを
表示する。
【００２０】次に、ＬＣＤ装置２５のライン１上の画素
のための中間調レベル信号が次のようにして発生され
る。ＣＲＴ表示装置２１のライン０の画素に対する６ビ
ット信号が、ＬＣＤ装置２５の両ライン０及び１の画素
の中間調レベル信号を発生するのに用いられるので、Ｃ
ＲＴ表示装置２１のライン０の画素に対する上述の６ビ
ット信号が再び図４のアルゴリズムにより逐次的に処理
される。しかしながらこの場合には、テーブル７及び７
Ａの下側の２つの値が用いられて、ＬＣＤ装置２５のラ
イン１の画素の中間調レベル信号が発生される。即ち、
偶数領域１４Ａ及び１４Ｃに対しては、テーブル７の下
側の２つの値０及び−１が用いられ、そして奇数領域１
４Ｂ及び１４Ｄに対しては、値０及び−１と入れ換えら
れた値０及び値＋１（テーブル７Ａ）が用いられる。
のための中間調レベル信号が次のようにして発生され
る。ＣＲＴ表示装置２１のライン０の画素に対する６ビ
ット信号が、ＬＣＤ装置２５の両ライン０及び１の画素
の中間調レベル信号を発生するのに用いられるので、Ｃ
ＲＴ表示装置２１のライン０の画素に対する上述の６ビ
ット信号が再び図４のアルゴリズムにより逐次的に処理
される。しかしながらこの場合には、テーブル７及び７
Ａの下側の２つの値が用いられて、ＬＣＤ装置２５のラ
イン１の画素の中間調レベル信号が発生される。即ち、
偶数領域１４Ａ及び１４Ｃに対しては、テーブル７の下
側の２つの値０及び−１が用いられ、そして奇数領域１
４Ｂ及び１４Ｄに対しては、値０及び−１と入れ換えら
れた値０及び値＋１（テーブル７Ａ）が用いられる。
【００２１】次に、図５の右側のパターンのライン１の
後にライン２が追加される。このために、ＬＣＤ装置２
５のライン１の画素の中間調レベル信号がデータ・ドラ
イバ３８からＬＣＤセル（即ち画素）に供給される時
に、ゲート・ライン１及び２がゲート・ドライバ３９に
より同時に附勢される。この動作を行うために、Ｙカウ
ンタ３５、ライン・パターン発生回路３６及び比較回路
３７が設けられている。Ｙカウンタ３５は初期に値０に
リセットされそして制御装置１２により値１、２、３、
…と進められる。制御装置１２は最初に、次に新たなラ
インが追加される行を示す値１、６、１１、…をライン
・パターン発生回路３６に記憶する。比較回路３７は、
Ｙカウンタ３５の値とライン・パターン発生回路３６の
値とを比較する。もしも両方の値が等しいと、比較回路
３７は、信号をゲート・ドライバ３９に送る。ゲート・
ドライバ３９は、信号が比較回路３７から送られない時
には、Ｙカウンタ３５と同期してドット・ラインを逐次
的に附勢する。ゲート・ドライバ３９がライン１の附勢
の準備をしていてこの時に信号が比較回路３７から送ら
れると、ゲート・ドライバ３９はこの信号に応答して両
ライン１及び２を同時に附勢し、これによりライン１と
同じイメージがライン２上に同時に表示される。
後にライン２が追加される。このために、ＬＣＤ装置２
５のライン１の画素の中間調レベル信号がデータ・ドラ
イバ３８からＬＣＤセル（即ち画素）に供給される時
に、ゲート・ライン１及び２がゲート・ドライバ３９に
より同時に附勢される。この動作を行うために、Ｙカウ
ンタ３５、ライン・パターン発生回路３６及び比較回路
３７が設けられている。Ｙカウンタ３５は初期に値０に
リセットされそして制御装置１２により値１、２、３、
…と進められる。制御装置１２は最初に、次に新たなラ
インが追加される行を示す値１、６、１１、…をライン
・パターン発生回路３６に記憶する。比較回路３７は、
Ｙカウンタ３５の値とライン・パターン発生回路３６の
値とを比較する。もしも両方の値が等しいと、比較回路
３７は、信号をゲート・ドライバ３９に送る。ゲート・
ドライバ３９は、信号が比較回路３７から送られない時
には、Ｙカウンタ３５と同期してドット・ラインを逐次
的に附勢する。ゲート・ドライバ３９がライン１の附勢
の準備をしていてこの時に信号が比較回路３７から送ら
れると、ゲート・ドライバ３９はこの信号に応答して両
ライン１及び２を同時に附勢し、これによりライン１と
同じイメージがライン２上に同時に表示される。
【００２２】次に、ＬＣＤ装置２５のライン３及び４の
中間調レベル信号が前述のようにして発生される。さ
て、人間の眼がディザ・イメージの２×２の画素を単一
の画素として認識するという観点から図５の右端の完成
されたパターンを評価すると、２つのライン即ちライン
０及び１、ライン１及び２、ライン２及び３並びにライ
ン３及び４の中間調レベルの和は全て同じである。即
ち、全ての和は値０に等しい。テーブル７を用いた図１
３に示された問題点は、ライン１及び２の中間調レベル
の値の和即ち値−８は他の値０と異なり、これにより、
複数の２×２のディザ・ドットを含むライン１及び２は
人間の眼によって、異なる中間調レベルの１本のイメー
ジ・ラインとして認識されることである。図５に示す如
く、この問題点は本発明によって完全に解決されている
ことが明かである。
中間調レベル信号が前述のようにして発生される。さ
て、人間の眼がディザ・イメージの２×２の画素を単一
の画素として認識するという観点から図５の右端の完成
されたパターンを評価すると、２つのライン即ちライン
０及び１、ライン１及び２、ライン２及び３並びにライ
ン３及び４の中間調レベルの和は全て同じである。即
ち、全ての和は値０に等しい。テーブル７を用いた図１
３に示された問題点は、ライン１及び２の中間調レベル
の値の和即ち値−８は他の値０と異なり、これにより、
複数の２×２のディザ・ドットを含むライン１及び２は
人間の眼によって、異なる中間調レベルの１本のイメー
ジ・ラインとして認識されることである。図５に示す如
く、この問題点は本発明によって完全に解決されている
ことが明かである。
【００２３】テーブル６及び８と本発明のアルゴリズム
を用いることにより発生されるドット・パターンが、図
６及び７に示されている。図６及び７の右端のパターン
のライン１及び２の中間調レベルの和即ち値−４及び＋
４は残りの２つのラインの和に等しく、これに対して本
発明のアルゴリズムを用いない図１２及び１４のライン
１及び２の中間調レベルの和、即ち−８及び０は、他の
和と異なる。即ち、図１２及び１４における問題点は、
本発明によって解決されている。水平ラインが挿入即ち
追加された場合に生じたのと同じ問題点が、垂直カラム
の追加時にも生じる。垂直カラムを追加即ち挿入する場
合の問題点を示す図は含まれていないが、この問題点は
図１２−１４から当業者により明かである。図８に示す
本発明のアルゴリズムは、残りのイメージと異なる中間
調レベルの垂直ドット・カラムが出現するという問題点
を解決する。図８のアルゴリズムは、次の点を除き４図
とほぼ同じである。即ち、ブロック６３は、水平方向の
６４０画素を９８０画素に拡張するために垂直カラムが
追加即ち挿入されるべきであるか否かを調べ、ブロック
６４は、ディザ・テーブルの左側の２つの値の和がこの
テーブルの右側の２つの値の和に等しいか否かを調べ、
ブロック６５は、６ビット信号がＣＲＴ表示装置２１の
奇数ラインのものであるか否かを調べ、そしてブロック
６６は、左側の２つの値と右側の２つの値とを入れ換え
て例えば図９のテーブル６Ａの如き修正テーブルを発生
する。
を用いることにより発生されるドット・パターンが、図
６及び７に示されている。図６及び７の右端のパターン
のライン１及び２の中間調レベルの和即ち値−４及び＋
４は残りの２つのラインの和に等しく、これに対して本
発明のアルゴリズムを用いない図１２及び１４のライン
１及び２の中間調レベルの和、即ち−８及び０は、他の
和と異なる。即ち、図１２及び１４における問題点は、
本発明によって解決されている。水平ラインが挿入即ち
追加された場合に生じたのと同じ問題点が、垂直カラム
の追加時にも生じる。垂直カラムを追加即ち挿入する場
合の問題点を示す図は含まれていないが、この問題点は
図１２−１４から当業者により明かである。図８に示す
本発明のアルゴリズムは、残りのイメージと異なる中間
調レベルの垂直ドット・カラムが出現するという問題点
を解決する。図８のアルゴリズムは、次の点を除き４図
とほぼ同じである。即ち、ブロック６３は、水平方向の
６４０画素を９８０画素に拡張するために垂直カラムが
追加即ち挿入されるべきであるか否かを調べ、ブロック
６４は、ディザ・テーブルの左側の２つの値の和がこの
テーブルの右側の２つの値の和に等しいか否かを調べ、
ブロック６５は、６ビット信号がＣＲＴ表示装置２１の
奇数ラインのものであるか否かを調べ、そしてブロック
６６は、左側の２つの値と右側の２つの値とを入れ換え
て例えば図９のテーブル６Ａの如き修正テーブルを発生
する。
【００２４】従って、比較回路３１は、テーブルの左側
の２つの値の和と右側の２つの値の和とを比較する。そ
して、入換回路３２は、左側の２つの値と右側の２つの
値とを入れ換える。制御装置１２は最初、レジスタ１及
び４、Ｘカウンタ２７、Ｙカウンタ２８並びにＸカウン
タ３３をリセットする。そして制御装置１２は、この場
合は、垂直ドット・ライン即ちドット・カラムが追加即
ち挿入されるので、奇数ライン判別回路３０、カラム・
パターン発生回路３４及び比較回路４０を動作させる。
図９に示すＬＣＤ装置２５のための下側のパターンは、
１本のドット・カラム２が挿入された結果的なパターン
を示す。図９においてはテーブル６が用いられる。カラ
ム２は、カラム１と同じイメージ・ドットを有する。カ
ラム１の後にカラム２を挿入することは、Ｘカウンタ３
３、カラム・パターン発生回路３４及び比較回路４０に
より行われる。このため、カラム１の中間調信号がデー
タ・ドライバ３８に供給されると、カラム１の中間調信
号は次のカラム２にコピーされ、その結果、ＬＣＤ装置
２５のカラム２にはカラム１と同じ中間調レベルのドッ
トが表示される。この挿入動作を行うために、制御装置
１２は、カラム１に対応する値１をカラム・パターン発
生回路３４に最初に記憶する。Ｘカウンタ３３は、値０
から値１、２、３、…と進められる。比較回路４０は、
Ｘカウンタ３３の値とカラム・パターン発生回路３４の
値を比較し、そして両方の値が等しい時に信号をデータ
・ドライバ３８に送り、これによりカラム１と同じ中間
調ドットがカラム２に表示される。図９の下側のパター
ンを発生する動作を図８のアルゴリズムを用いて説明す
ると、ライン０及び１の中間調レベル信号が発生され、
そしてカラム２が挿入される。ライン０及び１の処理の
間は、ブロック６５が答ノーを発生するのでテーブル６
が用いられる。即ち、奇数ライン判別回路３０は入換回
路３２に附勢信号を送らない。ＣＲＴ表示装置２１に対
するライン１上の６ビット信号が処理されている時に、
奇数ライン判別回路３０はブロック６５において入換回
路３２を附勢し、そして入換回路３２は、ブロック６６
においてテーブル６の右側の値０及び−１と左側の値０
及び０を入れ換え、それにより、ＬＣＤ装置２５のライ
ン２及び３に図９の下側パターンの如くに中間調レベル
が表示される。動作が繰返されて図９の下側パターンの
ライン４−７の中間調レベル信号が発生される。
の２つの値の和と右側の２つの値の和とを比較する。そ
して、入換回路３２は、左側の２つの値と右側の２つの
値とを入れ換える。制御装置１２は最初、レジスタ１及
び４、Ｘカウンタ２７、Ｙカウンタ２８並びにＸカウン
タ３３をリセットする。そして制御装置１２は、この場
合は、垂直ドット・ライン即ちドット・カラムが追加即
ち挿入されるので、奇数ライン判別回路３０、カラム・
パターン発生回路３４及び比較回路４０を動作させる。
図９に示すＬＣＤ装置２５のための下側のパターンは、
１本のドット・カラム２が挿入された結果的なパターン
を示す。図９においてはテーブル６が用いられる。カラ
ム２は、カラム１と同じイメージ・ドットを有する。カ
ラム１の後にカラム２を挿入することは、Ｘカウンタ３
３、カラム・パターン発生回路３４及び比較回路４０に
より行われる。このため、カラム１の中間調信号がデー
タ・ドライバ３８に供給されると、カラム１の中間調信
号は次のカラム２にコピーされ、その結果、ＬＣＤ装置
２５のカラム２にはカラム１と同じ中間調レベルのドッ
トが表示される。この挿入動作を行うために、制御装置
１２は、カラム１に対応する値１をカラム・パターン発
生回路３４に最初に記憶する。Ｘカウンタ３３は、値０
から値１、２、３、…と進められる。比較回路４０は、
Ｘカウンタ３３の値とカラム・パターン発生回路３４の
値を比較し、そして両方の値が等しい時に信号をデータ
・ドライバ３８に送り、これによりカラム１と同じ中間
調ドットがカラム２に表示される。図９の下側のパター
ンを発生する動作を図８のアルゴリズムを用いて説明す
ると、ライン０及び１の中間調レベル信号が発生され、
そしてカラム２が挿入される。ライン０及び１の処理の
間は、ブロック６５が答ノーを発生するのでテーブル６
が用いられる。即ち、奇数ライン判別回路３０は入換回
路３２に附勢信号を送らない。ＣＲＴ表示装置２１に対
するライン１上の６ビット信号が処理されている時に、
奇数ライン判別回路３０はブロック６５において入換回
路３２を附勢し、そして入換回路３２は、ブロック６６
においてテーブル６の右側の値０及び−１と左側の値０
及び０を入れ換え、それにより、ＬＣＤ装置２５のライ
ン２及び３に図９の下側パターンの如くに中間調レベル
が表示される。動作が繰返されて図９の下側パターンの
ライン４−７の中間調レベル信号が発生される。
【００２５】図９の下側の結果的なパターンは、複数の
２×２のディザ・ドットを含むカラム１及び２の中間調
レベルの和即ち値−２は、他の２つのカラム即ちカラム
０及び１、カラム２及び３、カラム３及び４の中間調レ
ベルの和に等しいことを示し、それによりカラム１及び
２が人間の眼によって異なる中間調レベルの１本のカラ
ムとして認識されるという問題が完全に解決される。上
述の実施例では、２×２のテーブルが用いられたが、Ｐ
×Ｑ≧２Ｎ−Ｍを満足するＰ×Ｑのテーブルが使用され
得る。一例として、３×３のマトリクスのテーブルが図
１０に示されている。ブロック４６における値の入れ換
えを行うために、テーブル８１のラインＡ、Ｂ及びＣの
値は、図１０のようにテーブル８２を生じるように入れ
換えられる。そして、ブロック６６における入れ換えを
行う為に、テーブル８３のカラムＡ、Ｂ及びＣの値は、
お互いに入れ換えられてテーブル８４を生じる。
２×２のディザ・ドットを含むカラム１及び２の中間調
レベルの和即ち値−２は、他の２つのカラム即ちカラム
０及び１、カラム２及び３、カラム３及び４の中間調レ
ベルの和に等しいことを示し、それによりカラム１及び
２が人間の眼によって異なる中間調レベルの１本のカラ
ムとして認識されるという問題が完全に解決される。上
述の実施例では、２×２のテーブルが用いられたが、Ｐ
×Ｑ≧２Ｎ−Ｍを満足するＰ×Ｑのテーブルが使用され
得る。一例として、３×３のマトリクスのテーブルが図
１０に示されている。ブロック４６における値の入れ換
えを行うために、テーブル８１のラインＡ、Ｂ及びＣの
値は、図１０のようにテーブル８２を生じるように入れ
換えられる。そして、ブロック６６における入れ換えを
行う為に、テーブル８３のカラムＡ、Ｂ及びＣの値は、
お互いに入れ換えられてテーブル８４を生じる。
【００２６】
【発明の効果】上述のように本発明は、水平ライン若し
くは垂直カラムの追加による異なる中間調レベルのイメ
ージ・ラインの出現の問題を解決する。
くは垂直カラムの追加による異なる中間調レベルのイメ
ージ・ラインの出現の問題を解決する。
【図１】本発明の表示システムのブロック図である。
【図２】表示システムの構成のブロック図である。
【図３】種々な表示装置の水平及び垂直方向のドットの
数及び縦横比を示す図である。
数及び縦横比を示す図である。
【図４】本発明の１つの実施例のフローチャートであ
る。
る。
【図５】本発明に従って発生されたドット・パターンを
示す図である。
示す図である。
【図６】本発明に従って発生されたドット・パターンを
示す図である。
示す図である。
【図７】本発明に従って発生されたドット・パターンを
示す図である。
示す図である。
【図８】本発明の他の実施例のフローチャートである。
【図９】本発明の図８に示すフローチャートに従って発
生されたドット・パターンを示す図である。
生されたドット・パターンを示す図である。
【図１０】他のテーブルの一例を示す図である。
【図１１】従来技術により発生されたドット・パターン
を示す図である。
を示す図である。
【図１２】従来技術により発生されたドット・パターン
を示す図である。
を示す図である。
【図１３】従来技術により発生されたドット・パターン
を示す図である。
を示す図である。
【図１４】従来技術により発生されたドット・パターン
を示す図である。
を示す図である。
１・・・レジスタ ４・・・レジスタ ５・・・テーブル ６・・・テーブル ７・・・テーブル ８・・・テーブル ９・・・加算器 １０・・・判別装置 １２・・・制御装置 ２１・・・ＣＲＴ表示装置 ２５・・・ＬＣＤ装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 浩明 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (56)参考文献 特開 昭63−212984（ＪＰ，Ａ) 特開 平２−85974（ＪＰ，Ａ) 特開 平２−234192（ＪＰ，Ａ) 実開 昭61−187159（ＪＰ，Ｕ)
Claims (8)
- 【請求項１】夫々２Nの中間調レベルを表すＮビット信
号を２M中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換して表示する表示システムであって、 上記各Ｎビットを高い桁のＭビット及び低い桁のＮ−Ｍ
ビットに分ける手段と、 Ｐ×Ｑ≧２N-Mを満足するＰ行Ｑ列のマトリクス状に配
列されたＰ×Ｑ個の修正値を夫々記憶する２N-M個のテ
ーブルと、 上記Ｎ−Ｍビットを用いて上記テーブルから１のテーブ
ルを選択する手段と、 上記選択された１のテーブルの各行の修正値の和が等し
くないことを検出する手段と、 上記各行を順次入れ替えたＰ−１個の修正テーブルを順
次発生する手段と、上記１のテーブル及び上記修正テーブルを順次入力して
くる上記Ｎビット信号に対応させて、各Ｎビット信号の
Ｍビットにテーブル内の修正値の夫々を加えてＰ×Ｑ個
のＭビット信号を順次発生させる手段と、 上記Ｐ×Ｑ個のＭビット信号を順次２ M 中間調レベルの
表示装置に供給する手段とを有することを特徴とする表
示システム。 - 【請求項２】上記表示装置は上記Ｐ×Ｑ個のＭビット信
号を順次受け取り、これらをＰイメージ・ラインに表示
し、そしてＰ×Ｒ（Ｒは自然数）番目のイメージ・ライ
ンのイメージと同じイメージを１本の追加イメージ・ラ
インに表示する、請求項１の表示システム。 - 【請求項３】夫々２ N の中間調レベルを表すＮビット信
号を２ M 中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換して表示する表示システムであって、 上記各Ｎビットを高い桁のＭビット及び低い桁のＮ−Ｍ
ビットに分ける手段と、 Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス状に配
列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M 個のテ
ーブルを発生する手段と、 上記Ｎ−Ｍビットを用いて上記テーブルから１のテーブ
ルを選択する手段と、 上記選択された１のテーブルの各列の修正値の和が等し
くないことを検出する手段と、 上記各列を順次入れ替えたＱ−１個の修正テーブルを順
次発生する手段と、 上記１のテーブル及び上記修正テーブルを順次入力して
くる上記Ｎビット信号に対応させて、各Ｎビット信号の
Ｍビットにテーブル内の修正値の夫々を加えてＰ×Ｑ個
のＭビット信号を順次発生させる手段と、 上記Ｐ×Ｑ個のＭビット信号を順次２ M 中間調レベルの
表示装置に供給することを特徴とする表示システム。 - 【請求項４】上記表示装置は、上記１のテーブル及び上
記各列を順次入れ替えた修正テーブル用いて発生させた
上記Ｐ×Ｑ個のＭビット信号を順次受け取り、これらを
Ｑイメージ・ラインに表示し、そしてＱ×Ｒ（Ｒは自然
数）番目のイメージ・ラインのイメージと同じイメージ
を１本の追加イメージ・ラインに表示する、請求項３の
表示方法。 - 【請求項５】夫々２Nの中間調レベルを表すＮビット信
号を２M中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換して表示する表示方法であって、 上記各Ｎビットを高い桁のＭビット及び低い桁のＮ−Ｍ
ビットに分け、 Ｐ×Ｑ≧２N-Mを満足するＰ行Ｑ列のマトリクス状に配
列されたＰ×Ｑ個の修正値を夫々記憶する２N-M個のテ
ーブルを発生し、 上記Ｎ−Ｍビットを用いて上記テーブルから１のテーブ
ルを選択し、 上記選択された１のテーブルの各行の修正値の和が等し
くないことを検出し、 上記各行を順次入れ替えたＰ−１個の修正テーブルを順
次発生し、上記１のテーブル及び上記修正テーブルを順次入力して
くる上記Ｎビット信号に対応させて、各Ｎビット信号の
Ｍビットにテーブル内の修正値の夫々を加えてＰ×Ｑ個
のＭビット信号を順次発生させて２ M 中間調レベルの表
示装置に供給することを特徴とする表示方法。 - 【請求項６】上記表示装置は上記Ｐ×Ｑ個のＭビット信
号を順次受け取り、これらをＰイメージ・ラインに表示
し、そしてＰ×Ｒ（Ｒは自然数）番目のイメージ・ライ
ンのイメージと同じイメージを１本の追加イメージ・ラ
インに表示する、請求項５の表示方法。 - 【請求項７】夫々２ N の中間調レベルを表すＮビット信
号を２ M 中間調レベルを表すＭビット信号（ここでＮは
２以上の整数そしてＭはＮ＞Ｍ≧１を満足する整数）に
変換して表示する表示方法であって、 上記各Ｎビットを高い桁のＭビット及び低い桁のＮ−Ｍ
ビットに分け、 Ｐ×Ｑ≧２ N-M を満足するＰ行Ｑ列のマトリクス状に配
列されたＰ×Ｑ個の修正値を夫々記憶する２ N-M 個のテ
ーブルを発生し、 上記Ｎ−Ｍビットを用いて上記テーブルから１のテーブ
ルを選択し、 上記選択された１のテーブルの各列の修正値の和が等し
くないことを検出し、 上記各列を順次入れ替えたＱ−１個の修正テーブルを順
次発生し、 上記１のテーブル及び上記修正テーブルを順次入力して
くる上記Ｎビット信号に対応させて、各Ｎビット信号の
Ｍビットにテーブル内の修正値の夫々を加えてＰ×Ｑ個
のＭビット信号を順次発生させて２ M 中間調レベルの表
示装置に供給することを特徴とする表示方法。 - 【請求項８】上記表示装置は、上記１のテーブル及び上
記各列を順次入れ替えた修正テーブル用いて発生させた
上記Ｐ×Ｑ個のＭビット信号を順次受け取り、これらを
Ｑイ メージ・ラインに表示し、そしてＱ×Ｒ（Ｒは自然
数）番目のイメージ・ラインのイメージと同じイメージ
を１本の追加イメージ・ラインに表示する、請求項７の
表示方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318813A JPH0772824B2 (ja) | 1991-12-03 | 1991-12-03 | 表示システム |
| TW080109718A TW216475B (ja) | 1991-12-03 | 1991-12-11 | |
| CA002079352A CA2079352C (en) | 1991-12-03 | 1992-09-24 | Display system |
| US07/957,562 US5272471A (en) | 1991-12-03 | 1992-10-07 | Display system |
| SG1996000333A SG43735A1 (en) | 1991-12-03 | 1992-11-18 | Display system |
| EP92310528A EP0545577B1 (en) | 1991-12-03 | 1992-11-18 | Display system and method |
| DE69231642T DE69231642T2 (de) | 1991-12-03 | 1992-11-18 | Anzeigesystem und Verfahren |
| ES92310528T ES2153354T3 (es) | 1991-12-03 | 1992-11-18 | Metodo y sistema de presentacion. |
| CN92113166A CN1040805C (zh) | 1991-12-03 | 1992-11-19 | 显示系统 |
| KR1019920021694A KR950014981B1 (ko) | 1991-12-03 | 1992-11-19 | N비트 신호를 m비트 신호로 변환시키는 표시장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318813A JPH0772824B2 (ja) | 1991-12-03 | 1991-12-03 | 表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05241545A JPH05241545A (ja) | 1993-09-21 |
| JPH0772824B2 true JPH0772824B2 (ja) | 1995-08-02 |
Family
ID=18103233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3318813A Expired - Lifetime JPH0772824B2 (ja) | 1991-12-03 | 1991-12-03 | 表示システム |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5272471A (ja) |
| EP (1) | EP0545577B1 (ja) |
| JP (1) | JPH0772824B2 (ja) |
| KR (1) | KR950014981B1 (ja) |
| CN (1) | CN1040805C (ja) |
| CA (1) | CA2079352C (ja) |
| DE (1) | DE69231642T2 (ja) |
| ES (1) | ES2153354T3 (ja) |
| SG (1) | SG43735A1 (ja) |
| TW (1) | TW216475B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500924A (en) * | 1992-05-07 | 1996-03-19 | Apple Computer, Inc. | Method for vector plotting a bitmap with a reduced number of lines |
| US6118429A (en) * | 1993-09-30 | 2000-09-12 | Hitachi, Ltd. | Liquid crystal display system capable of reducing and enlarging resolution of input display data |
| US5726718A (en) * | 1994-09-30 | 1998-03-10 | Texas Instruments Incorporated | Error diffusion filter for DMD display |
| JP3354741B2 (ja) * | 1995-04-17 | 2002-12-09 | 富士通株式会社 | 中間調表示方法及び中間調表示装置 |
| US5977933A (en) * | 1996-01-11 | 1999-11-02 | S3, Incorporated | Dual image computer display controller |
| US5990858A (en) * | 1996-09-04 | 1999-11-23 | Bloomberg L.P. | Flat panel display terminal for receiving multi-frequency and multi-protocol video signals |
| US6295041B1 (en) * | 1997-03-05 | 2001-09-25 | Ati Technologies, Inc. | Increasing the number of colors output by an active liquid crystal display |
| DE69937029T9 (de) | 1998-10-12 | 2008-09-04 | Victor Company of Japan, Ltd., Yokohama | Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung |
| JP4637315B2 (ja) | 1999-02-24 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7193594B1 (en) | 1999-03-18 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6952194B1 (en) | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6753854B1 (en) * | 1999-04-28 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6590581B1 (en) * | 1999-05-07 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3357666B2 (ja) * | 2000-07-07 | 2002-12-16 | 松下電器産業株式会社 | 表示装置および表示方法 |
| US7330162B2 (en) * | 2002-02-28 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a light emitting device and electronic equipment |
| TWI350501B (en) * | 2006-09-20 | 2011-10-11 | Novatek Microelectronics Corp | Method for dithering image data |
| CN201081774Y (zh) * | 2006-12-21 | 2008-07-02 | 比亚迪股份有限公司 | 一种用于液晶显示器驱动的径向电路 |
| TWI395195B (zh) * | 2008-07-30 | 2013-05-01 | Orise Technology Co Ltd | 共用同一遞色演算表的方法及使用其之顯示面板驅動方法 |
| WO2011077926A1 (en) | 2009-12-24 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6069207A (ja) * | 1983-09-14 | 1985-04-19 | Mazda Motor Corp | 多気筒ロ−タリピストンエンジンの偏心軸 |
| DE3751035T2 (de) * | 1986-12-04 | 1995-05-24 | Quantel Ltd | Videosignalverarbeitungssysteme. |
| JPH0743580B2 (ja) * | 1988-09-22 | 1995-05-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グレイ・スケールを変換する方法 |
| KR900702500A (ko) * | 1988-09-16 | 1990-12-07 | 원본미기재 | 평판 디스플레이 보상방법 및 회로 |
| US4956638A (en) * | 1988-09-16 | 1990-09-11 | International Business Machines Corporation | Display using ordered dither |
| JPH0650522B2 (ja) * | 1988-09-22 | 1994-06-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示システム |
| US5068649A (en) * | 1988-10-14 | 1991-11-26 | Compaq Computer Corporation | Method and apparatus for displaying different shades of gray on a liquid crystal display |
| DE68915145T2 (de) * | 1989-01-13 | 1994-11-17 | Ibm | Halbtonbilder mit Fehlerübertragsfortpflanzung mit einer mit Zeit veränderlichen Phasenverschiebung. |
-
1991
- 1991-12-03 JP JP3318813A patent/JPH0772824B2/ja not_active Expired - Lifetime
- 1991-12-11 TW TW080109718A patent/TW216475B/zh not_active IP Right Cessation
-
1992
- 1992-09-24 CA CA002079352A patent/CA2079352C/en not_active Expired - Fee Related
- 1992-10-07 US US07/957,562 patent/US5272471A/en not_active Expired - Lifetime
- 1992-11-18 EP EP92310528A patent/EP0545577B1/en not_active Expired - Lifetime
- 1992-11-18 DE DE69231642T patent/DE69231642T2/de not_active Expired - Fee Related
- 1992-11-18 ES ES92310528T patent/ES2153354T3/es not_active Expired - Lifetime
- 1992-11-18 SG SG1996000333A patent/SG43735A1/en unknown
- 1992-11-19 CN CN92113166A patent/CN1040805C/zh not_active Expired - Lifetime
- 1992-11-19 KR KR1019920021694A patent/KR950014981B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0545577A3 (en) | 1995-12-20 |
| SG43735A1 (en) | 1997-11-14 |
| TW216475B (ja) | 1993-11-21 |
| KR950014981B1 (ko) | 1995-12-20 |
| US5272471A (en) | 1993-12-21 |
| CA2079352A1 (en) | 1993-06-04 |
| ES2153354T3 (es) | 2001-03-01 |
| EP0545577B1 (en) | 2001-01-17 |
| CA2079352C (en) | 1997-05-13 |
| EP0545577A2 (en) | 1993-06-09 |
| DE69231642D1 (de) | 2001-02-22 |
| DE69231642T2 (de) | 2001-06-21 |
| CN1040805C (zh) | 1998-11-18 |
| CN1073027A (zh) | 1993-06-09 |
| JPH05241545A (ja) | 1993-09-21 |
| KR930013976A (ko) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0772824B2 (ja) | 表示システム | |
| TWI356393B (en) | Display systems having pre-subpixel rendered image | |
| JP3354741B2 (ja) | 中間調表示方法及び中間調表示装置 | |
| US5583530A (en) | Liquid crystal display method and apparatus capable of making multi-level tone display | |
| US5400053A (en) | Method and apparatus for improved color to monochrome conversion | |
| CN1468006B (zh) | 图像处理设备和方法、图像显示设备以及移动电子装置 | |
| US10089953B2 (en) | Image processing circuit for image compression and decompression and display panel driver incorporating the same | |
| EP1279155B1 (en) | Method of reducing errors in displays using double-line sub-field addressing | |
| US5202936A (en) | Method for generating a gray-scale pattern | |
| JPH0650522B2 (ja) | 表示システム | |
| CA1183976A (en) | Word processor with variable pitch character horizonital shift | |
| JP3735529B2 (ja) | 表示装置及び疑似階調データ生成方法 | |
| JP3927736B2 (ja) | 駆動装置および液晶表示装置 | |
| JP3473454B2 (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
| JP2000165780A (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
| JPH0990902A (ja) | 擬似中間調処理回路 | |
| JPH01214898A (ja) | 多階調表示方式 | |
| JPS6259339B2 (ja) | ||
| JP3470687B2 (ja) | 表示制御装置およびそのプログラム記録媒体 | |
| JPH07104706A (ja) | 液晶表示装置 | |
| JP2884551B2 (ja) | 二値画像印字装置 | |
| JP2000214815A (ja) | 表示制御装置およびそのプログラム記録媒体 | |
| JP3009747B2 (ja) | 文字出力方式および装置 | |
| JPS60105373A (ja) | 画像変倍装置 | |
| JPH11305716A (ja) | 画像出力装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 17 |