JPH0766208A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0766208A JPH0766208A JP5212696A JP21269693A JPH0766208A JP H0766208 A JPH0766208 A JP H0766208A JP 5212696 A JP5212696 A JP 5212696A JP 21269693 A JP21269693 A JP 21269693A JP H0766208 A JPH0766208 A JP H0766208A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bump
- melting point
- semiconductor device
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】この発明は、バンプを集中的に加熱して溶融さ
せることにより、半導体装置の信頼性を向上させる。 【構成】実装基板11の表面上に第１の電極パッド12を設
ける。半導体チップ13の表面上に第２の電極パッド14を
設け、この電極パッド14の上に蒸着法及びメッキ法等に
より磁性材料15a と低融点金属15b とからなるバンプ15
を形成する。次に、前記バンプ15が第１の電極パッド12
の上に位置するように、実装基板11の上に半導体チップ
13を配置し、前記実装基板11及び半導体チップ13の全体
に高周波磁場を与えることにより、前記磁性材料15a を
発熱させ、この熱により低融点金属15b を溶融する。こ
の結果、前記第２の電極パッド14をバンプ15を介して第
１の電極パッド12に接続する。従って、半導体装置の信
頼性を向上させることができる。
せることにより、半導体装置の信頼性を向上させる。 【構成】実装基板11の表面上に第１の電極パッド12を設
ける。半導体チップ13の表面上に第２の電極パッド14を
設け、この電極パッド14の上に蒸着法及びメッキ法等に
より磁性材料15a と低融点金属15b とからなるバンプ15
を形成する。次に、前記バンプ15が第１の電極パッド12
の上に位置するように、実装基板11の上に半導体チップ
13を配置し、前記実装基板11及び半導体チップ13の全体
に高周波磁場を与えることにより、前記磁性材料15a を
発熱させ、この熱により低融点金属15b を溶融する。こ
の結果、前記第２の電極パッド14をバンプ15を介して第
１の電極パッド12に接続する。従って、半導体装置の信
頼性を向上させることができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に係わり、特にデバイスの信頼性を向上させ
た半導体装置およびその製造方法に関する。
の製造方法に係わり、特にデバイスの信頼性を向上させ
た半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図７は、従来の半導体装置を示す断面図
である。実装基板１の表面上には第１のパッド２が設け
られる。半導体チップ３の表面上には第２のパッド４が
設けられ、このパッド４の上にはＰｂ／Ｓｎ等の低融点
金属からなるバンプ５が形成される。
である。実装基板１の表面上には第１のパッド２が設け
られる。半導体チップ３の表面上には第２のパッド４が
設けられ、このパッド４の上にはＰｂ／Ｓｎ等の低融点
金属からなるバンプ５が形成される。
【０００３】この後、前記バンプ５が第１のパッド２の
上に位置するように、実装基板１の上には半導体チップ
３が配置される。次に、前記実装基板１及び半導体チッ
プ３の全体を加熱することにより前記低融点金属からな
るバンプ５を溶融させる。これにより、第２のパッド４
は第１のパッド２と接続される。
上に位置するように、実装基板１の上には半導体チップ
３が配置される。次に、前記実装基板１及び半導体チッ
プ３の全体を加熱することにより前記低融点金属からな
るバンプ５を溶融させる。これにより、第２のパッド４
は第１のパッド２と接続される。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
バンプによる接続方法では、バンプ５を溶融させる際、
バンプ５のみが加熱されるのではなく、実装基板１及び
半導体チップ３の全体が加熱される。このため、バンプ
５による接続部分以外の箇所における加熱可能な温度の
上限がバンプ３の融点より低い温度である場合は、上記
従来の接続方法を使用することができない。
バンプによる接続方法では、バンプ５を溶融させる際、
バンプ５のみが加熱されるのではなく、実装基板１及び
半導体チップ３の全体が加熱される。このため、バンプ
５による接続部分以外の箇所における加熱可能な温度の
上限がバンプ３の融点より低い温度である場合は、上記
従来の接続方法を使用することができない。
【０００５】また、実装基板１及び半導体チップ３の全
体を加熱することによって、バンプ５による接続部分以
外の箇所に熱的な損傷を与えることがある。これによ
り、デバイスの信頼性が低下することがある。
体を加熱することによって、バンプ５による接続部分以
外の箇所に熱的な損傷を与えることがある。これによ
り、デバイスの信頼性が低下することがある。
【０００６】また、実装基板１および半導体チップ３の
全体を加熱した後、常温に戻された際、前記実装基板１
と半導体チップ３の熱膨脹係数の差により接続部に大き
な応力や歪みが発生し、この接続部が破壊されることが
ある。したがって、半導体装置の信頼性が低下すること
がある。
全体を加熱した後、常温に戻された際、前記実装基板１
と半導体チップ３の熱膨脹係数の差により接続部に大き
な応力や歪みが発生し、この接続部が破壊されることが
ある。したがって、半導体装置の信頼性が低下すること
がある。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、バンプを集中的に加熱
して溶融させることにより、デバイスの信頼性を向上さ
せた半導体装置およびその製造方法を提供することにあ
る。
されたものであり、その目的は、バンプを集中的に加熱
して溶融させることにより、デバイスの信頼性を向上さ
せた半導体装置およびその製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】この発明は、上記課題を
解決するため、実装基板の表面上に形成された第１のパ
ッドと、半導体チップの表面上に形成された第２のパッ
ドと、前記第１のパッドと前記第２のパッドとが接続さ
れた磁性材料と低融点金属とからなるバンプとを具備す
ることを特徴としている。
解決するため、実装基板の表面上に形成された第１のパ
ッドと、半導体チップの表面上に形成された第２のパッ
ドと、前記第１のパッドと前記第２のパッドとが接続さ
れた磁性材料と低融点金属とからなるバンプとを具備す
ることを特徴としている。
【０００９】また、第１のパッドの上に、第２のパッド
上に設けられた磁性材料と低融点金属とからなるバンプ
を配置する工程と、前記バンプに高周波磁場を与えるこ
とにより、前記第１のパッドと前記第２のパッドとを前
記バンプにより接続する工程とを具備することを特徴と
している。
上に設けられた磁性材料と低融点金属とからなるバンプ
を配置する工程と、前記バンプに高周波磁場を与えるこ
とにより、前記第１のパッドと前記第２のパッドとを前
記バンプにより接続する工程とを具備することを特徴と
している。
【００１０】また、第１のパッド上に設けられた磁性材
料の上に、第２のパッド上に設けられた低融点金属から
なるバンプを配置する工程と、前記磁性材料に高周波磁
場を与えることにより、前記第１のパッドと前記第２の
パッドとを前記バンプにより接続する工程とを具備する
ことを特徴としている。また、前記磁性材料のキュリ−
温度は、前記低融点金属の融点より２０℃〜５０℃高い
温度であることを特徴としている。
料の上に、第２のパッド上に設けられた低融点金属から
なるバンプを配置する工程と、前記磁性材料に高周波磁
場を与えることにより、前記第１のパッドと前記第２の
パッドとを前記バンプにより接続する工程とを具備する
ことを特徴としている。また、前記磁性材料のキュリ−
温度は、前記低融点金属の融点より２０℃〜５０℃高い
温度であることを特徴としている。
【００１１】
【作用】この発明は、実装基板の表面上に第１のパッド
を形成し、半導体チップの表面上に第２のパッドを形成
し、この第２のパッドの上に磁性材料と低融点金属とか
らなるバンプを設ける。前記第１のパッドの上に前記バ
ンプを配置し、このバンプに高周波磁場を与えることに
より、前記磁性材料を発熱させ、この熱により前記低融
点金属を溶融している。したがって、バンプを集中的に
加熱することができ、このバンプによる接続部以外の箇
所が加熱されることがない。このため、前記接続部以外
の箇所に熱的な損傷を与えることがないから、前記接続
部以外の箇所において熱による劣化を防止することがで
きる。また、前記接続部を加熱した後、常温に戻した
際、前記実装基板と前記半導体チップの温度は変化する
ことがない。このため、前記実装基板と前記半導体チッ
プの熱膨脹係数の差により前記接続部に発生する応力や
歪みを低減させることができる。これにより、前記接続
部の破壊を防止することができる。この結果、半導体装
置の信頼性の低下を防止させることができる。
を形成し、半導体チップの表面上に第２のパッドを形成
し、この第２のパッドの上に磁性材料と低融点金属とか
らなるバンプを設ける。前記第１のパッドの上に前記バ
ンプを配置し、このバンプに高周波磁場を与えることに
より、前記磁性材料を発熱させ、この熱により前記低融
点金属を溶融している。したがって、バンプを集中的に
加熱することができ、このバンプによる接続部以外の箇
所が加熱されることがない。このため、前記接続部以外
の箇所に熱的な損傷を与えることがないから、前記接続
部以外の箇所において熱による劣化を防止することがで
きる。また、前記接続部を加熱した後、常温に戻した
際、前記実装基板と前記半導体チップの温度は変化する
ことがない。このため、前記実装基板と前記半導体チッ
プの熱膨脹係数の差により前記接続部に発生する応力や
歪みを低減させることができる。これにより、前記接続
部の破壊を防止することができる。この結果、半導体装
置の信頼性の低下を防止させることができる。
【００１２】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１乃至図３は、この発明の第１の実施例
による半導体装置の製造方法を示す断面図である。図４
は、図１に示す半導体装置におけるバンプによる接続部
分を示す拡大断面図である。
り説明する。図１乃至図３は、この発明の第１の実施例
による半導体装置の製造方法を示す断面図である。図４
は、図１に示す半導体装置におけるバンプによる接続部
分を示す拡大断面図である。
【００１３】先ず、図２に示すように、実装基板１１の
表面上には第１の電極パッド１２が設けられる。半導体
チップ１３の表面上には第２の電極パッド１４が設けら
れ、この第２の電極パッド１４の上には蒸着法及びメッ
キ法等により磁性材料１５ａとＰｂ／Ｓｎ等の低融点金
属１５ｂとからなるバンプ１５が形成される。
表面上には第１の電極パッド１２が設けられる。半導体
チップ１３の表面上には第２の電極パッド１４が設けら
れ、この第２の電極パッド１４の上には蒸着法及びメッ
キ法等により磁性材料１５ａとＰｂ／Ｓｎ等の低融点金
属１５ｂとからなるバンプ１５が形成される。
【００１４】この後、図３に示すように、前記バンプ１
５が第１の電極パッド１２の上に位置するように、実装
基板１１の上には半導体チップ１３が配置される。次
に、図１及び図４に示すように、前記実装基板１１及び
半導体チップ１３の全体に高周波磁場が与えられる。こ
れにより、前記磁性材料１５ａは発熱され、この熱によ
り低融点金属１５ｂは溶融される。この結果、前記第２
の電極パッド１４はバンプ１５を介して第１の電極パッ
ド１２と接続される。
５が第１の電極パッド１２の上に位置するように、実装
基板１１の上には半導体チップ１３が配置される。次
に、図１及び図４に示すように、前記実装基板１１及び
半導体チップ１３の全体に高周波磁場が与えられる。こ
れにより、前記磁性材料１５ａは発熱され、この熱によ
り低融点金属１５ｂは溶融される。この結果、前記第２
の電極パッド１４はバンプ１５を介して第１の電極パッ
ド１２と接続される。
【００１５】尚、前記磁性材料１５ａは、磁気ヒステリ
シスが大きいものが好ましく、キュリ−温度が低融点金
属１５ｂの融点より２０℃〜５０℃程度高いものが好ま
しい。
シスが大きいものが好ましく、キュリ−温度が低融点金
属１５ｂの融点より２０℃〜５０℃程度高いものが好ま
しい。
【００１６】上記第１の実施例によれば、第２の電極パ
ッド１４の上に磁性材料１５ａと低融点金属１５ｂとか
らなるバンプ１５を形成し、このバンプ１５が第１の電
極パッド１２の上に位置するように半導体チップ１３を
配置し、この半導体チップ１３及び実装基板１１の全体
に高周波磁場を与える。これにより、前記磁性材料１５
ａを発熱させ、この熱により低融点金属１５ｂを溶融し
ている。したがって、バンプ１５を集中的に加熱するこ
とができ、このバンプ１５による接続部以外の箇所が加
熱されることがない。このため、前記接続部以外の箇所
における加熱可能な温度の上限が低融点金属１５ｂの融
点より低い場合でも、上記バンプによる接続方法を使用
することができる。また、前記接続部以外の箇所に熱的
な損傷を与えることがないから、前記接続部以外の箇所
において、熱による劣化を防止することができる。ま
た、前記接続部を加熱した後、常温に戻した際、前記実
装基板１１と前記半導体チップ１３の温度は変化するこ
とがないため、前記実装基板１１と前記半導体チップ１
３の熱膨脹係数の差により前記接続部に発生する応力や
歪みを低減させることができる。これにより、前記接続
部の破壊を防止することができる。この結果、半導体装
置の信頼性の低下を防止することができる。
ッド１４の上に磁性材料１５ａと低融点金属１５ｂとか
らなるバンプ１５を形成し、このバンプ１５が第１の電
極パッド１２の上に位置するように半導体チップ１３を
配置し、この半導体チップ１３及び実装基板１１の全体
に高周波磁場を与える。これにより、前記磁性材料１５
ａを発熱させ、この熱により低融点金属１５ｂを溶融し
ている。したがって、バンプ１５を集中的に加熱するこ
とができ、このバンプ１５による接続部以外の箇所が加
熱されることがない。このため、前記接続部以外の箇所
における加熱可能な温度の上限が低融点金属１５ｂの融
点より低い場合でも、上記バンプによる接続方法を使用
することができる。また、前記接続部以外の箇所に熱的
な損傷を与えることがないから、前記接続部以外の箇所
において、熱による劣化を防止することができる。ま
た、前記接続部を加熱した後、常温に戻した際、前記実
装基板１１と前記半導体チップ１３の温度は変化するこ
とがないため、前記実装基板１１と前記半導体チップ１
３の熱膨脹係数の差により前記接続部に発生する応力や
歪みを低減させることができる。これにより、前記接続
部の破壊を防止することができる。この結果、半導体装
置の信頼性の低下を防止することができる。
【００１７】また、バンプ１５における磁性材料１５ａ
には、そのキュリ−温度が低融点金属の融点より２０℃
〜５０℃程度高い範囲にあるものを用いることにより、
バンプ１５の加熱温度を容易に制御することができる。
には、そのキュリ−温度が低融点金属の融点より２０℃
〜５０℃程度高い範囲にあるものを用いることにより、
バンプ１５の加熱温度を容易に制御することができる。
【００１８】尚、上記第１の実施例では、第２の電極パ
ッド１４の上にバンプ１５を形成しているが、第１の電
極パッド１２の上にバンプ１５を形成することも可能で
ある。
ッド１４の上にバンプ１５を形成しているが、第１の電
極パッド１２の上にバンプ１５を形成することも可能で
ある。
【００１９】図５は、この発明の第２の実施例による半
導体装置におけるバンプによる接続部分を示す拡大断面
図であり、図４と同一部分には同一符号を付し、異なる
部分についてのみ説明する。
導体装置におけるバンプによる接続部分を示す拡大断面
図であり、図４と同一部分には同一符号を付し、異なる
部分についてのみ説明する。
【００２０】実装基板１１の表面上には第１の電極パッ
ド１２が設けられ、この第１の電極パッド１２の上には
磁性材料１５ａが設けられる。第２の電極パッド１４の
上には低融点金属からなるバンプ１５が形成される。
ド１２が設けられ、この第１の電極パッド１２の上には
磁性材料１５ａが設けられる。第２の電極パッド１４の
上には低融点金属からなるバンプ１５が形成される。
【００２１】上記第２の実施例においても第１の実施例
と同様の効果を得ることができる。図６は、この発明の
第３の実施例による半導体装置におけるバンプによる接
続部分を示す拡大断面図であり、図４と同一部分には同
一符号を付し、異なる部分についてのみ説明する。
と同様の効果を得ることができる。図６は、この発明の
第３の実施例による半導体装置におけるバンプによる接
続部分を示す拡大断面図であり、図４と同一部分には同
一符号を付し、異なる部分についてのみ説明する。
【００２２】第２の電極パッド１４の上には粉末状の磁
性材料１５ａを含む低融点金属１５ｂからなるバンプ１
５が形成される。上記第３の実施例においても第１の実
施例と同様の効果を得ることができる。
性材料１５ａを含む低融点金属１５ｂからなるバンプ１
５が形成される。上記第３の実施例においても第１の実
施例と同様の効果を得ることができる。
【００２３】
【発明の効果】以上説明したようにこの発明によれば、
第１のパッドと第２のパッドとを磁性材料と低融点金属
とからなるバンプにより接続している。したがって、バ
ンプを集中的に加熱して溶融させることにより、半導体
装置の信頼性を向上させることができる。
第１のパッドと第２のパッドとを磁性材料と低融点金属
とからなるバンプにより接続している。したがって、バ
ンプを集中的に加熱して溶融させることにより、半導体
装置の信頼性を向上させることができる。
【図１】この発明の第１の実施例による半導体装置の製
造方法を示すものであり、図３の次の工程を示す断面
図。
造方法を示すものであり、図３の次の工程を示す断面
図。
【図２】この発明の第１の実施例による半導体装置の製
造方法を示す断面図。
造方法を示す断面図。
【図３】この発明の第１の実施例による半導体装置の製
造方法を示すものであり、図２の次の工程を示す断面
図。
造方法を示すものであり、図２の次の工程を示す断面
図。
【図４】この発明の図１に示す半導体装置におけるバン
プによる接続部分を示す拡大断面図。
プによる接続部分を示す拡大断面図。
【図５】この発明の第２の実施例による半導体装置にお
けるバンプによる接続部分を示す拡大断面図。
けるバンプによる接続部分を示す拡大断面図。
【図６】この発明の第３の実施例による半導体装置にお
けるバンプによる接続部分を示す拡大断面図。
けるバンプによる接続部分を示す拡大断面図。
【図７】従来の半導体装置を示す断面図。
【符号の説明】 11…実装基板、12…第１の電極パッド、13…半導体チッ
プ、14…第２の電極パッド、15…バンプ、15a …磁性材
料、15b …低融点金属
プ、14…第２の電極パッド、15…バンプ、15a …磁性材
料、15b …低融点金属
Claims (5)
- 【請求項１】 実装基板の表面上に形成された第１のパ
ッドと、 半導体チップの表面上に形成された第２のパッドと、 前記第１のパッドと前記第２のパッドとが接続された磁
性材料と低融点金属とからなるバンプと、 を具備することを特徴とする半導体装置。 - 【請求項２】 第１のパッドの上に、第２のパッド上に
設けられた磁性材料と低融点金属とからなるバンプを配
置する工程と、 前記バンプに高周波磁場を与えることにより、前記第１
のパッドと前記第２のパッドとを前記バンプにより接続
する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記磁性材料は、粉末状であることを特
徴とする請求項１又は２記載の半導体装置およびその製
造方法。 - 【請求項４】 第１のパッド上に設けられた磁性材料の
上に、第２のパッド上に設けられた低融点金属からなる
バンプを配置する工程と、 前記磁性材料に高周波磁場を与えることにより、前記第
１のパッドと前記第２のパッドとを前記バンプにより接
続する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記磁性材料のキュリ−温度は、前記低
融点金属の融点より２０℃〜５０℃高い温度であること
を特徴とする請求項１、２又は４記載の半導体装置およ
びその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212696A JPH0766208A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212696A JPH0766208A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766208A true JPH0766208A (ja) | 1995-03-10 |
Family
ID=16626919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5212696A Pending JPH0766208A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766208A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
| KR100699805B1 (ko) * | 2001-02-02 | 2007-03-27 | 삼성전자주식회사 | 자성체를 포함하는 전도성 볼을 이용한 볼 그리드 어레이패키지 |
| US9373609B2 (en) | 2012-10-18 | 2016-06-21 | Infineon Technologies Ag | Bump package and methods of formation thereof |
| CN110012614A (zh) * | 2019-04-19 | 2019-07-12 | 维沃移动通信有限公司 | 一种电路板、电路板组件、电子设备和焊接方法 |
-
1993
- 1993-08-27 JP JP5212696A patent/JPH0766208A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
| KR100699805B1 (ko) * | 2001-02-02 | 2007-03-27 | 삼성전자주식회사 | 자성체를 포함하는 전도성 볼을 이용한 볼 그리드 어레이패키지 |
| US9373609B2 (en) | 2012-10-18 | 2016-06-21 | Infineon Technologies Ag | Bump package and methods of formation thereof |
| DE102013111540B4 (de) | 2012-10-18 | 2020-01-16 | Infineon Technologies Ag | Höckergehäuse und Verfahren zu seiner Herstellung |
| CN110012614A (zh) * | 2019-04-19 | 2019-07-12 | 维沃移动通信有限公司 | 一种电路板、电路板组件、电子设备和焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| US4622433A (en) | Ceramic package system using low temperature sealing glasses | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPH08116007A (ja) | 半導体装置 | |
| JPH0766208A (ja) | 半導体装置およびその製造方法 | |
| EP1039526A2 (en) | Method and article for attaching high-operating-temperature electronic component | |
| JP3033221B2 (ja) | 電子回路装置 | |
| JPS6019658B2 (ja) | 半導体装置の実装構造 | |
| JP2558574B2 (ja) | 半導体装置 | |
| JPH0349246A (ja) | 半導体集積回路装置 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JPS59117250A (ja) | 半導体装置 | |
| JPH0529389A (ja) | 半導体素子の接続構造 | |
| JP3175786B2 (ja) | フリップチップの実装方法 | |
| JPH07226400A (ja) | 半導体装置及びその製造方法 | |
| JPS63169749A (ja) | 半導体装置 | |
| JPH03145148A (ja) | ボンディングツール | |
| JPH06216188A (ja) | 半導体装置およびその製造方法 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS6020597A (ja) | 電子装置およびその製造方法 | |
| JPS59210649A (ja) | 半導体装置の実装構造 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JP3410298B2 (ja) | 半導体装置及び突起電極形成方法 |