JPH0757619A - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JPH0757619A JPH0757619A JP19575493A JP19575493A JPH0757619A JP H0757619 A JPH0757619 A JP H0757619A JP 19575493 A JP19575493 A JP 19575493A JP 19575493 A JP19575493 A JP 19575493A JP H0757619 A JPH0757619 A JP H0757619A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- layer
- electron emission
- electrode layer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 良好な結晶性を有する絶縁体層および電子放
出電極層を具備し、高い電子放出効率および大放出電流
密度を得ることが可能な電子放出素子の提供。 【構成】 IＶ族半導体およびIII-Ｖ族化合物半導体か
ら選ばれた素材から成る支持基板８と、前記支持基板８
の少くとも電子放出領域面に一体的に配置されたアルカ
リ土類フッ化物絶縁層11と、前記アルカリ土類フッ化物
絶縁層11上に一体的に配置され、電子放出領域を形成す
る IＶ族半導体およびIII-Ｖ族化合物半導体から選ばれ
た素材から成る電子放出電極層12とを具備して成ること
を特徴とする。
出電極層を具備し、高い電子放出効率および大放出電流
密度を得ることが可能な電子放出素子の提供。 【構成】 IＶ族半導体およびIII-Ｖ族化合物半導体か
ら選ばれた素材から成る支持基板８と、前記支持基板８
の少くとも電子放出領域面に一体的に配置されたアルカ
リ土類フッ化物絶縁層11と、前記アルカリ土類フッ化物
絶縁層11上に一体的に配置され、電子放出領域を形成す
る IＶ族半導体およびIII-Ｖ族化合物半導体から選ばれ
た素材から成る電子放出電極層12とを具備して成ること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電子放出素子に関する。
【０００２】
【従来の技術】電子の波長程度の薄い絶縁体膜（層）を
電子が透過する現象は、量子力学的トンネル効果として
知られている。そして、このトンネル効果を利用した装
置（もしくは素子）の一つとして、トンネル陰極があ
り、高輝度，低分散，低雑音の平面型陰極として注目さ
れている。なお、このトンネル陰極としては、ＭＯＳ構
造を利用したＭＯＳトンネル陰極がよく知られている
（日本電子工業振興会編，“真空マイクロエレクトロニ
クス調査報告”P.67〜76）。
電子が透過する現象は、量子力学的トンネル効果として
知られている。そして、このトンネル効果を利用した装
置（もしくは素子）の一つとして、トンネル陰極があ
り、高輝度，低分散，低雑音の平面型陰極として注目さ
れている。なお、このトンネル陰極としては、ＭＯＳ構
造を利用したＭＯＳトンネル陰極がよく知られている
（日本電子工業振興会編，“真空マイクロエレクトロニ
クス調査報告”P.67〜76）。
【０００３】ところで、前記ＭＯＳ構造トンネル陰極
は、一般に次のような手段で製造されている。図３ (a)
〜 (e)は、ＭＯＳ構造トンネル陰極の製造プロセスを模
式的に示したもので、先ず、たとえばｎ型Ｓｉウェハな
どの支持基板１面上に、たとえば熱酸化などにより、厚
さ 500〜1000nm程度の絶縁体層（酸化物層）２を形成す
る（図３(a))。次いで、前記形成した絶縁体層２を、た
とえばフォトリソグラフィーなどにより、電子放出部と
なる開口部３のパターニングを行ってから（図３(b))、
前記開口により露出した面を熱酸化させて厚さ10nm程度
の絶縁体層（酸化物層）４を形成する（図３(c))。
は、一般に次のような手段で製造されている。図３ (a)
〜 (e)は、ＭＯＳ構造トンネル陰極の製造プロセスを模
式的に示したもので、先ず、たとえばｎ型Ｓｉウェハな
どの支持基板１面上に、たとえば熱酸化などにより、厚
さ 500〜1000nm程度の絶縁体層（酸化物層）２を形成す
る（図３(a))。次いで、前記形成した絶縁体層２を、た
とえばフォトリソグラフィーなどにより、電子放出部と
なる開口部３のパターニングを行ってから（図３(b))、
前記開口により露出した面を熱酸化させて厚さ10nm程度
の絶縁体層（酸化物層）４を形成する（図３(c))。
【０００４】その後、たとえば真空蒸着法もしくはスパ
ッタ法などを用いて、前記絶縁体層４を含む開口部３領
域の面上に、厚さ 6〜15nm程度の電子放出電極層５を形
成し（図３(d))、さらに引き出し電極層６および裏面電
極層７を形成することにより、ＭＯＳ構造トンネル陰極
が完成する（図３(e))。なお、上記製造プロセスにおい
て、電子放出電極層５の材質としては、たとえばＡｌ，
Ａｕ，Ｐｔなどが一般的に用いられ、また電子放出電極
層５および引き出し電極層６のパターニングは、シャド
ウマスクを用いて行われる。
ッタ法などを用いて、前記絶縁体層４を含む開口部３領
域の面上に、厚さ 6〜15nm程度の電子放出電極層５を形
成し（図３(d))、さらに引き出し電極層６および裏面電
極層７を形成することにより、ＭＯＳ構造トンネル陰極
が完成する（図３(e))。なお、上記製造プロセスにおい
て、電子放出電極層５の材質としては、たとえばＡｌ，
Ａｕ，Ｐｔなどが一般的に用いられ、また電子放出電極
層５および引き出し電極層６のパターニングは、シャド
ウマスクを用いて行われる。
【０００５】そして、このＭＯＳ構造トンネル陰極は、
引き出し電極層６と裏面電極層７との間に、少くとも電
子放出領域の絶縁体層４が絶縁破壊を起こさないように
電圧を印加すると、電子放出電極層５表面から所望の電
子を放出する。たとえば、絶縁体層４の厚さ11nm，電子
放出電極層５の厚さ 6nm，開口部３平面積 2.5×10-3cm
2 の素子の場合、最大印加電圧（素子が破壊しない限界
の電圧）は10 Vで、そのときの放電電流密度は 6.8×10
-7／cm2 、放出効率（ダイオード電流に対する放出電流
比）は 0.7％であり、また放出電子のエネルギー分布は
半値幅 1.5eV程度の広がりをもっている。
引き出し電極層６と裏面電極層７との間に、少くとも電
子放出領域の絶縁体層４が絶縁破壊を起こさないように
電圧を印加すると、電子放出電極層５表面から所望の電
子を放出する。たとえば、絶縁体層４の厚さ11nm，電子
放出電極層５の厚さ 6nm，開口部３平面積 2.5×10-3cm
2 の素子の場合、最大印加電圧（素子が破壊しない限界
の電圧）は10 Vで、そのときの放電電流密度は 6.8×10
-7／cm2 、放出効率（ダイオード電流に対する放出電流
比）は 0.7％であり、また放出電子のエネルギー分布は
半値幅 1.5eV程度の広がりをもっている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＭＯＳトンネル陰極には、実用上次のような不都合な問
題が認められる。
ＭＯＳトンネル陰極には、実用上次のような不都合な問
題が認められる。
【０００７】先ず、前記構成のＭＯＳトンネル陰極の構
成においては、電子放出部（領域）を成す開口部３の絶
縁体層４、たとえば熱酸化法で形成されたＳｉＯ2 層の
結晶性が非常に劣り、また、この絶縁体層４面上に形成
される電子放出電極層５も特性的に問題がある。つま
り、前記絶縁体層４は、たとえば熱酸化法やＣＶＤ法な
どによって形成し得るが、現状ではいずれの場合もアモ
ルファス状の酸化物層（絶縁体層）で、結晶性の良好な
酸化物層の形成は至難に等しい。したがって、前記アモ
ルファス状の酸化物層４面に（下地層）、積層・形成さ
れる電子放出電極層５も必然的に結晶性が劣っており、
微結晶ないしアモルファスに過ぎない。ところで、ＭＯ
Ｓトンネル陰極の放出電流密度を大きくするためには、
電子放出電極層５の下地層を成す絶縁体層４の厚みを薄
くし、印加電圧を大きく設定する必要がある。しかしな
がら、前記絶縁体層４は、アモルファス状の酸化物層で
絶縁耐圧が低いため、少くとも10nm程度の厚さを要求さ
れる一方、印加電圧も高く設定し得ない。したがって、
放出電流密度は一般的に低く、またトンネル電子が比較
的厚い絶縁体層４中や電子放出電極層５中での、トンネ
ル電子の拡散が多くなるため電子放出効率が低く、かつ
電子のエネルギー分布も広がったものとなる。こうし
た、不都合な問題は、高輝度，低分散，低雑音などの特
長が注目されながら、この種ＭＯＳトンネル陰極の実用
性に影響を及ぼしているといえる。
成においては、電子放出部（領域）を成す開口部３の絶
縁体層４、たとえば熱酸化法で形成されたＳｉＯ2 層の
結晶性が非常に劣り、また、この絶縁体層４面上に形成
される電子放出電極層５も特性的に問題がある。つま
り、前記絶縁体層４は、たとえば熱酸化法やＣＶＤ法な
どによって形成し得るが、現状ではいずれの場合もアモ
ルファス状の酸化物層（絶縁体層）で、結晶性の良好な
酸化物層の形成は至難に等しい。したがって、前記アモ
ルファス状の酸化物層４面に（下地層）、積層・形成さ
れる電子放出電極層５も必然的に結晶性が劣っており、
微結晶ないしアモルファスに過ぎない。ところで、ＭＯ
Ｓトンネル陰極の放出電流密度を大きくするためには、
電子放出電極層５の下地層を成す絶縁体層４の厚みを薄
くし、印加電圧を大きく設定する必要がある。しかしな
がら、前記絶縁体層４は、アモルファス状の酸化物層で
絶縁耐圧が低いため、少くとも10nm程度の厚さを要求さ
れる一方、印加電圧も高く設定し得ない。したがって、
放出電流密度は一般的に低く、またトンネル電子が比較
的厚い絶縁体層４中や電子放出電極層５中での、トンネ
ル電子の拡散が多くなるため電子放出効率が低く、かつ
電子のエネルギー分布も広がったものとなる。こうし
た、不都合な問題は、高輝度，低分散，低雑音などの特
長が注目されながら、この種ＭＯＳトンネル陰極の実用
性に影響を及ぼしているといえる。
【０００８】本発明は上記事情に対処してなされたもの
で、良好な結晶性を有する絶縁体層および電子放出電極
層を具備し、高い電子放出効率および大放出電流密度を
得ることが可能な電子放出素子の提供を目的とする。
で、良好な結晶性を有する絶縁体層および電子放出電極
層を具備し、高い電子放出効率および大放出電流密度を
得ることが可能な電子放出素子の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明に係る電子放出素
子は、 IＶ族半導体およびIII-Ｖ族化合物半導体から選
ばれた素材から成る支持基板と、前記支持基板の少くと
も電子放出領域面に一体的に配置されたアルカリ土類フ
ッ化物絶縁層と、前記アルカリ土類フッ化物絶縁層上に
一体的に配置され、電子放出領域を形成する IＶ族半導
体およびIII-Ｖ族化合物半導体から選ばれた素材から成
る電子放出電極層とを具備して成ることを特徴とする。
子は、 IＶ族半導体およびIII-Ｖ族化合物半導体から選
ばれた素材から成る支持基板と、前記支持基板の少くと
も電子放出領域面に一体的に配置されたアルカリ土類フ
ッ化物絶縁層と、前記アルカリ土類フッ化物絶縁層上に
一体的に配置され、電子放出領域を形成する IＶ族半導
体およびIII-Ｖ族化合物半導体から選ばれた素材から成
る電子放出電極層とを具備して成ることを特徴とする。
【００１０】すなわち、本発明に係る電子放出素子は、
支持基板および電子放出電極層の構成材料として、 IＶ
族半導体およびIII-Ｖ族化合物半導体を選択し、ＳＩＳ
構造化する一方、電子放出に関与する領域の絶縁体層を
アルカリ土類フッ化物層とし、かつこの構成において始
めて、前記絶縁体層および電子放出電極層を、たとえば
ＭＢＥ法などによるエピタキシャル成長で形成し得るこ
とに着目して完成されたものである。
支持基板および電子放出電極層の構成材料として、 IＶ
族半導体およびIII-Ｖ族化合物半導体を選択し、ＳＩＳ
構造化する一方、電子放出に関与する領域の絶縁体層を
アルカリ土類フッ化物層とし、かつこの構成において始
めて、前記絶縁体層および電子放出電極層を、たとえば
ＭＢＥ法などによるエピタキシャル成長で形成し得るこ
とに着目して完成されたものである。
【００１１】そして、前記の IＶ族半導体としては、た
とえばＳｉ，Ｇｅ，Ｓｉ−Ｇｅ化合物半導体などが挙げ
られ、またIII-Ｖ族化合物半導体としては、たとえばＧ
ａＡｓ，ＧａＡｌＡｓ，ＩｎＰなどが挙げられる。ここ
で、Ｓｉなど IＶ族半導体の場合はＰ，Ａｓなどを、ま
たIII-Ｖ族化合物半導体の場合はＣ，Ｓなどをドーピン
グして電気伝導度を適宜変えてもよい。
とえばＳｉ，Ｇｅ，Ｓｉ−Ｇｅ化合物半導体などが挙げ
られ、またIII-Ｖ族化合物半導体としては、たとえばＧ
ａＡｓ，ＧａＡｌＡｓ，ＩｎＰなどが挙げられる。ここ
で、Ｓｉなど IＶ族半導体の場合はＰ，Ａｓなどを、ま
たIII-Ｖ族化合物半導体の場合はＣ，Ｓなどをドーピン
グして電気伝導度を適宜変えてもよい。
【００１２】さらに、絶縁層を成すアルカリ土類フッ化
物としては、たとえばＣａＦ2 ，ＢａＦ2 ，ＳｒＦ2 ，
Ｃａ0.5 Ｂａ0.5 Ｆ2 もしくはこれらの２種以上の混晶
などが挙げられる。
物としては、たとえばＣａＦ2 ，ＢａＦ2 ，ＳｒＦ2 ，
Ｃａ0.5 Ｂａ0.5 Ｆ2 もしくはこれらの２種以上の混晶
などが挙げられる。
【００１３】
【作用】本発明に係る電子放出素子は、エピタキシャル
構造を有するＳＩＳトンネル陰極であり、従来のＭＯＳ
トンネル陰極の場合に較べて、電子放出電極層および電
子放出領域のトンネル層（下地層）を成すアルカリ土類
フッ化物絶縁層の結晶性がそれぞれ大幅に向上して、す
ぐれた耐電圧性を呈する。したがって、トンネル層を成
すアルカリ土類フッ化物絶縁層を薄くしても、高いバイ
アス電圧を印加し得ることになり、トンネル放出電流密
度を大幅に向上し得る。また前記良好な結晶性に伴なっ
て、電子散乱も軽減され、電子放出効率が向上するとと
もに、放出電子のエネルギー分散も小さく制御し得る。
構造を有するＳＩＳトンネル陰極であり、従来のＭＯＳ
トンネル陰極の場合に較べて、電子放出電極層および電
子放出領域のトンネル層（下地層）を成すアルカリ土類
フッ化物絶縁層の結晶性がそれぞれ大幅に向上して、す
ぐれた耐電圧性を呈する。したがって、トンネル層を成
すアルカリ土類フッ化物絶縁層を薄くしても、高いバイ
アス電圧を印加し得ることになり、トンネル放出電流密
度を大幅に向上し得る。また前記良好な結晶性に伴なっ
て、電子散乱も軽減され、電子放出効率が向上するとと
もに、放出電子のエネルギー分散も小さく制御し得る。
【００１４】
【実施例】以下図１および図２ (a)〜 (d)を参照して本
発明の実施例を説明する。
発明の実施例を説明する。
【００１５】実施例１ 図１は、本発明に係る電子放出素子の要部構成例を断面
的に示したもので、８は半導体系の支持基板、たとえば
ｎ型Ｓｉ単結晶基板、９は前記ｎ型Ｓｉ単結晶基板面に
設けられた絶縁体層、たとえば熱酸化法で形成されたＳ
ｉＯ2 層で開口部10を有している。また、11は前記Ｓｉ
Ｏ2 層９の開口によって露出したｎ型Ｓｉ単結晶基板８
面およびＳｉＯ2 層９面にエピタキシャル成長で形成さ
れたアルカリ土類フッ化物絶縁層、たとえばＣａＦ
2 層、12は前記開口部10領域およびその周辺部のＣａＦ
2 層11面にエピタキシャル成長で形成された半導体系の
電子放出電極層、たとえばＳｉから成る電子放出電極
層、13は前記電子放出電極層層12の引き出し電極、14は
ｎ型Ｓｉ単結晶基板８の裏面に形成された裏面電極層で
ある。
的に示したもので、８は半導体系の支持基板、たとえば
ｎ型Ｓｉ単結晶基板、９は前記ｎ型Ｓｉ単結晶基板面に
設けられた絶縁体層、たとえば熱酸化法で形成されたＳ
ｉＯ2 層で開口部10を有している。また、11は前記Ｓｉ
Ｏ2 層９の開口によって露出したｎ型Ｓｉ単結晶基板８
面およびＳｉＯ2 層９面にエピタキシャル成長で形成さ
れたアルカリ土類フッ化物絶縁層、たとえばＣａＦ
2 層、12は前記開口部10領域およびその周辺部のＣａＦ
2 層11面にエピタキシャル成長で形成された半導体系の
電子放出電極層、たとえばＳｉから成る電子放出電極
層、13は前記電子放出電極層層12の引き出し電極、14は
ｎ型Ｓｉ単結晶基板８の裏面に形成された裏面電極層で
ある。
【００１６】次に、前記構成の電子放出素子の製造例に
ついて説明する。図２ (a)〜 (d)は、製造プロセスの態
様を模式的に示したもので、先ずｎ型Ｓｉ単結晶基板８
を用意し、常套的な熱酸化法によって所定の面に、図２
(a)に断面的に示すごとく、厚さ 500nm程度のＳｉＯ2
層９を形成する。次いで、図２ (b)に断面的に示すよう
に、前記形成したＳｉＯ2 層９をフォトリソグラフィー
によって一部切除し、たとえば一辺が 500nmの正方形の
電子放出部を成す開口部10を設ける。その後、前記電子
放出部を成す開口部10を設けたｎ型Ｓｉ単結晶基板８に
対して、10-9Torr程度の真空中、ｎ型Ｓｉ単結晶基板８
を約 600℃に加熱した状態で、ＭＢＥ法によって、図２
(c)に断面的に示すごとく、厚さ約 8nmのＣａＦ2 層11
をエピタキシャル成長させる。
ついて説明する。図２ (a)〜 (d)は、製造プロセスの態
様を模式的に示したもので、先ずｎ型Ｓｉ単結晶基板８
を用意し、常套的な熱酸化法によって所定の面に、図２
(a)に断面的に示すごとく、厚さ 500nm程度のＳｉＯ2
層９を形成する。次いで、図２ (b)に断面的に示すよう
に、前記形成したＳｉＯ2 層９をフォトリソグラフィー
によって一部切除し、たとえば一辺が 500nmの正方形の
電子放出部を成す開口部10を設ける。その後、前記電子
放出部を成す開口部10を設けたｎ型Ｓｉ単結晶基板８に
対して、10-9Torr程度の真空中、ｎ型Ｓｉ単結晶基板８
を約 600℃に加熱した状態で、ＭＢＥ法によって、図２
(c)に断面的に示すごとく、厚さ約 8nmのＣａＦ2 層11
をエピタキシャル成長させる。
【００１７】次いで、上記なＣａＦ2 層11を形成したｎ
型Ｓｉ単結晶基板８を約 700℃に加熱した状態下、ＭＢ
Ｅ法により図２ (d)に断面的に示すごとく、前記開口部
10を被覆するように、ＣａＦ2 層11面上に電子放出電極
層12を形成するＳｉ層を、約6nm程度の厚さに選択的に
成長させる。その後、たとえばシャドウマスクを用い
て、前記開口部10以外の領域面に引き出し電極13を形成
するＡｌ層を、約 1μm程度厚に蒸着法で選択的に形成
する一方、さらにｎ型Ｓｉ単結晶基板８の裏面にも、裏
面電極層14を成すＡｌ層を約 1μm 程度厚に蒸着法で形
成することにより、前記図１に示す構造の電子放出素子
が得られる。
型Ｓｉ単結晶基板８を約 700℃に加熱した状態下、ＭＢ
Ｅ法により図２ (d)に断面的に示すごとく、前記開口部
10を被覆するように、ＣａＦ2 層11面上に電子放出電極
層12を形成するＳｉ層を、約6nm程度の厚さに選択的に
成長させる。その後、たとえばシャドウマスクを用い
て、前記開口部10以外の領域面に引き出し電極13を形成
するＡｌ層を、約 1μm程度厚に蒸着法で選択的に形成
する一方、さらにｎ型Ｓｉ単結晶基板８の裏面にも、裏
面電極層14を成すＡｌ層を約 1μm 程度厚に蒸着法で形
成することにより、前記図１に示す構造の電子放出素子
が得られる。
【００１８】この製造工程において、ＳｉＯ2 層９面上
に形成されるＣａＦ2 層11および電子放出電極層12を形
成するＳｉ層は多結晶であったが、前記開口部10の形成
で露出したｎ型Ｓｉ単結晶基板８面（電子放出領域面）
に成長されるＣａＦ2 層11および電子放出電極層12を形
成するＳｉ層は、高速反射電子線回折による観察から、
ともにエピタキシャル構造てることが確認された。
に形成されるＣａＦ2 層11および電子放出電極層12を形
成するＳｉ層は多結晶であったが、前記開口部10の形成
で露出したｎ型Ｓｉ単結晶基板８面（電子放出領域面）
に成長されるＣａＦ2 層11および電子放出電極層12を形
成するＳｉ層は、高速反射電子線回折による観察から、
ともにエピタキシャル構造てることが確認された。
【００１９】上記構成された電子放出素子を、 1×10-6
Torrの真空下に設置する一方、この電子放出素子の電子
放出領域に対向させて陽極を配置した。この配置・構成
において、陽極電圧を電子放出素子に対し＋100Vとし、
電子放出素子の引き出し電極13と裏面電極14との間に電
圧を印加したところ、最大印加電圧は 10.5Vで、このと
きの放出電流密度は 6.0×10-6A/cm2 、電子放出効率は
0.8％であった。また、放出電子のエネルギー分布を電
子分光器で測定した結果は、半値幅 1.1eV程度の分布で
あった。
Torrの真空下に設置する一方、この電子放出素子の電子
放出領域に対向させて陽極を配置した。この配置・構成
において、陽極電圧を電子放出素子に対し＋100Vとし、
電子放出素子の引き出し電極13と裏面電極14との間に電
圧を印加したところ、最大印加電圧は 10.5Vで、このと
きの放出電流密度は 6.0×10-6A/cm2 、電子放出効率は
0.8％であった。また、放出電子のエネルギー分布を電
子分光器で測定した結果は、半値幅 1.1eV程度の分布で
あった。
【００２０】この実施例の場合は、電子放出領域部の絶
縁体層（トンネル絶縁体層）の厚さを、従来の電子放出
素子の場合に較べて薄く設定しても、同等程度の電圧を
印加することができ、その結果、放出電流密度を 6.8×
10-7A/cm2 （従来例）から、6.0×10-6A/cm2 と約 9倍
と大幅向上が達成されている。また、電子放出効率も0.
7％（従来例）から 0.8％に向上し、さらにエネルギー
の分散も半値幅 1.5eV（従来例）から 1.1eVと向上して
いる。
縁体層（トンネル絶縁体層）の厚さを、従来の電子放出
素子の場合に較べて薄く設定しても、同等程度の電圧を
印加することができ、その結果、放出電流密度を 6.8×
10-7A/cm2 （従来例）から、6.0×10-6A/cm2 と約 9倍
と大幅向上が達成されている。また、電子放出効率も0.
7％（従来例）から 0.8％に向上し、さらにエネルギー
の分散も半値幅 1.5eV（従来例）から 1.1eVと向上して
いる。
【００２１】実施例２ この実施例は、本発明に係る電子放出素子の他の構造例
を示すもので、基本的には実施例１の場合と同様であ
り、図１において８はｎ型ＧａＡｓ単結晶基板、９は前
記ｎ型ＧａＡｓ単結晶基板面に設けられた絶縁体層とし
てのＳｉ3 Ｎ4 層で開口部10を有している。また、11は
前記Ｓｉ3 Ｎ4 層９の開口によって露出したｎ型ＧａＡ
ｓ単結晶基板８面やＳｉ3 Ｎ4 層９面にエピタキシャル
成長で形成されたアルカリ土類フッ化物絶縁層、たとえ
ばＣａ0.5 Ｂａ0.5 Ｆ2 層、12は前記開口部10領域およ
びその周辺部のＣａ0.5 Ｂａ0.5 Ｆ2 層11面にエピタキ
シャル成長で形成された半導体系の電子放出電極層、た
とえばＧａＡｓから成る電子放出電極層、13は前記電子
放出電極層層12の引き出し電極、14はｎ型ＧａＡｓ単結
晶基板８の裏面に形成された裏面電極層である。
を示すもので、基本的には実施例１の場合と同様であ
り、図１において８はｎ型ＧａＡｓ単結晶基板、９は前
記ｎ型ＧａＡｓ単結晶基板面に設けられた絶縁体層とし
てのＳｉ3 Ｎ4 層で開口部10を有している。また、11は
前記Ｓｉ3 Ｎ4 層９の開口によって露出したｎ型ＧａＡ
ｓ単結晶基板８面やＳｉ3 Ｎ4 層９面にエピタキシャル
成長で形成されたアルカリ土類フッ化物絶縁層、たとえ
ばＣａ0.5 Ｂａ0.5 Ｆ2 層、12は前記開口部10領域およ
びその周辺部のＣａ0.5 Ｂａ0.5 Ｆ2 層11面にエピタキ
シャル成長で形成された半導体系の電子放出電極層、た
とえばＧａＡｓから成る電子放出電極層、13は前記電子
放出電極層層12の引き出し電極、14はｎ型ＧａＡｓ単結
晶基板８の裏面に形成された裏面電極層である。
【００２２】そして、前記構成の電子放出素子は次のよ
うにして製造例できる。すなわち、前記実施例１の場合
に準じた製造プロセスで製造し得る。先ずｎ型ＧａＡｓ
単結晶基板８を用意し、約60℃に加熱保持されたＨ2 Ｓ
Ｏ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝ 8： 1： 1の混合溶液中に、
1分間浸漬してエッチング処理してから、真空中 570℃
にて加熱し表面清浄化した。この清浄化面にＣＶＤ法
で、図２ (a)に断面的に示すごとく、厚さ 500nm程度の
Ｓｉ3 Ｎ4 層９を形成する。次いで、図２ (b)に断面的
に示すように、前記形成したＳｉ3 Ｎ4 層９をフォトリ
ソグラフィーによって一部切除し、たとえば一辺が 500
nmの正方形の電子放出部を成す開口部10を設ける。その
後、前記電子放出部を成す開口部10を設けたｎ型ＧａＡ
ｓ単結晶基板８に対して、10-9Torr程度の真空中、ｎ型
ＧａＡｓ単結晶基板８を約 600℃に加熱した状態で、Ｍ
ＢＥ法によって、図２ (c)に断面的に示すごとく、厚さ
約10nmのＣａ0.5 Ｂａ0.5 Ｆ2 層11をエピタキシャル成
長させる。このＣａ0.5 Ｂａ0.5 Ｆ2 層11のエピタキシ
ャル成長は、ＣａＦ2 の分子ビームとＢａＦ2 の分子ビ
ームとのビーム圧が 1： 1となるように制御しして同時
に照射することによりなし得る。
うにして製造例できる。すなわち、前記実施例１の場合
に準じた製造プロセスで製造し得る。先ずｎ型ＧａＡｓ
単結晶基板８を用意し、約60℃に加熱保持されたＨ2 Ｓ
Ｏ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝ 8： 1： 1の混合溶液中に、
1分間浸漬してエッチング処理してから、真空中 570℃
にて加熱し表面清浄化した。この清浄化面にＣＶＤ法
で、図２ (a)に断面的に示すごとく、厚さ 500nm程度の
Ｓｉ3 Ｎ4 層９を形成する。次いで、図２ (b)に断面的
に示すように、前記形成したＳｉ3 Ｎ4 層９をフォトリ
ソグラフィーによって一部切除し、たとえば一辺が 500
nmの正方形の電子放出部を成す開口部10を設ける。その
後、前記電子放出部を成す開口部10を設けたｎ型ＧａＡ
ｓ単結晶基板８に対して、10-9Torr程度の真空中、ｎ型
ＧａＡｓ単結晶基板８を約 600℃に加熱した状態で、Ｍ
ＢＥ法によって、図２ (c)に断面的に示すごとく、厚さ
約10nmのＣａ0.5 Ｂａ0.5 Ｆ2 層11をエピタキシャル成
長させる。このＣａ0.5 Ｂａ0.5 Ｆ2 層11のエピタキシ
ャル成長は、ＣａＦ2 の分子ビームとＢａＦ2 の分子ビ
ームとのビーム圧が 1： 1となるように制御しして同時
に照射することによりなし得る。
【００２３】次いで、上記なＣａ0.5 Ｂａ0.5 Ｆ2 層11
を形成したｎ型ＧａＡｓ単結晶基板８を約 700℃に加熱
した状態下、 3kVの電子線を開口部10に照射しながら、
Ａｓのビームを約10分間、ｎ型ＧａＡｓ単結晶基板８に
照射した。その後、ＭＢＥ法により、電子放出電極層12
を成すＧａＡｓ層を約 6nm程度の厚さに、前記開口部10
を被覆するように、Ｃａ0.5 Ｂａ0.5 Ｆ2 層11面上に選
択的に成長させる。その後、シャドウマスクを用いて、
前記開口部10以外の領域面に引き出し電極13を形成する
Ａｌ層を、約 1μm 程度厚に蒸着法で選択的に形成する
一方、さらにｎ型ＧａＡｓ単結晶基板８の裏面にも、裏
面電極層14を成すＡｌ層を約 1μm 程度厚に蒸着法で形
成することにより、前記図１に示す構造の電子放出素子
が得られる。
を形成したｎ型ＧａＡｓ単結晶基板８を約 700℃に加熱
した状態下、 3kVの電子線を開口部10に照射しながら、
Ａｓのビームを約10分間、ｎ型ＧａＡｓ単結晶基板８に
照射した。その後、ＭＢＥ法により、電子放出電極層12
を成すＧａＡｓ層を約 6nm程度の厚さに、前記開口部10
を被覆するように、Ｃａ0.5 Ｂａ0.5 Ｆ2 層11面上に選
択的に成長させる。その後、シャドウマスクを用いて、
前記開口部10以外の領域面に引き出し電極13を形成する
Ａｌ層を、約 1μm 程度厚に蒸着法で選択的に形成する
一方、さらにｎ型ＧａＡｓ単結晶基板８の裏面にも、裏
面電極層14を成すＡｌ層を約 1μm 程度厚に蒸着法で形
成することにより、前記図１に示す構造の電子放出素子
が得られる。
【００２４】この製造工程において、Ｓｉ3 Ｎ4 層９面
上に形成されるＣａ0.5 Ｂａ0.5 Ｆ2 層11および電子放
出電極層12を形成するＧａＡｓ層は多結晶であったが、
前記開口部10の形成で露出したｎ型ＧａＡｓ単結晶基板
８面（電子放出領域面）に成長されるＣａ0.5 Ｂａ0.5
Ｆ2 層11および電子放出電極層12を形成するＧａＡｓ層
は、高速反射電子線回折による観察から、ともにエピタ
キシャル構造であることが確認された。
上に形成されるＣａ0.5 Ｂａ0.5 Ｆ2 層11および電子放
出電極層12を形成するＧａＡｓ層は多結晶であったが、
前記開口部10の形成で露出したｎ型ＧａＡｓ単結晶基板
８面（電子放出領域面）に成長されるＣａ0.5 Ｂａ0.5
Ｆ2 層11および電子放出電極層12を形成するＧａＡｓ層
は、高速反射電子線回折による観察から、ともにエピタ
キシャル構造であることが確認された。
【００２５】また、上記構成された電子放出素子を 1×
10-6Torrの真空下に設置する一方、この電子放出素子の
電子放出領域に対向させて陽極を配置した。この配置・
構成において、陽極電圧を電子放出素子に対し＋100Vと
し、電子放出素子の引き出し電極13と裏面電極14との間
に電圧を印加したところ、最大印加電圧は 16Vで、この
ときの放出電流密度は 4.8×10-6A/cm2 、電子放出効率
は 0.7％であった。また、放出電子のエネルギー分布を
電子分光器で測定した結果は、半値幅 1.0eV程度の分布
であった。
10-6Torrの真空下に設置する一方、この電子放出素子の
電子放出領域に対向させて陽極を配置した。この配置・
構成において、陽極電圧を電子放出素子に対し＋100Vと
し、電子放出素子の引き出し電極13と裏面電極14との間
に電圧を印加したところ、最大印加電圧は 16Vで、この
ときの放出電流密度は 4.8×10-6A/cm2 、電子放出効率
は 0.7％であった。また、放出電子のエネルギー分布を
電子分光器で測定した結果は、半値幅 1.0eV程度の分布
であった。
【００２６】この実施例の場合は、電子放出領域部の絶
縁体層（トンネル絶縁体層）の厚さを、従来の電子放出
素子の場合と同じく10nmに設定しても、 1.6倍程度の電
圧を印加することができ、その結果、放出電流密度を
6.8×10-7A/cm2 （従来例）から、 4.8×10-6A/cm2 と
約 7倍と大幅向上が達成されている。また、電子放出効
率も同等程度であり、さらにエネルギーの分散も半値幅
1.5eV（従来例）から 1.0eVと向上している。
縁体層（トンネル絶縁体層）の厚さを、従来の電子放出
素子の場合と同じく10nmに設定しても、 1.6倍程度の電
圧を印加することができ、その結果、放出電流密度を
6.8×10-7A/cm2 （従来例）から、 4.8×10-6A/cm2 と
約 7倍と大幅向上が達成されている。また、電子放出効
率も同等程度であり、さらにエネルギーの分散も半値幅
1.5eV（従来例）から 1.0eVと向上している。
【００２７】なお、本発明は上記実施例に限定されるも
のでなく、本発明の主旨を逸脱しない範囲でいろいろ変
形して実施し得る。たとえば、前記実施例では、前記の
IＶ族系半導体としてＳｉ単結晶を用いたが，Ｇｅ，Ｓ
ｉ−Ｇｅ系などを用いてもよいし、また、III-Ｖ族化合
物半導体としてＧａＡｓ単結晶を用いたが，，ＧａＡｌ
Ａｓ，ＩｎＰなどを用いることも可能である。ここで、
Ｓｉなど IＶ族系半導体の場合はＰ，Ａｓなどを、また
III-Ｖ族化合物半導体の場合はＣ，Ｓなどをドーピング
して電気伝導度を適宜変えてもよい。さらに、アルカリ
土類フッ化物としては、上記ではＣａＦ2 ，Ｃａ0.5 Ｂ
ａ0.5 Ｆ2 の使用例を示したが、その他ＢａＦ2 ，Ｓｒ
Ｆ2 などを用いてもよく，さらにこれらアルカリ土類フ
ッ化物は２種以上の混晶などの形でも使用し得る。
のでなく、本発明の主旨を逸脱しない範囲でいろいろ変
形して実施し得る。たとえば、前記実施例では、前記の
IＶ族系半導体としてＳｉ単結晶を用いたが，Ｇｅ，Ｓ
ｉ−Ｇｅ系などを用いてもよいし、また、III-Ｖ族化合
物半導体としてＧａＡｓ単結晶を用いたが，，ＧａＡｌ
Ａｓ，ＩｎＰなどを用いることも可能である。ここで、
Ｓｉなど IＶ族系半導体の場合はＰ，Ａｓなどを、また
III-Ｖ族化合物半導体の場合はＣ，Ｓなどをドーピング
して電気伝導度を適宜変えてもよい。さらに、アルカリ
土類フッ化物としては、上記ではＣａＦ2 ，Ｃａ0.5 Ｂ
ａ0.5 Ｆ2 の使用例を示したが、その他ＢａＦ2 ，Ｓｒ
Ｆ2 などを用いてもよく，さらにこれらアルカリ土類フ
ッ化物は２種以上の混晶などの形でも使用し得る。
【００２８】
【発明の効果】本発明に係る電子放出素子は、電子放出
基材として IＶ族系半導体やIII-Ｖ族化合物半導体を用
い、また電子放出領域の絶縁体層をアルカリ土類フッ化
物で、さらに電子放出電極層を IＶ族系半導体やIII-Ｖ
族化合物半導体で、かつ電子放出領域の絶縁体層および
電極層をエピタキシャル成長で形成した構成を特に採っ
ている。そして、このような構成の選択により、従来の
場合と同等の印加電圧でも放出電流密度の大幅な増加
（向上）を図り得るし、また電子放出領域の絶縁体層お
よび電極層は、ともに良好な結晶性を有するので、電子
の散乱が軽減され、放出効率が向上するばかりでなく、
さらに放出電子エネルギーの分散も低減される。つま
り、本発明に係る電子放出素子は、従来この種の電子放
出素子において実用上問題視されていた事項を、大幅に
解消ないし改善し、その実用化の推進に大きく寄与する
ものといえる。
基材として IＶ族系半導体やIII-Ｖ族化合物半導体を用
い、また電子放出領域の絶縁体層をアルカリ土類フッ化
物で、さらに電子放出電極層を IＶ族系半導体やIII-Ｖ
族化合物半導体で、かつ電子放出領域の絶縁体層および
電極層をエピタキシャル成長で形成した構成を特に採っ
ている。そして、このような構成の選択により、従来の
場合と同等の印加電圧でも放出電流密度の大幅な増加
（向上）を図り得るし、また電子放出領域の絶縁体層お
よび電極層は、ともに良好な結晶性を有するので、電子
の散乱が軽減され、放出効率が向上するばかりでなく、
さらに放出電子エネルギーの分散も低減される。つま
り、本発明に係る電子放出素子は、従来この種の電子放
出素子において実用上問題視されていた事項を、大幅に
解消ないし改善し、その実用化の推進に大きく寄与する
ものといえる。
【図１】本発明に係る電子放出素子の構成例の要部を示
す断面図。
す断面図。
【図２】本発明に係る電子放出素子の製造例における実
施態様を模式的に示すもので、(a)は支持基板面に絶縁
体層を形成した状態を示す断面図、 (b)は絶縁体層の所
定領域を選択的に除去し開口した状態を示す断面図、
(c)は開口により露出した支持基板の電子放出領域面を
含む領域に絶縁層としてエピタキシャルなアルカリ土類
フッ化物層を設けた状態を示す断面図、 (d)は電子放出
領域の絶縁層面に電子放出電極層を形成した状態を示す
断面図。
施態様を模式的に示すもので、(a)は支持基板面に絶縁
体層を形成した状態を示す断面図、 (b)は絶縁体層の所
定領域を選択的に除去し開口した状態を示す断面図、
(c)は開口により露出した支持基板の電子放出領域面を
含む領域に絶縁層としてエピタキシャルなアルカリ土類
フッ化物層を設けた状態を示す断面図、 (d)は電子放出
領域の絶縁層面に電子放出電極層を形成した状態を示す
断面図。
【図３】従来の電子放出素子の製造例における実施態様
を模式的に示すもので、 (a)は支持基板面に絶縁体層を
形成した状態を示す断面図、 (b)は絶縁体層の所定領域
を選択的に除去し開口した状態を示す断面図、 (c)は開
口により露出した支持基板の電子放出領域面に熱酸化に
より酸化物層を設けた状態を示す断面図、 (d)は電子放
出領域の絶縁層面に電子放出電極層を形成した状態を示
す断面図、 (e)は電子放出電極層の引き出し電極層およ
び裏面電極層をそれぞれ形成した状態を示す断面図。
を模式的に示すもので、 (a)は支持基板面に絶縁体層を
形成した状態を示す断面図、 (b)は絶縁体層の所定領域
を選択的に除去し開口した状態を示す断面図、 (c)は開
口により露出した支持基板の電子放出領域面に熱酸化に
より酸化物層を設けた状態を示す断面図、 (d)は電子放
出領域の絶縁層面に電子放出電極層を形成した状態を示
す断面図、 (e)は電子放出電極層の引き出し電極層およ
び裏面電極層をそれぞれ形成した状態を示す断面図。
１，８…支持基板 ２，９…絶縁体層 ３，10…開
口部 ４…電子放出領域の絶縁体層 ５…電子放出
電極層 ６，13…引き出し電極層 ７，14…裏面電
極層 11…アルカリ土類フッ化物絶縁層 12…エピ
タキシャルな半導体系の電子放出電極層
口部 ４…電子放出領域の絶縁体層 ５…電子放出
電極層 ６，13…引き出し電極層 ７，14…裏面電
極層 11…アルカリ土類フッ化物絶縁層 12…エピ
タキシャルな半導体系の電子放出電極層
Claims (1)
- 【請求項１】 IＶ族半導体およびIII-Ｖ族化合物半導
体から選ばれた素材から成る支持基板と、 前記支持基板の少くとも電子放出領域面に一体的に配置
されたアルカリ土類フッ化物絶縁層と、 前記アルカリ土類フッ化物絶縁層上に一体的に配置さ
れ、電子放出領域を形成する IＶ族半導体およびIII-Ｖ
族化合物半導体から選ばれた素材から成る電子放出電極
とを具備して成ることを特徴とする電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19575493A JP3260502B2 (ja) | 1993-08-06 | 1993-08-06 | 電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19575493A JP3260502B2 (ja) | 1993-08-06 | 1993-08-06 | 電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0757619A true JPH0757619A (ja) | 1995-03-03 |
| JP3260502B2 JP3260502B2 (ja) | 2002-02-25 |
Family
ID=16346412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19575493A Expired - Fee Related JP3260502B2 (ja) | 1993-08-06 | 1993-08-06 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260502B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000074098A1 (en) * | 1999-05-28 | 2000-12-07 | Hitachi, Ltd. | Thin-film electron source, display and device |
| JP2008123743A (ja) * | 2006-11-09 | 2008-05-29 | Nippon Telegr & Teleph Corp <Ntt> | 電子放出素子 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006064634A1 (ja) * | 2004-12-17 | 2006-06-22 | Pioneer Corporation | 電子放出素子及びその製造方法 |
-
1993
- 1993-08-06 JP JP19575493A patent/JP3260502B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000074098A1 (en) * | 1999-05-28 | 2000-12-07 | Hitachi, Ltd. | Thin-film electron source, display and device |
| US6818941B1 (en) | 1999-05-28 | 2004-11-16 | Hitachi, Ltd. | Thin film electron emitter, display device using the same and applied machine |
| KR100689919B1 (ko) * | 1999-05-28 | 2007-03-09 | 가부시키가이샤 히타치세이사쿠쇼 | 박막형 전자 소스, 그것을 이용한 표시 장치 및 응용 기기 |
| JP2008123743A (ja) * | 2006-11-09 | 2008-05-29 | Nippon Telegr & Teleph Corp <Ntt> | 電子放出素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3260502B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100356244B1 (ko) | 전계 방사형 전자원의 제조방법 | |
| US5202571A (en) | Electron emitting device with diamond | |
| US5001534A (en) | Heterojunction bipolar transistor | |
| JP2812832B2 (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| JP3497685B2 (ja) | 半導体ｂｃｎ化合物を用いた半導体デバイス | |
| US5138402A (en) | Semiconductor electron emitting device | |
| US5155561A (en) | Permeable base transistor having an electrode configuration for heat dissipation | |
| JPH05152640A (ja) | 冷陰極エミツタ素子 | |
| KR100284272B1 (ko) | 전자방출소자 및 그 제조방법 | |
| US6554673B2 (en) | Method of making electron emitters | |
| JPH0512988A (ja) | 半導体電子放出素子 | |
| JP3278951B2 (ja) | オーミック電極の形成方法 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| JP3707811B2 (ja) | 量子効果装置及びその製造方法 | |
| JP3563141B2 (ja) | Ｚｎの固相拡散方法およびＬＥＤの製造方法 | |
| JPH10163468A (ja) | 膜状複合構造体 | |
| JP3403165B2 (ja) | 電子放出素子の製造方法 | |
| KR100366372B1 (ko) | 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법 | |
| JPH1040805A (ja) | 冷陰極素子及びその製造方法 | |
| JP2001126610A (ja) | 電子放出素子 | |
| JPH05283361A (ja) | ダイヤモンド半導体装置およびその製造方法 | |
| JPH06162918A (ja) | 半導体電子放出素子並びにその製造方法 | |
| JP3282950B2 (ja) | 電界放出型電子素子及びその製造方法 | |
| JPH08316498A (ja) | ダイヤモンド半導体整流素子 | |
| JP2000260300A (ja) | 電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| LAPS | Cancellation because of no payment of annual fees |