JPH0756540B2 - アクティブマトリクス形多色表示装置の駆動方法 - Google Patents
アクティブマトリクス形多色表示装置の駆動方法Info
- Publication number
- JPH0756540B2 JPH0756540B2 JP60191892A JP19189285A JPH0756540B2 JP H0756540 B2 JPH0756540 B2 JP H0756540B2 JP 60191892 A JP60191892 A JP 60191892A JP 19189285 A JP19189285 A JP 19189285A JP H0756540 B2 JPH0756540 B2 JP H0756540B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- pixel
- lines
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
（発明の属する技術分野） 本発明は、液晶等の表示素子を用いたアクティブマトリ
クス形多色表示装置の構成・駆動法に関するものであ
る。 （従来の技術） 従来のアクティブマトリクス形多色表示装置における表
示素子マトリクスの例を第３図に示す。 １は薄膜トランジスタ（以下TFTという）、２は表示素
子であり、TFT1及び表示素子２で表示セル３を形成して
いる。 表示セル３はマトリクス状に配置されている。TFT1のゲ
ートはゲート線G1〜G3に接続されている。また、TFT1の
ソースは信号線S1〜S5に、ドレインは表示素子２に接続
されている。 表示素子２としてはここではカラーフィルタを具備した
液晶を想定している。 ゲート線が選択され高電圧となると、それに接続してい
るTFT1は導通となり、信号線に印加されている表示信号
は表示素子２に伝達される。 表示信号が論理〔１〕（高電圧）であれば、表示素子２
はフィルタの色を表示する。 表示信号が論理
クス形多色表示装置の構成・駆動法に関するものであ
る。 （従来の技術） 従来のアクティブマトリクス形多色表示装置における表
示素子マトリクスの例を第３図に示す。 １は薄膜トランジスタ（以下TFTという）、２は表示素
子であり、TFT1及び表示素子２で表示セル３を形成して
いる。 表示セル３はマトリクス状に配置されている。TFT1のゲ
ートはゲート線G1〜G3に接続されている。また、TFT1の
ソースは信号線S1〜S5に、ドレインは表示素子２に接続
されている。 表示素子２としてはここではカラーフィルタを具備した
液晶を想定している。 ゲート線が選択され高電圧となると、それに接続してい
るTFT1は導通となり、信号線に印加されている表示信号
は表示素子２に伝達される。 表示信号が論理〔１〕（高電圧）であれば、表示素子２
はフィルタの色を表示する。 表示信号が論理
〔０〕（低電圧）であれば黒を表示す
る。 第３図中でR,G,Bと記されているのは、それぞれ赤，
緑，青の表示をする表示素子を示しており、R,G,Bが一
組となって画素４を形成している。この画素は赤，青，
緑の表示素子に伝達される表示信号の組合せにより８色
を表示する。 しかしながら、画素４内の表示素子２の配列が第３図の
様に横一列であると、赤と緑の表示素子の距離が離れて
いるため混色がされにくく良好な表示ができないという
欠点があった。 また、白黒の表示装置に比べ横方向に３倍の表示素子数
が必要なため、同一面積の表示素子を用いた場合、縦と
横との解像度が異なるという欠点があった。 そのため、画素内の表示素子の配列をΔ形にした第４図
の様な表示装置が提案されている。 第４図は従来の１画素の表示素子の配列例である。 第４図におけるTFT、表示素子、信号線、ゲート線は第
３図と同様であり、同一番号をつけている。 この様な表示素子の配列では赤、青、緑各色は良好に混
色でき、良好な表示が可能である。また、縦と横の解像
度も同一となる。 しかし、第４図から明らかな様に、画素内の各表示素子
に対応したTFT1へそれぞれ独立な信号線が配線されてい
る同一なゲート線が、画素内の各TFTのゲートに配線さ
れている等のため、信号線、ゲート線の配線が複雑にな
る。 その結果、配線部の占有面積が増加すると共に、表示素
子の面積が低下するため表示品質が悪化する欠点があっ
た。さらに、配線のクロス部が増加し製造歩留りが低下
する欠点があった。 （発明の目的） 本発明の目的は、画素内の赤、青、緑各色が良好に混色
でき、かつ、縦と横の解像度を同一とすることが可能な
Δ形、あるいはＬ字形に表示素子を配列した場合に問題
となる信号線、ゲート線の複雑な配線を解決するため、
簡明な信号線、ゲート線でも可能な表示素子への表示信
号の伝達方法を提供することにある。 （発明の構成） 本発明は、複数のゲート線と複数の信号線がマトリクス
状に配置され、前記ゲート線と前記信号線の交差部に薄
膜トランジスタを介して赤、青、緑のいずれかの表示素
子が配置され、隣接する２本の前記ゲート線と隣接する
２本の前記信号線により構成される４個の前記表示素子
のうち３個を１つの画素として赤、青、緑の表示素子で
構成されているアクティブマトリクス形多色表示装置の
駆動方法であって、前記画素を構成する前記３個の表示
素子への表示信号の伝達には、奇数番目のフレームの走
査時には前記２本のゲート線の一方を選択し、前記３個
の表示素子のうち該ゲート線に接続された表示素子へ表
示信号を前記信号線を介して伝達し、偶数番目のフレー
ムの走査時には前記２本のゲート線の他方を選択して、
前記３個の表示素子のうち該ゲート線に接続された未選
択の表示素子へ表示信号を前記信号線を介して伝達する
ことにより、連続する２回のフレーム走査で前記画素を
構成する前記３個の表示素子に表示信号を伝達すること
を特徴とする。 従来の方法である画素内の赤、青、緑各表示素子へ独立
な３本の信号線を配線している構成と表示信号の伝達方
法が異なる。 （実施例） 第１図は本発明の第１の実施例を説明する図である。 本実施例ではTFT、表示素子、信号線、及びゲート線は
第３図と同一であり同じ番号で記している。 第３図と異なる点は２行３列の表示素子を２つのＬ字形
の画素10,11に分割し、それに伴い画素内の赤、青、緑
各表示素子の配置を変更している点である。 この様な画素をマトリクス状に配列すれば、信号線及び
ゲート線の配線は第３図と同様に簡明な配線となる。こ
の構成をとると、従来の様に画素内の赤、青、緑各色の
表示素子に同時に表示信号を伝達することはできない。
そのため、本発明で、以下の方法で表示信号を伝達す
る。 表示素子への表示信号の伝達は、順次ゲート線を選択し
信号線を介して一行毎に行う。 奇数番目のゲート線G1を選択し高電圧とした場合、信号
線S1には画素10の青（Ｂ）の表示信号を、S2には画素11
の赤（Ｒ）の表示信号を、S3には画素11の緑（Ｇ）の表
示信号をそれぞれ伝達する。 次に、偶数番目のゲート線G2を選択し高電圧とした場
合、信号線S1には画素10の赤（Ｒ）の表示信号を、S2に
は画素10の緑（Ｇ）の表示信号を、S3には画素11の青
（Ｂ）の表示信号をそれぞれ伝達する。 即ち、同一信号線に同一画素内あるいは隣接画素間の異
なる色の表示信号を奇数、偶数番のゲートの選択に同期
して時分割で伝達する。この様に順次ゲート線を選択
し、表示信号を信号線に伝達することにより全ての表示
素子に所定の表示信号が伝達される。 第２図はゲート線の飛越し走査を行い，奇数番目のフレ
ームと偶数番目フレームとの２回の走査で１画面分の表
示素子に表示信号を伝達する場合の構成図である。20は
第１図で示した表示素子のマトリクスである。ゲート線
G1〜Gnはゲート線選択回路21に接続している。信号線S1
〜Smはシフトレジスタ30に接続されている。またシフト
レジスタ30の入力部に信号選択回路40が付加されてい
る。 本実施例では、ゲート線選択回路は、奇数番目のフレー
ムの走査時には奇数番のゲート線のみを順次選択し走査
する。偶数番目のフレームの走査時には偶数番のゲート
線のみ選択し走査する。 奇数番目のフレームの走査時には奇数番のゲート線に対
応した表示画素へ伝達する表示信号のみを信号選択回路
40で選択してシフトレジスタ30に入力する。 同様に偶数番目のフレームの走査時には偶数番のゲート
線に対応した表示画素へ伝達する表示信号のみを信号選
択回路40で選択してシフトレジスタ30′に入力する。従
って、連続するフレームの２回のゲート線の走査で一画
面の表示素子への表示信号の伝達が完了する。 即ち、本実施例では、ゲート線の飛越し走査を行ってい
るため、シフトレジスタのハード量が半減すると共に、
走査速度を同一とすると、表示信号の伝達速度及びシフ
トレジスタの動作速度が半減する。その結果、消費電力
が半減する。 以上の実施例では画素内の表示素子をＬ字形に配置した
が、Δ形に配置しても構成・動作はほぼ同様であり、容
易に実現できる。また、画素内の赤、青、緑各色の表示
素子の配置を上記実施例と異なる配置にしても同様であ
る。 なお、以上の実施例では表示素子として液晶を想定して
説明したが、EL等の他の表示素子でも同様である。 また、以上の実施例では１つの画素の３つの表示素子に
２本の信号線を用い、時分割で表示信号を伝達していた
が、１本の信号線を用いた時分割で表示信号を伝達する
ことも容易に可能である。 なお、上記説明では表示信号はディジタルを想定して説
明したが、アナログ信号でも動作は同様である。 （発明の効果） 以上説明したように、本発明による構成、表示信号印加
方式をとれば、良好な混色が可能な表示素子の配列を信
号線、ゲート線の複雑な配線を伴わず、僅かなハードの
付加で可能となる利点がある。従って、本発明によれば
表示品質の良好なディスプレイが製造歩留り良く実現で
きる。 また、ゲート線の飛び越し走査を行うことにより、ハー
ド量、消費電力の減少、シフトレジスタの伝送スピード
の低下が可能である利点がある。 従って、本発明は大面積・高精細なドットマトリクス形
多色ディスプレイに適用すると効果が非常に大となる。
る。 第３図中でR,G,Bと記されているのは、それぞれ赤，
緑，青の表示をする表示素子を示しており、R,G,Bが一
組となって画素４を形成している。この画素は赤，青，
緑の表示素子に伝達される表示信号の組合せにより８色
を表示する。 しかしながら、画素４内の表示素子２の配列が第３図の
様に横一列であると、赤と緑の表示素子の距離が離れて
いるため混色がされにくく良好な表示ができないという
欠点があった。 また、白黒の表示装置に比べ横方向に３倍の表示素子数
が必要なため、同一面積の表示素子を用いた場合、縦と
横との解像度が異なるという欠点があった。 そのため、画素内の表示素子の配列をΔ形にした第４図
の様な表示装置が提案されている。 第４図は従来の１画素の表示素子の配列例である。 第４図におけるTFT、表示素子、信号線、ゲート線は第
３図と同様であり、同一番号をつけている。 この様な表示素子の配列では赤、青、緑各色は良好に混
色でき、良好な表示が可能である。また、縦と横の解像
度も同一となる。 しかし、第４図から明らかな様に、画素内の各表示素子
に対応したTFT1へそれぞれ独立な信号線が配線されてい
る同一なゲート線が、画素内の各TFTのゲートに配線さ
れている等のため、信号線、ゲート線の配線が複雑にな
る。 その結果、配線部の占有面積が増加すると共に、表示素
子の面積が低下するため表示品質が悪化する欠点があっ
た。さらに、配線のクロス部が増加し製造歩留りが低下
する欠点があった。 （発明の目的） 本発明の目的は、画素内の赤、青、緑各色が良好に混色
でき、かつ、縦と横の解像度を同一とすることが可能な
Δ形、あるいはＬ字形に表示素子を配列した場合に問題
となる信号線、ゲート線の複雑な配線を解決するため、
簡明な信号線、ゲート線でも可能な表示素子への表示信
号の伝達方法を提供することにある。 （発明の構成） 本発明は、複数のゲート線と複数の信号線がマトリクス
状に配置され、前記ゲート線と前記信号線の交差部に薄
膜トランジスタを介して赤、青、緑のいずれかの表示素
子が配置され、隣接する２本の前記ゲート線と隣接する
２本の前記信号線により構成される４個の前記表示素子
のうち３個を１つの画素として赤、青、緑の表示素子で
構成されているアクティブマトリクス形多色表示装置の
駆動方法であって、前記画素を構成する前記３個の表示
素子への表示信号の伝達には、奇数番目のフレームの走
査時には前記２本のゲート線の一方を選択し、前記３個
の表示素子のうち該ゲート線に接続された表示素子へ表
示信号を前記信号線を介して伝達し、偶数番目のフレー
ムの走査時には前記２本のゲート線の他方を選択して、
前記３個の表示素子のうち該ゲート線に接続された未選
択の表示素子へ表示信号を前記信号線を介して伝達する
ことにより、連続する２回のフレーム走査で前記画素を
構成する前記３個の表示素子に表示信号を伝達すること
を特徴とする。 従来の方法である画素内の赤、青、緑各表示素子へ独立
な３本の信号線を配線している構成と表示信号の伝達方
法が異なる。 （実施例） 第１図は本発明の第１の実施例を説明する図である。 本実施例ではTFT、表示素子、信号線、及びゲート線は
第３図と同一であり同じ番号で記している。 第３図と異なる点は２行３列の表示素子を２つのＬ字形
の画素10,11に分割し、それに伴い画素内の赤、青、緑
各表示素子の配置を変更している点である。 この様な画素をマトリクス状に配列すれば、信号線及び
ゲート線の配線は第３図と同様に簡明な配線となる。こ
の構成をとると、従来の様に画素内の赤、青、緑各色の
表示素子に同時に表示信号を伝達することはできない。
そのため、本発明で、以下の方法で表示信号を伝達す
る。 表示素子への表示信号の伝達は、順次ゲート線を選択し
信号線を介して一行毎に行う。 奇数番目のゲート線G1を選択し高電圧とした場合、信号
線S1には画素10の青（Ｂ）の表示信号を、S2には画素11
の赤（Ｒ）の表示信号を、S3には画素11の緑（Ｇ）の表
示信号をそれぞれ伝達する。 次に、偶数番目のゲート線G2を選択し高電圧とした場
合、信号線S1には画素10の赤（Ｒ）の表示信号を、S2に
は画素10の緑（Ｇ）の表示信号を、S3には画素11の青
（Ｂ）の表示信号をそれぞれ伝達する。 即ち、同一信号線に同一画素内あるいは隣接画素間の異
なる色の表示信号を奇数、偶数番のゲートの選択に同期
して時分割で伝達する。この様に順次ゲート線を選択
し、表示信号を信号線に伝達することにより全ての表示
素子に所定の表示信号が伝達される。 第２図はゲート線の飛越し走査を行い，奇数番目のフレ
ームと偶数番目フレームとの２回の走査で１画面分の表
示素子に表示信号を伝達する場合の構成図である。20は
第１図で示した表示素子のマトリクスである。ゲート線
G1〜Gnはゲート線選択回路21に接続している。信号線S1
〜Smはシフトレジスタ30に接続されている。またシフト
レジスタ30の入力部に信号選択回路40が付加されてい
る。 本実施例では、ゲート線選択回路は、奇数番目のフレー
ムの走査時には奇数番のゲート線のみを順次選択し走査
する。偶数番目のフレームの走査時には偶数番のゲート
線のみ選択し走査する。 奇数番目のフレームの走査時には奇数番のゲート線に対
応した表示画素へ伝達する表示信号のみを信号選択回路
40で選択してシフトレジスタ30に入力する。 同様に偶数番目のフレームの走査時には偶数番のゲート
線に対応した表示画素へ伝達する表示信号のみを信号選
択回路40で選択してシフトレジスタ30′に入力する。従
って、連続するフレームの２回のゲート線の走査で一画
面の表示素子への表示信号の伝達が完了する。 即ち、本実施例では、ゲート線の飛越し走査を行ってい
るため、シフトレジスタのハード量が半減すると共に、
走査速度を同一とすると、表示信号の伝達速度及びシフ
トレジスタの動作速度が半減する。その結果、消費電力
が半減する。 以上の実施例では画素内の表示素子をＬ字形に配置した
が、Δ形に配置しても構成・動作はほぼ同様であり、容
易に実現できる。また、画素内の赤、青、緑各色の表示
素子の配置を上記実施例と異なる配置にしても同様であ
る。 なお、以上の実施例では表示素子として液晶を想定して
説明したが、EL等の他の表示素子でも同様である。 また、以上の実施例では１つの画素の３つの表示素子に
２本の信号線を用い、時分割で表示信号を伝達していた
が、１本の信号線を用いた時分割で表示信号を伝達する
ことも容易に可能である。 なお、上記説明では表示信号はディジタルを想定して説
明したが、アナログ信号でも動作は同様である。 （発明の効果） 以上説明したように、本発明による構成、表示信号印加
方式をとれば、良好な混色が可能な表示素子の配列を信
号線、ゲート線の複雑な配線を伴わず、僅かなハードの
付加で可能となる利点がある。従って、本発明によれば
表示品質の良好なディスプレイが製造歩留り良く実現で
きる。 また、ゲート線の飛び越し走査を行うことにより、ハー
ド量、消費電力の減少、シフトレジスタの伝送スピード
の低下が可能である利点がある。 従って、本発明は大面積・高精細なドットマトリクス形
多色ディスプレイに適用すると効果が非常に大となる。
第１図は本発明の第１の実施例を説明する図、第２図は
ゲート線の飛越し走査を行う場合の構成図，第３図は従
来のアクティブマトリクス形多色表示装置における表示
素子マトリクスの例，第４図は従来の１画素の表示素子
の配列例である。 １……薄膜トランジスタ（TFT）、 ２……表示素子、３……表示セル、 4,10,11……画素、20……表示マトリクス、 21……ゲート線選択回路、 30……シフトレジスタ、40……信号選択回路、 S1〜Sm……信号線、G1〜Gn……ゲート線。
ゲート線の飛越し走査を行う場合の構成図，第３図は従
来のアクティブマトリクス形多色表示装置における表示
素子マトリクスの例，第４図は従来の１画素の表示素子
の配列例である。 １……薄膜トランジスタ（TFT）、 ２……表示素子、３……表示セル、 4,10,11……画素、20……表示マトリクス、 21……ゲート線選択回路、 30……シフトレジスタ、40……信号選択回路、 S1〜Sm……信号線、G1〜Gn……ゲート線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 増田 清 東京都武蔵野市緑町３丁目９番11号 日本 電信電話株式会社武蔵野電気通信研究所内 (56)参考文献 特開 昭59−9636（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数のゲート線と複数の信号線がマトリク
ス状に配置され、前記ゲート線と前記信号線の交差部に
薄膜トランジスタを介して赤、青、緑のいずれかの表示
素子が配置され、隣接する２本の前記ゲート線と隣接す
る２本の前記信号線により構成される４個の前記表示素
子のうち３個を１つの画素として赤、青、緑の表示素子
で構成されているアクティブマトリクス形多色表示装置
の駆動方法であって、前記画素を構成する前記３個の表
示素子への表示信号の伝達には、奇数番目のフレームの
走査時には前記２本のゲート線の一方を選択し、前記３
個の表示素子のうち該ゲート線に接続された表示素子へ
表示信号を前記信号線を介して伝達し、偶数番目のフレ
ームの走査時には前記２本のゲート線の他方を選択し
て、前記３個の表示素子のうち該ゲート線に接続された
未選択の表示素子へ表示信号を前記信号線を介して伝達
することにより、連続する２回のフレーム走査で前記画
素を構成する前記３個の表示素子に表示信号を伝達する
ことを特徴とするアクティブマトリクス形多色表示装置
の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191892A JPH0756540B2 (ja) | 1985-09-02 | 1985-09-02 | アクティブマトリクス形多色表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191892A JPH0756540B2 (ja) | 1985-09-02 | 1985-09-02 | アクティブマトリクス形多色表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6252527A JPS6252527A (ja) | 1987-03-07 |
| JPH0756540B2 true JPH0756540B2 (ja) | 1995-06-14 |
Family
ID=16282184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191892A Expired - Lifetime JPH0756540B2 (ja) | 1985-09-02 | 1985-09-02 | アクティブマトリクス形多色表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756540B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02282723A (ja) * | 1989-04-24 | 1990-11-20 | Hosiden Corp | アクティブドットマトリックス表示装置 |
| JP2015079225A (ja) * | 2013-10-18 | 2015-04-23 | 株式会社 オルタステクノロジー | 表示装置及びカラーフィルター |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599636A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 液晶表示体 |
-
1985
- 1985-09-02 JP JP60191892A patent/JPH0756540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252527A (ja) | 1987-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485293A (en) | Liquid crystal display including color triads with split pixels | |
| US6219022B1 (en) | Active matrix display and image forming system | |
| US4822142A (en) | Planar display device | |
| JPH0564356B2 (ja) | ||
| CN114743493B (zh) | 一种显示面板和显示装置 | |
| CN106652951A (zh) | 阵列基板及液晶显示器 | |
| JPS63186216A (ja) | アクテイブマトリツクス液晶表示器 | |
| JPH1010546A (ja) | 表示装置およびその駆動方法 | |
| JP2006106062A (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる液晶表示パネル | |
| US8456398B2 (en) | Liquid crystal display module | |
| US12067925B2 (en) | Display panel and electronic terminal | |
| CN108198539A (zh) | 显示面板及其驱动方法、显示装置 | |
| US5341151A (en) | Liquid crystal colour display device with zig-zag pattern | |
| JPH09190162A (ja) | マトリクス型表示装置の駆動方法及び駆動回路 | |
| JPH0756540B2 (ja) | アクティブマトリクス形多色表示装置の駆動方法 | |
| JPH0460583A (ja) | 液晶表示装置の駆動回路 | |
| CN116741117B (zh) | 显示面板及其驱动方法 | |
| JPH0664436B2 (ja) | 画像表示装置 | |
| JPS61174586A (ja) | カラ−表示装置 | |
| JPH0762790B2 (ja) | 液晶デイスプレイ装置 | |
| JPS61170778A (ja) | アクテイブマトリツクスカラ−液晶表示パネル | |
| JPH04165331A (ja) | カラー液晶表示装置 | |
| JP3082227B2 (ja) | 液晶カラーディスプレイ装置 | |
| JP2805052B2 (ja) | 液晶表示パネルへのカラー画像の表示方法 | |
| JP2641778B2 (ja) | カラー液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |