JPH0736806A - Ｄｍａ方式 - Google Patents
Ｄｍａ方式Info
- Publication number
- JPH0736806A JPH0736806A JP5175486A JP17548693A JPH0736806A JP H0736806 A JPH0736806 A JP H0736806A JP 5175486 A JP5175486 A JP 5175486A JP 17548693 A JP17548693 A JP 17548693A JP H0736806 A JPH0736806 A JP H0736806A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- dma
- processing
- identification bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 連続して存在する複数のポインタの中のある
特定の任意のポインタの処理をスキップする。 【構成】 ポインタ方式を採用しているＤＭＡ方式にお
いて、ポインタ領域１５ｂに格納されるポインタの中
に、当該ポインタで示されたデータに対してＤＭＡ転送
の処理を行うか否かの識別ビットＢｉを備える。 【効果】 ＤＭＡ転送の対象となるＩ／Ｏポートを搭載
したパネルが、一時的に実装されていないことが予め分
かっている場合等には、転送先の存在していないＩ／Ｏ
ポート等に対して無駄なデータ転送を防ぐことができ
る。
特定の任意のポインタの処理をスキップする。 【構成】 ポインタ方式を採用しているＤＭＡ方式にお
いて、ポインタ領域１５ｂに格納されるポインタの中
に、当該ポインタで示されたデータに対してＤＭＡ転送
の処理を行うか否かの識別ビットＢｉを備える。 【効果】 ＤＭＡ転送の対象となるＩ／Ｏポートを搭載
したパネルが、一時的に実装されていないことが予め分
かっている場合等には、転送先の存在していないＩ／Ｏ
ポート等に対して無駄なデータ転送を防ぐことができ
る。
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵの周辺回路に関
し、特に、ポインタ方式を採用しているＤＭＡ（ダイレ
クト・メモリ・アクセス）方式に関する。
し、特に、ポインタ方式を採用しているＤＭＡ（ダイレ
クト・メモリ・アクセス）方式に関する。
【０００２】
【従来の技術】周知のように、ＤＭＡ方式は、ＣＰＵ
（プロセッサ）の介入なしで、システムバスを利用して
記憶装置（メモリ）やフロッピ・ディスクなどの入出力
装置（外部機器）間で直接にデータの転送を行う方式で
ある。プログラム制御方式とは異なり、ＤＭＡ方式はプ
ロセッサを通さずに直接外部機器とメモリとの間でデー
タ転送を行うので高速度であり、多量のデータをブロッ
クとして転送するのに便利である。このようなＤＭＡ方
式はＤＭＡコントローラによって実現される。
（プロセッサ）の介入なしで、システムバスを利用して
記憶装置（メモリ）やフロッピ・ディスクなどの入出力
装置（外部機器）間で直接にデータの転送を行う方式で
ある。プログラム制御方式とは異なり、ＤＭＡ方式はプ
ロセッサを通さずに直接外部機器とメモリとの間でデー
タ転送を行うので高速度であり、多量のデータをブロッ
クとして転送するのに便利である。このようなＤＭＡ方
式はＤＭＡコントローラによって実現される。
【０００３】以下、図３および図４を参照して、ポイン
タ方式を採用しているＤＭＡ方式について説明する。図
３は、入出力装置がフロッピ・ディスク１１であり、Ｄ
ＭＡコントローラがフロッピ・ディスク・コントローラ
１２である場合の例を示している。システムバス１３に
は、フロッピ・ディスク・コントローラ１２と、ＣＰＵ
１４と、メモリ１５とが接続されている。システムバス
１３はデータバス、アドレスバス、および制御線からな
る。ＣＰＵ１４とフロッピ・ディスク・コントローラ１
２とは、メモリ１５にアクセスするため、お互いにシス
テムバス１３を使用しても良いか否かの調停を行う。
タ方式を採用しているＤＭＡ方式について説明する。図
３は、入出力装置がフロッピ・ディスク１１であり、Ｄ
ＭＡコントローラがフロッピ・ディスク・コントローラ
１２である場合の例を示している。システムバス１３に
は、フロッピ・ディスク・コントローラ１２と、ＣＰＵ
１４と、メモリ１５とが接続されている。システムバス
１３はデータバス、アドレスバス、および制御線からな
る。ＣＰＵ１４とフロッピ・ディスク・コントローラ１
２とは、メモリ１５にアクセスするため、お互いにシス
テムバス１３を使用しても良いか否かの調停を行う。
【０００４】図４に示されるように、メモリ１５はＤＭ
Ａ転送しようとするデータを格納するデータ領域１５ａ
と、複数のポインタを格納するポインタ領域１５ｂ´と
を含む。ポインタ領域１５ｂ´に格納されている最初の
ポインタは、“１０００”を示す開始アドレスと“２０
０”バイトを示すデータ長とを示す情報を含む。勿論、
ポインタにはその他の情報も含まれる。フロッピ・ディ
スク・コントローラ１２は、最初のポインタを示すベー
スアドレスレジスタ（図示せず）を含む。
Ａ転送しようとするデータを格納するデータ領域１５ａ
と、複数のポインタを格納するポインタ領域１５ｂ´と
を含む。ポインタ領域１５ｂ´に格納されている最初の
ポインタは、“１０００”を示す開始アドレスと“２０
０”バイトを示すデータ長とを示す情報を含む。勿論、
ポインタにはその他の情報も含まれる。フロッピ・ディ
スク・コントローラ１２は、最初のポインタを示すベー
スアドレスレジスタ（図示せず）を含む。
【０００５】フロッピ・ディスク・コントローラ１２
は、先ずベースアドレスレジタで示される最初の一個の
ポインタを読み出して、その内容を解析する。図４に示
す例では、最初のポインタには、“１０００”番地を開
始アドレスとしてそこから２００バイトのデータを送信
しなさい”という内容が書かれている。したがって、フ
ロッピ・ディスク・コントローラ１２は、メモリ領域１
５ａから２００バイトのデータを読み込んで、その読み
込んだデータをフロッピ・ディスク１１に転送する。以
下、フロッピ・ディスク・コントローラ１２は最終ポイ
ンタにたどり着くまで順次ポインタで示される情報に従
ってＤＭＡ転送処理を実行していく。
は、先ずベースアドレスレジタで示される最初の一個の
ポインタを読み出して、その内容を解析する。図４に示
す例では、最初のポインタには、“１０００”番地を開
始アドレスとしてそこから２００バイトのデータを送信
しなさい”という内容が書かれている。したがって、フ
ロッピ・ディスク・コントローラ１２は、メモリ領域１
５ａから２００バイトのデータを読み込んで、その読み
込んだデータをフロッピ・ディスク１１に転送する。以
下、フロッピ・ディスク・コントローラ１２は最終ポイ
ンタにたどり着くまで順次ポインタで示される情報に従
ってＤＭＡ転送処理を実行していく。
【０００６】従来のポインタ方式を採用しているＤＭＡ
方式は、特定のポインタの処理を中止するための機構が
備えらていなかった。従って、ある時点である特定の一
つのポインタの使用を中止する場合には、改めてポイン
タの一群を構成し直す作業を行わなければならなかっ
た。
方式は、特定のポインタの処理を中止するための機構が
備えらていなかった。従って、ある時点である特定の一
つのポインタの使用を中止する場合には、改めてポイン
タの一群を構成し直す作業を行わなければならなかっ
た。
【０００７】次に、この事情について図５を参照して説
明する。図５（Ａ）に示されるように、ポインタ領域１
５ｂ´に、最初のポインタ１から最終のポインタ５まで
５個のポインタが格納されているとする。最終のポイン
タ５には、このポインタが最終のものであることを示す
“最終ポインタ表示ビット”がある。この場合、フロッ
ピ・ディスク・コントローラ１２は最初のポインタ１か
ら処理を開始し、最終のポインタ５まで順次ポインタで
示されたデータのＤＭＡ転送を行う。
明する。図５（Ａ）に示されるように、ポインタ領域１
５ｂ´に、最初のポインタ１から最終のポインタ５まで
５個のポインタが格納されているとする。最終のポイン
タ５には、このポインタが最終のものであることを示す
“最終ポインタ表示ビット”がある。この場合、フロッ
ピ・ディスク・コントローラ１２は最初のポインタ１か
ら処理を開始し、最終のポインタ５まで順次ポインタで
示されたデータのＤＭＡ転送を行う。
【０００８】ここで、ある事情で、ポインタ２で示され
たデータに対するＤＭＡ転送の処理を行いたくないとい
う状況が発生したとする。このような場合、操作者はポ
インタ領域１５ｂ´を図５（Ａ）の状態から図５（Ｂ）
の状態へ組み直す必要が生じる。
たデータに対するＤＭＡ転送の処理を行いたくないとい
う状況が発生したとする。このような場合、操作者はポ
インタ領域１５ｂ´を図５（Ａ）の状態から図５（Ｂ）
の状態へ組み直す必要が生じる。
【０００９】
【発明が解決しようとする課題】上述したように、従来
のポインタ方式を採用しているＤＭＡ方式では、特定の
ポインタの処理を中止するための機構が備えられていな
いため、ある時点である特定の一つのポインタの使用を
中止する場合には、改めてポインタの集合体を構成し直
す作業を行わなければならないという問題点がある。
のポインタ方式を採用しているＤＭＡ方式では、特定の
ポインタの処理を中止するための機構が備えられていな
いため、ある時点である特定の一つのポインタの使用を
中止する場合には、改めてポインタの集合体を構成し直
す作業を行わなければならないという問題点がある。
【００１０】本発明の目的は、連続して存在する複数の
ポインタの中の特定の任意のポインタで指定されたデー
タの処理をスキップすることができるＤＭＡ方式を提供
することにある。
ポインタの中の特定の任意のポインタで指定されたデー
タの処理をスキップすることができるＤＭＡ方式を提供
することにある。
【００１１】
【課題を解決するための手段】本発明によれば、ポイン
タ方式を採用しているＤＭＡ方式において、ポインタの
中に当該ポインタで示されるデータに対してＤＭＡ転送
の処理を行うか否かを指示する識別ビットを備えること
を特徴とするＤＭＡ方式が得られる。
タ方式を採用しているＤＭＡ方式において、ポインタの
中に当該ポインタで示されるデータに対してＤＭＡ転送
の処理を行うか否かを指示する識別ビットを備えること
を特徴とするＤＭＡ方式が得られる。
【００１２】
【作用】ＤＭＡコントローラは、識別ビットがＤＭＡ処
理を行わないことを示している場合には、当該識別ビッ
トをもつポインタで示されるデータに対するＤＭＡ転送
の処理をスキップする。
理を行わないことを示している場合には、当該識別ビッ
トをもつポインタで示されるデータに対するＤＭＡ転送
の処理をスキップする。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１に本発明の一実施例によるＤＭＡ方式
の概念図を示す。ＤＭＡ方式を実現するハードウェア構
成は図３に示したものと同様である。図１に示すよう
に、本発明のＤＭＡ方式は、各ポインタの中にそのポイ
ンタで示すデータに対してＤＭＡ転送の処理を行うか否
かの識別ビット（処理飛び越し指示ビット）Ｂｉを設
け、ポインタの実行をスキップさせることを可能として
いる。本実施例では、論理“０”レベルをもつ識別ビッ
トＢｉはＤＭＡ転送の処理を行うことを示し、論理
“１”レベルをもつ識別ビットＢｉはＤＭＡ転送の処理
をスキップすることを示す。
の概念図を示す。ＤＭＡ方式を実現するハードウェア構
成は図３に示したものと同様である。図１に示すよう
に、本発明のＤＭＡ方式は、各ポインタの中にそのポイ
ンタで示すデータに対してＤＭＡ転送の処理を行うか否
かの識別ビット（処理飛び越し指示ビット）Ｂｉを設
け、ポインタの実行をスキップさせることを可能として
いる。本実施例では、論理“０”レベルをもつ識別ビッ
トＢｉはＤＭＡ転送の処理を行うことを示し、論理
“１”レベルをもつ識別ビットＢｉはＤＭＡ転送の処理
をスキップすることを示す。
【００１５】以下、図２を参照して、本発明によるＤＭ
Ａ方式の動作について説明する。図２（Ａ）に示される
ように、ポインタ領域１５ｂに、最初のポインタ１から
最終のポインタ５まで５個のポインタが格納されている
とする。そして、いずれのポインタも論理“０”レベル
の識別ビットＢｉをもっているとする。この場合、フロ
ッピ・ディスク・コントローラ１２（図３）は、いずれ
のポインタもその識別ビットＢｉが論理“０”レベルを
もつので、ポインタ１で示されるデータに対してＤＭＡ
転送の処理を開始し、最終ポインタ５まで順次ポインタ
で示されたデータのＤＭＡ転送を行う。
Ａ方式の動作について説明する。図２（Ａ）に示される
ように、ポインタ領域１５ｂに、最初のポインタ１から
最終のポインタ５まで５個のポインタが格納されている
とする。そして、いずれのポインタも論理“０”レベル
の識別ビットＢｉをもっているとする。この場合、フロ
ッピ・ディスク・コントローラ１２（図３）は、いずれ
のポインタもその識別ビットＢｉが論理“０”レベルを
もつので、ポインタ１で示されるデータに対してＤＭＡ
転送の処理を開始し、最終ポインタ５まで順次ポインタ
で示されたデータのＤＭＡ転送を行う。
【００１６】ここで、ある事情で、ポインタ２で示され
るデータに対してＤＭＡ転送の処理を行いたくないとい
う状況が発生したとする。このような場合、本発明で
は、図２（Ｂ）に示すように、ポインタ２の識別ビット
Ｂｉを論理“０”レベルから論理“１”レベルに換える
だけで良い。すなわち、図５に示したような、ポインタ
の組み直しが不要である。フロッピ・ディスク・コント
ローラ１２（図３）は、ポインタ２の識別ビットＢｉが
論理“１”レベルであるので、ポインタ２の実行をスキ
ップし、次のポインタ３で示されるデータに対してＤＭ
Ａ転送の処理を行う。
るデータに対してＤＭＡ転送の処理を行いたくないとい
う状況が発生したとする。このような場合、本発明で
は、図２（Ｂ）に示すように、ポインタ２の識別ビット
Ｂｉを論理“０”レベルから論理“１”レベルに換える
だけで良い。すなわち、図５に示したような、ポインタ
の組み直しが不要である。フロッピ・ディスク・コント
ローラ１２（図３）は、ポインタ２の識別ビットＢｉが
論理“１”レベルであるので、ポインタ２の実行をスキ
ップし、次のポインタ３で示されるデータに対してＤＭ
Ａ転送の処理を行う。
【００１７】尚、本発明を実施例によって説明してきた
が、本発明は実施例に限定せず、本発明の趣旨を逸脱し
ない範囲内で種々の変更／変形が可能であるのは勿論で
ある。
が、本発明は実施例に限定せず、本発明の趣旨を逸脱し
ない範囲内で種々の変更／変形が可能であるのは勿論で
ある。
【００１８】
【発明の効果】以上説明したように本発明は、連続して
存在する複数のポインタの中のある特定の任意のポイン
タに関する処理をスキップすることを可能としているの
で、次に述べるような効果を奏する。すなわち、ＤＭＡ
転送の対象となるＩ／Ｏポートを搭載したパネルが、一
時的に実装されていないことが予め分かっている場合等
には、転送先の存在していないＩ／Ｏポート等に対し無
駄なデータ転送をすることを防ぐことが出来る。
存在する複数のポインタの中のある特定の任意のポイン
タに関する処理をスキップすることを可能としているの
で、次に述べるような効果を奏する。すなわち、ＤＭＡ
転送の対象となるＩ／Ｏポートを搭載したパネルが、一
時的に実装されていないことが予め分かっている場合等
には、転送先の存在していないＩ／Ｏポート等に対し無
駄なデータ転送をすることを防ぐことが出来る。
【図１】本発明の一実施例によるＤＭＡ方式を示す概念
図である。
図である。
【図２】本発明によるＤＭＡ方式の動作を説明するため
のポインタ領域を示す図である。
のポインタ領域を示す図である。
【図３】ＤＭＡ方式を実現するハードウェアの一例を示
すブロック図である。
すブロック図である。
【図４】従来のＤＭＡ方式の動作を説明する図である。
【図５】従来のＤＭＡ方式の動作を説明するためのポイ
ンタ領域を示す図である。
ンタ領域を示す図である。
１１ フロッピ・ディスク １２ フロッピ・ディスク・コントローラ １３ システムバス １４ ＣＰＵ １５ メモリ １５ａ データ領域 １５ｂ ポインタ領域
Claims (2)
- 【請求項１】 ポインタ方式を採用しているＤＭＡ方式
において、 ポインタの中に当該ポインタで示されるデータに対して
ＤＭＡ転送の処理を行うか否かを指示する識別ビットを
備えることを特徴とするＤＭＡ方式。 - 【請求項２】 ポインタ方式を採用しているＤＭＡ方式
において、 ポインタの中に当該ポインタで示されるデータに対して
ＤＭＡ転送の処理を行うか否かを指示する識別ビットを
備え、 ＤＭＡコントローラは、前記識別ビットがＤＭＡ処理を
行わないことを指示している場合には、当該識別ビット
をもつポインタで示されるデータに対するＤＭＡ転送の
処理をスキップすることを特徴とするＤＭＡ方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175486A JPH0736806A (ja) | 1993-07-15 | 1993-07-15 | Ｄｍａ方式 |
| GB9414226A GB2280051B (en) | 1993-07-15 | 1994-07-14 | DMA operable in compliance with pointers,each including a discrimination bit |
| CA002128083A CA2128083C (en) | 1993-07-15 | 1994-07-14 | Dma operable in compliance with pointers, each including a discrimination bit |
| AU67499/94A AU6749994A (en) | 1993-07-15 | 1994-07-15 | DMA operable in compliance with pointers, each including a discrimination bit |
| US08/275,408 US5553031A (en) | 1993-07-15 | 1994-07-15 | DMA operable in compliance with pointers, each including a discrimination bit |
| AU56420/98A AU703975B2 (en) | 1993-07-15 | 1998-03-02 | DMA operable in compliance with pointers, each including a discrimination bit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175486A JPH0736806A (ja) | 1993-07-15 | 1993-07-15 | Ｄｍａ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0736806A true JPH0736806A (ja) | 1995-02-07 |
Family
ID=15996890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5175486A Pending JPH0736806A (ja) | 1993-07-15 | 1993-07-15 | Ｄｍａ方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5553031A (ja) |
| JP (1) | JPH0736806A (ja) |
| AU (1) | AU6749994A (ja) |
| CA (1) | CA2128083C (ja) |
| GB (1) | GB2280051B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293929A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
| JP2010532518A (ja) * | 2007-06-29 | 2010-10-07 | エミュレックス デザイン アンド マニュファクチュアリング コーポレーション | 効率的な待ち行列管理のための方法およびシステム |
| US9886411B2 (en) | 2013-04-10 | 2018-02-06 | Mitsubishi Electric Corporation | Data transfer device and data transfer method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272464A (ja) * | 1988-09-08 | 1990-03-12 | Toshiba Corp | データ伝送装置のｄｍａ方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4133030A (en) * | 1977-01-19 | 1979-01-02 | Honeywell Information Systems Inc. | Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks |
| JPH0520263A (ja) * | 1991-07-15 | 1993-01-29 | Nec Corp | データ転送制御装置 |
| JP3641280B2 (ja) * | 1992-10-30 | 2005-04-20 | インテル・コーポレーション | フラッシュｅｅｐｒｏｍアレイのクリーン・アップすべきブロックを決定する方法 |
| US5400286A (en) * | 1993-08-17 | 1995-03-21 | Catalyst Semiconductor Corp. | Self-recovering erase scheme to enhance flash memory endurance |
-
1993
- 1993-07-15 JP JP5175486A patent/JPH0736806A/ja active Pending
-
1994
- 1994-07-14 CA CA002128083A patent/CA2128083C/en not_active Expired - Fee Related
- 1994-07-14 GB GB9414226A patent/GB2280051B/en not_active Expired - Fee Related
- 1994-07-15 US US08/275,408 patent/US5553031A/en not_active Expired - Lifetime
- 1994-07-15 AU AU67499/94A patent/AU6749994A/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272464A (ja) * | 1988-09-08 | 1990-03-12 | Toshiba Corp | データ伝送装置のｄｍａ方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293929A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
| JP2010532518A (ja) * | 2007-06-29 | 2010-10-07 | エミュレックス デザイン アンド マニュファクチュアリング コーポレーション | 効率的な待ち行列管理のための方法およびシステム |
| US9886411B2 (en) | 2013-04-10 | 2018-02-06 | Mitsubishi Electric Corporation | Data transfer device and data transfer method |
Also Published As
| Publication number | Publication date |
|---|---|
| AU6749994A (en) | 1995-01-27 |
| CA2128083A1 (en) | 1995-01-16 |
| CA2128083C (en) | 1998-09-22 |
| GB9414226D0 (en) | 1994-08-31 |
| GB2280051A (en) | 1995-01-18 |
| GB2280051B (en) | 1997-10-29 |
| US5553031A (en) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467447A (en) | Information transferring apparatus | |
| US5438665A (en) | Direct memory access controller for handling cyclic execution of data transfer in accordance with stored transfer control information | |
| JPH04290150A (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JP2001216194A (ja) | 演算処理装置 | |
| JP3619532B2 (ja) | 半導体集積回路装置 | |
| EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
| US6728797B2 (en) | DMA controller | |
| JPS6375955A (ja) | プログラムモ−ド・アクセス制御方式 | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JP2797760B2 (ja) | 並列処理コンピュータシステム | |
| JPS6242306B2 (ja) | ||
| KR20070060854A (ko) | 멀티 채널 직접 메모리 접근 제어기 | |
| JPH05165761A (ja) | Ｄｍａコントローラ | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPH0769885B2 (ja) | デ−タ転送装置 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JP2000115480A (ja) | 画像読取装置 | |
| JPH0696006A (ja) | Ｄｍａコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960227 |