JPH07335000A - Non-volatile memory - Google Patents
Non-volatile memoryInfo
- Publication number
- JPH07335000A JPH07335000A JP12611494A JP12611494A JPH07335000A JP H07335000 A JPH07335000 A JP H07335000A JP 12611494 A JP12611494 A JP 12611494A JP 12611494 A JP12611494 A JP 12611494A JP H07335000 A JPH07335000 A JP H07335000A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bad spot
- block
- bad
- spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
- 238000007689 inspection Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、不揮発性メモリに関
し、特にメモリセルに対して正常なアクセスを行うこと
ができないアドレス空間を有する不揮発性メモリに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-volatile memory, and more particularly to a non-volatile memory having an address space where a memory cell cannot be normally accessed.
【0002】[0002]
【従来の技術】フラッシュメモリ(不揮発性メモリ)
は、メモリセルの高密度化に伴い、大容量のメモリ容量
を持つものが提供されている。しかし、メモリチップの
歩留りは、それほど高くなく、製造時おいて部分的に欠
陥メモリセルが生成されることが多々ある。このような
欠陥メモリセルに対しては、正常なデータアクセスを保
証することができない。その他、アドレスデコーダの不
良によっても、正常なデータアクセスを保証することが
できない場合がある。以上のように、メモリセル自体の
欠陥やアドレスデコーダの欠陥等により、正常なデータ
アクセスを行うことができないアドレス空間をバッドス
ポットと呼ぶ。2. Description of the Related Art Flash memory (nonvolatile memory)
With the increasing density of memory cells, a memory cell having a large memory capacity is provided. However, the yield of memory chips is not so high, and defective memory cells are often partially produced during manufacturing. Normal data access cannot be guaranteed for such defective memory cells. In addition, normal data access may not be guaranteed even if the address decoder is defective. As described above, an address space in which normal data access cannot be performed due to a defect in the memory cell itself, a defect in the address decoder, or the like is called a bad spot.
【0003】バッドスポットを含むメモリチップは、不
良であると判断され、ユーザに供給されないのが通常で
ある。しかし、フラッシュメモリが大容量化されても歩
留りが悪いのでは、少量のメモリチップしかユーザに供
給することができないため、チップメーカによっては、
ある規定数以下のバッドスポットを含むメモリチップに
ついては、ユーザへの供給を認めている。Memory chips containing bad spots are usually judged to be defective and are not supplied to the user. However, even if the flash memory has a large capacity and the yield is low, only a small number of memory chips can be supplied to the user.
As for memory chips containing a certain number of bad spots or less, supply to users is permitted.
【0004】メモリチップ内のバッドスポットについて
は、使用することができないために、ユーザは供給され
たメモリチップの検査を行い、バッドスポットの検出を
行う必要がある。検出されたバッドスポットについては
他のメモリに代替える等して、バッドスポットへのデー
タアクセスを避ける手段をとらなければならない。Since the bad spot in the memory chip cannot be used, the user needs to inspect the supplied memory chip and detect the bad spot. The detected bad spot must be replaced with another memory or the like to take measures to avoid data access to the bad spot.
【0005】バッドスポットの検出は、チップメーカに
おいても出荷検査時に行われ、規定のバッドスポット数
以下のメモリチップのみがユーザに供給される。チップ
メーカが行う出荷検査は、厳しい環境において行う試験
である。それに対し、ユーザが行う検査は、通常の運用
環境において行う試験であるために、チップメーカが出
荷検査により認識するバッドスポット数よりも少ない数
しか検出できない場合がある。The detection of bad spots is also carried out at the time of shipping inspection even at a chip maker, and only memory chips having a prescribed number of bad spots or less are supplied to the user. The shipping inspection performed by the chip maker is a test performed in a severe environment. On the other hand, since the test performed by the user is a test performed in a normal operating environment, there are cases where only a smaller number than the number of bad spots recognized by the chip manufacturer in the shipping test can be detected.
【0006】チップメーカの検査により検出されるバッ
ドスポットは、必ずしもユーザの検査では検出されな
い。そのようなバッドスポットは、メモリチップ使用当
初は何の問題もなくアクセスすることができるが、アク
セス回数の増加または時間経過と共に不安定となり、バ
ッドスポットが顕在化し、正常なアクセスができなくな
ってしまうことがある。The bad spot detected by the inspection of the chip maker is not always detected by the inspection of the user. Such a bad spot can be accessed without any problems at the beginning of use of the memory chip, but becomes unstable with an increase in the number of accesses or the passage of time, and the bad spot becomes apparent and normal access cannot be performed. Sometimes.
【0007】[0007]
【発明が解決しようとする課題】ユーザは、チップメー
カが行う出荷検査により検出されるバッドスポットの情
報を取得する手段がないために、独自にバッドスポット
の検出を行わなければならない。しかし、バッドスポッ
ト検出の工程は煩雑であり、その上チップメーカが行う
出荷検査と同程度の信頼性ある検出結果を得ることは困
難である。The user must independently detect the bad spot because there is no means for acquiring information on the bad spot detected by the shipping inspection performed by the chip maker. However, the step of detecting the bad spot is complicated, and it is difficult to obtain a detection result as reliable as the shipping inspection performed by the chip maker.
【0008】本発明の目的は、チップメーカが行うバッ
ドスポットの検出結果を正確かつ容易にユーザに伝える
ことができる不揮発性メモリを提供することである。It is an object of the present invention to provide a non-volatile memory which can accurately and easily notify a user of a bad spot detection result performed by a chip maker.
【0009】[0009]
【課題を解決するための手段】本発明の不揮発性メモリ
は、各々が複数のメモリセルを含む複数の第1のメモリ
ブロックと、複数のメモリセルを含み、第1のメモリブ
ロック中におけるバッドスポットの位置情報を格納する
第2のメモリブロックとを有する。A nonvolatile memory according to the present invention includes a plurality of first memory blocks each including a plurality of memory cells, and a plurality of memory cells, and a bad spot in the first memory block. Second memory block for storing the position information of the.
【0010】[0010]
【作用】メモリブロック中に存在するバッドスポットの
位置情報を全て格納する専用のメモリブロックを有する
ので、そのメモリブロックの読み出しを行えば不揮発性
メモリ中のバッドスポットの位置を知得することができ
る。Since the memory block has a dedicated memory block for storing all the position information of the bad spots existing in the memory block, the position of the bad spot in the non-volatile memory can be known by reading the memory block.
【0011】[0011]
【実施例】図1(A)は、本発明の実施例によるフラッ
シュメモリの構成を示す概略図である。フラッシュメモ
リ1は、複数のメモリブロックを有し、1つのメモリブ
ロックは例えば512バイトの複数のメモリセルを有す
る。特定ブロック2は、フラッシュメモリ1に含まれる
メモリブロックの内の先頭に位置するメモリブロック
(ブロック番号0)である。一般ブロック3は、フラッ
シュメモリ1に含まれる複数のメモリブロック中におい
て、特定ブロック2を除いた残りのメモリブロックであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1A is a schematic diagram showing the structure of a flash memory according to an embodiment of the present invention. The flash memory 1 has a plurality of memory blocks, and one memory block has a plurality of memory cells of 512 bytes, for example. The specific block 2 is a memory block (block number 0) located at the head of the memory blocks included in the flash memory 1. The general block 3 is a memory block remaining in the plurality of memory blocks included in the flash memory 1 except the specific block 2.
【0012】図1(B)は、フラッシュメモリ1内の特
定ブロックの構成を示す概略図である。チップメーカ
は、フラッシュメモリ1の検査を行い、バッドスポット
の検出結果を特定ブロック2に登録する準備を行う。検
査により、各バッドスポットのアドレスおよびバッドス
ポットの数Nを検出する。FIG. 1B is a schematic diagram showing the structure of a specific block in the flash memory 1. The chip maker inspects the flash memory 1 and prepares to register the detection result of the bad spot in the specific block 2. The inspection detects the address of each bad spot and the number N of bad spots.
【0013】特定ブロック2において、まずバッドスポ
ット数格納領域5に検出されたバッドスポット数Nを格
納する。そして、バッドスポットリスト格納領域6に、
検出されたN個のバッドスポット(バッドスポット1〜
バッドスポットN)のそれぞれのアドレスを格納する。In the specific block 2, first, the number N of detected bad spots is stored in the bad spot number storage area 5. Then, in the bad spot list storage area 6,
Detected N bad spots (bad spots 1 to
Store each address of the bad spot N).
【0014】以上により、特定ブロック2にバッドスポ
ット情報を登録した後に、チップメーカはフラッシュメ
モリ1をユーザに供給する。一般ブロック3には、何も
手を加えなくてよい。As described above, after registering the bad spot information in the specific block 2, the chip maker supplies the flash memory 1 to the user. Nothing needs to be done to the general block 3.
【0015】ユーザは、供給されたフラッシュメモリの
先頭に位置する特定ブロック2からバッドスポット情報
を読み出す。バッドスポット情報を読み出すには、ま
ず、バッドスポット数格納領域5からバッドスポット数
Nを読み出す。次に、読み出されたバッドスポット数N
だけのバッドスポットアドレス(バッドスポット1〜バ
ッドスポットN)を読み出す。そして、読み出されたバ
ッドスポットアドレスについては、使用することができ
ないので他のメモリに代替えする等の救済措置をとる。The user reads the bad spot information from the specific block 2 located at the head of the supplied flash memory. To read the bad spot information, first, the bad spot number N is read from the bad spot number storage area 5. Next, the number of read bad spots N
Only the bad spot address (bad spot 1 to bad spot N) is read. Since the read bad spot address cannot be used, a remedy such as substitution with another memory is taken.
【0016】その後は、特定ブロック2内のバッドスポ
ット情報を必要としないので、バッドスポット情報を消
去して、特定ブロック2および一般ブロック3を通常の
メモリブロックとして使用することができる。もちろ
ん、バッドスポット情報を消去せずに、一般ブロック3
のみをメモリブロックとして使用してもよい。After that, since the bad spot information in the specific block 2 is not required, the bad spot information can be erased and the specific block 2 and the general block 3 can be used as a normal memory block. Of course, without deleting the bad spot information, the general block 3
Only one may be used as a memory block.
【0017】フラッシュメモリ1において、1つのメモ
リブロックをアクセスの最小単位とする場合には、メモ
リブロック内に1つでもバッドスポットがあれば、その
メモリブロックは使用することができない。したがっ
て、1つのメモリブロック内に複数のバッドスポットが
ある場合には、その中の1つのバッドスポットアドレス
のみを、特定ブロック2内のバッドスポットリスト格納
領域6に登録するようにしてもよい。In the flash memory 1, when one memory block is the minimum unit of access, if there is at least one bad spot in the memory block, that memory block cannot be used. Therefore, when there are a plurality of bad spots in one memory block, only one of the bad spot addresses may be registered in the bad spot list storage area 6 in the specific block 2.
【0018】また、バッドスポットアドレスの代わり
に、検出されたバッドスポットを1つ以上含むメモリブ
ロックのブロック番号をバッドスポットリスト格納領域
6に登録してもよい。Instead of the bad spot address, the block number of the memory block containing one or more detected bad spots may be registered in the bad spot list storage area 6.
【0019】以上は、特定ブロック2がフラッシュメモ
リ1の先頭に位置する場合について述べたが、先頭であ
る必要はなく最終のメモリブロックまたはその他のメモ
リブロックをどれか1つ特定ブロック2としてもよい。Although the case where the specific block 2 is located at the head of the flash memory 1 has been described above, it is not necessary to be at the head and any one of the last memory block and other memory blocks may be the specific block 2. .
【0020】ただし、大容量のフラッシュメモリにおい
て、多くのバッドスポットを含む場合には、1つのメモ
リブロックのみを特定ブロック2として割り当てるので
はなく、複数のメモリブロックを特定ブロックとして割
り当ててもよい。However, in a large-capacity flash memory, when many bad spots are included, not only one memory block may be allocated as the specific block 2, but a plurality of memory blocks may be allocated as the specific block.
【0021】図2は、図1(B)の特定ブロックの代わ
りに用いる他の特定ブロックの構成例を示す概略図であ
る。特定ブロック12は、バッドスポット数Nの代わり
に、バッドスポットアドレスのリストの最後を表すエン
ドコードを有する。特定ブロック12は、バッドスポッ
トリスト格納領域16とエンドコード格納領域17を有
する。バッドスポットリスト格納領域16は、前述の特
定ブロックと同様に、検出された各バッドスポットのア
ドレスまたはバッドスポットが含まれるメモリブロック
の番号を全て格納する(バッドスポット1〜バッドスポ
ットN)。FIG. 2 is a schematic diagram showing a configuration example of another specific block used in place of the specific block of FIG. 1 (B). The specific block 12 has an end code indicating the end of the list of bad spot addresses, instead of the number N of bad spots. The specific block 12 has a bad spot list storage area 16 and an end code storage area 17. The bad spot list storage area 16 stores all the addresses of the detected bad spots or the numbers of the memory blocks including the bad spots (bad spot 1 to bad spot N), as in the specific block described above.
【0022】ユーザは、まずバッドスポットリスト16
の先頭から、バッドスポット1、バッドスポット2、・
・・の順番でエンドコードが現れるまでバッドスポット
アドレスまたはブロック番号を読み出す。そして、エン
ドコードが読み出されたら、バッドスポットリストの終
了であると判断して、エンドコードよりも前に読み出さ
れたバッドスポットアドレス等(バッドスポット1〜バ
ッドスポットN)を基にバッドスポットの救済措置をと
る。なお、エンドコードは、バッドスポットアドレスま
たはブロック番号に使用することのない特別なコードで
ある。First, the user first selects the bad spot list 16
From the beginning of, bad spot 1, bad spot 2, ...
・ Read the bad spot address or block number until the end code appears in the order of. Then, when the end code is read, it is determined that the bad spot list has ended, and the bad spot is read based on the bad spot address (bad spot 1 to bad spot N) read before the end code. Take remedies for. The end code is a special code that is not used for bad spot addresses or block numbers.
【0023】以上の実施例では、フラッシュメモリ1内
の一般ブロック3内にバッドスポットが存在することを
前提とし、特定ブロック2にはバッドスポットが含まれ
ていないことを前提としている。したがって、特定ブロ
ックにバッドスポットが含まれている場合には、本実施
例を適用することができない。そこで、次はどのメモリ
ブロックにバッドスポットが含まれていても適用可能な
フラッシュメモリの例を述べる。In the above embodiments, it is premised that the bad spot exists in the general block 3 in the flash memory 1 and that the specific block 2 does not contain the bad spot. Therefore, the present embodiment cannot be applied when the bad spot is included in the specific block. Therefore, next, an example of a flash memory applicable to any memory block including a bad spot will be described.
【0024】図3は、他の実施例によるフラッシュメモ
リの構成を示す。フラッシュメモリ21は、バッドスポ
ットを含まないメモリブロック22とバッドスポットを
含むメモリブロック23を有するとする。FIG. 3 shows the structure of a flash memory according to another embodiment. The flash memory 21 has a memory block 22 that does not include a bad spot and a memory block 23 that includes a bad spot.
【0025】チップメーカは、出荷検査の際に、まずメ
モリブロック22内の全てのメモリセルに所定のテスト
データ(例えば“AA”)を書き込む。メモリブロック
22にテストデータ(“AA”)を書き込んだ後にベリ
ファイを行い、バッドスポットの検出を行う。ベリファ
イに成功し、メモリブロック22内に1つもバッドスポ
ットがないときには、データ消去を行う。データ消去を
行うと、メモリブロック22内のメモリセルは全て消去
データ(例えば“FF”)で埋められる。つまり、メモ
リブロックにバッドスポットが含まれていないときに
は、メモリブロック内は全て消去データ(“FF”)で
埋められる。At the time of shipping inspection, the chip maker first writes predetermined test data (eg, "AA") in all the memory cells in the memory block 22. After writing the test data (“AA”) in the memory block 22, the verification is performed to detect the bad spot. When the verification is successful and there is no bad spot in the memory block 22, data erase is performed. When the data is erased, all the memory cells in the memory block 22 are filled with erase data (for example, “FF”). That is, when the memory block does not include a bad spot, the entire memory block is filled with erase data (“FF”).
【0026】次に、メモリブロックにバッドスポットが
含まれている場合を説明する。先程と同様に、メモリブ
ロック23にまずテストデータ(“AA”)を書き込
む。メモリブロック23にテストデータ(“AA”)を
書き込んだ後にベリファイを行う。ベリファイに失敗す
れば、メモリブロック23にバッドスポットが存在する
ことを意味するので、データ消去を行わずに放置する。
その結果、図に示すように、メモリブロック23は基本
的にテストデータ(“AA”)で埋められるが、バッド
スポットの部分には正しく書き込みが行われずにテスト
データとは異なるデータ(例えば“AE”)が書き込ま
れたままの状態となることもある。Next, the case where the memory block includes a bad spot will be described. Similarly to the above, first, the test data (“AA”) is written in the memory block 23. After writing the test data (“AA”) in the memory block 23, verification is performed. If the verification fails, it means that there is a bad spot in the memory block 23. Therefore, the data block is left unerased.
As a result, as shown in the figure, the memory block 23 is basically filled with the test data (“AA”), but the bad spot portion is not correctly written and data different from the test data (for example, “AE”). In some cases, ") remains written.
【0027】以上のようなバッドスポット検出を行った
後に、チップメーカはフラッシュメモリをユーザに供給
する。ユーザは、供給されたフラッシュメモリに登録さ
れているバッドスポット情報からバッドスポットの位置
を把握することができる。After performing the bad spot detection as described above, the chip maker supplies the flash memory to the user. The user can grasp the position of the bad spot from the bad spot information registered in the supplied flash memory.
【0028】例えば、全て消去データ(“FF”)で埋
められているメモリセルは、バッドスポットを含まない
メモリブロックであると判断することができ、それ以外
はバッドスポットを含むメモリブロックであると判断す
ることができる。For example, it is possible to determine that a memory cell that is completely filled with erase data (“FF”) is a memory block that does not include a bad spot, and the rest is a memory block that includes a bad spot. You can judge.
【0029】また、テストデータ(“AA”)が含まれ
ているメモリブロックや消去データ(“FF”)以外の
データが含まれているメモリブロックをバッドスポット
を含むメモリブロックと判断することもできる。Further, a memory block containing test data (“AA”) or a memory block containing data other than erase data (“FF”) can be judged to be a memory block containing a bad spot. .
【0030】例えば、データ“AA”を必ずテストデー
タとして用いることができるのであれば問題はないが、
テストデータをそのように特定してしまうことは必ずし
も得策ではない。そこで、テストデータを特定すること
ができない場合には、テストデータとの比較を行うこと
ができないので、テストデータを書き込んだ後ベリファ
イに失敗したら、バッドスポットが存在することを示す
所定のエラーコードをそのメモリブロックに書き込むよ
うにしてもよい。その場合には、エラーコードを含むメ
モリブロックをバッドスポットを含むメモリブロックと
して判断することができる。For example, if the data "AA" can always be used as test data, no problem will occur.
Identifying test data that way is not always a good idea. Therefore, if the test data cannot be specified, it cannot be compared with the test data, so if the verification fails after writing the test data, a predetermined error code indicating that a bad spot exists will be output. You may make it write in the memory block. In that case, the memory block including the error code can be determined as the memory block including the bad spot.
【0031】以上のように、フラッシュメモリ内に特定
ブロックを設けて、バッドスポット情報を登録すること
により、またはフラッシュメモリ内の各メモリブロック
内に直接バッドスポットが存在するか否かの情報を登録
することにより、チップメーカが提供するバッドスポッ
ト情報を正確かつ容易にユーザに伝えることができる。
ユーザは、改めてバッドスポット検出のための検査を行
わなくてもよい。As described above, the specific block is provided in the flash memory and the bad spot information is registered, or the information as to whether or not the bad spot exists directly in each memory block in the flash memory is registered. By doing so, the bad spot information provided by the chip maker can be accurately and easily transmitted to the user.
The user does not have to perform another test for detecting a bad spot.
【0032】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
【0033】[0033]
【発明の効果】以上説明したように、本発明によれば、
バッドスポットの位置情報を格納する専用のメモリブロ
ックを有するので、そのメモリブロックの読み出しを行
えば不揮発性メモリ中のバッドスポットの位置が容易に
分かり、バッドスポットに対する救済措置をとることが
できる。As described above, according to the present invention,
Since the memory block has a dedicated memory block for storing the position information of the bad spot, the position of the bad spot in the nonvolatile memory can be easily known by reading the memory block, and a remedy for the bad spot can be taken.
【図1】図1(A)は、本発明の実施例によるフラッシ
ュメモリの構成を示す概略図であり、図1(B)は、フ
ラッシュメモリ内の特定ブロックの構成を示す概略図で
ある。FIG. 1A is a schematic diagram showing a configuration of a flash memory according to an embodiment of the present invention, and FIG. 1B is a schematic diagram showing a configuration of a specific block in the flash memory.
【図2】図1(B)の特定ブロックの代わりに用いる他
の特定ブロックの構成例を示す概略図である。FIG. 2 is a schematic diagram showing a configuration example of another specific block used in place of the specific block of FIG. 1 (B).
【図3】他の実施例によるフラッシュメモリの構成を示
す概略図である。FIG. 3 is a schematic diagram showing a configuration of a flash memory according to another embodiment.
1,21 フラッシュメモリ 2,12 特定ブロック 3 一般ブロック 5 バッドスポット数格納領域 6,16 バッドスポットリスト格納領域 17 エンドコード格納領域 22,23 メモリブロック 1, 21 Flash memory 2, 12 Specific block 3 General block 5 Bad spot number storage area 6, 16 Bad spot list storage area 17 End code storage area 22, 23 Memory block
Claims (6)
モリブロックを有し、特定のメモリセルへのアクセスが
正常に行うことができないアドレス空間(以下、バッド
スポットと呼ぶ)を含む不揮発性メモリの製造におい
て、 不揮発性メモリ内に存在するバッドスポットの位置情報
を検出する工程と、 検出されたバッドスポットの位置情報を不揮発性メモリ
内の所定のメモリブロックに登録する工程とを含む不揮
発性メモリへのバッドスポット情報登録方法。1. A non-volatile memory including a plurality of memory blocks each including a plurality of memory cells and including an address space (hereinafter referred to as a "bad spot") in which access to a specific memory cell cannot be normally performed. In the manufacturing of the non-volatile memory, the step of detecting the position information of the bad spot existing in the non-volatile memory and the step of registering the position information of the detected bad spot in a predetermined memory block in the non-volatile memory. Bad spot information registration method to.
1のメモリブロック(3)と、 複数のメモリセルを含み、前記第1のメモリブロック中
において特定のメモリセルへのアクセスが正常に行うこ
とができないアドレス空間の位置情報を格納する第2の
メモリブロック(2)とを有する不揮発性メモリ。2. A plurality of first memory blocks (3) each including a plurality of memory cells, and a plurality of memory cells, wherein a specific memory cell is normally accessed in the first memory block. A non-volatile memory having a second memory block (2) for storing position information of an address space that cannot be performed.
モリブロックを有し、特定のメモリセルへのアクセスが
正常に行うことができないアドレス空間(以下、バッド
スポットと呼ぶ)を含む不揮発性メモリの使用におい
て、 バッドスポットの位置情報を所定のメモリブロックから
読み出す工程と、 読み出されたバッドスポットの位置情報に対応するメモ
リブロックは、バッドスポットを含むメモリブロックで
あると判断する工程とを含む不揮発性メモリのバッドス
ポット検出方法。3. A non-volatile memory including a plurality of memory blocks each including a plurality of memory cells and including an address space (hereinafter referred to as a bad spot) in which access to a specific memory cell cannot be normally performed. Using the position information of the bad spot from a predetermined memory block, and determining that the memory block corresponding to the position information of the read bad spot is a memory block including the bad spot. Non-volatile memory bad spot detection method.
モリブロックを有し、特定のメモリセルへのアクセスが
正常に行うことができないアドレス空間(以下、バッド
スポットと呼ぶ)を含む不揮発性メモリの製造におい
て、 不揮発性メモリ内に存在するバッドスポットを検出する
工程と、 バッドスポットが含まれないメモリブロックとバッドス
ポットが含まれるメモリブロックに異なるデータを記憶
させる工程とを含む不揮発性メモリへのバッドスポット
情報登録方法。4. A non-volatile memory including a plurality of memory blocks each including a plurality of memory cells and including an address space (hereinafter referred to as a bad spot) in which access to a specific memory cell cannot be normally performed. In manufacturing of, a nonvolatile memory including a step of detecting a bad spot existing in the non-volatile memory and a step of storing different data in a memory block not including the bad spot and a memory block including the bad spot. Bad spot information registration method.
リセルへのアクセスが正常に行うことができないアドレ
ス空間(以下、バッドスポットと呼ぶ)を含まず、かつ
第1のデータが格納されている第1のメモリブロック
(22)と、 複数のメモリセルを有し、バッドスポットを含み、かつ
バッドスポットの存在を示すため前記第1のデータとは
異なる第2のデータ(エラーコード)をバッドスポット
以外のアドレスに格納する第2のメモリブロック(2
3)とを有する不揮発性メモリ。5. A first data is stored which does not include an address space (hereinafter referred to as a bad spot) having a plurality of memory cells, in which access to a specific memory cell cannot be normally performed. A first memory block (22) having a plurality of memory cells, a second data (error code) different from the first data to include a bad spot and to indicate the existence of the bad spot. The second memory block (2
3) A non-volatile memory having:
モリブロックを有し、特定のメモリセルへのアクセスが
正常に行うことができないアドレス空間(以下、バッド
スポットと呼ぶ)を含む不揮発性メモリの使用におい
て、 メモリブロックに格納されているデータを読み出す工程
と、 読み出しを行ったメモリブロックに所定のエラーコード
が含まれているか否かを検査する工程と、 エラーコードが含まれているメモリブロックはバッドス
ポットを含むと判断する工程とを含む不揮発性メモリの
バッドスポット検出方法。6. A non-volatile memory including a plurality of memory blocks each including a plurality of memory cells and including an address space (hereinafter referred to as a bad spot) in which access to a specific memory cell cannot be normally performed. When using, the steps of reading the data stored in the memory block, the step of inspecting whether the read memory block contains a predetermined error code, and the memory block containing the error code And a step of determining that a bad spot is included in the non-volatile memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12611494A JPH07335000A (en) | 1994-06-08 | 1994-06-08 | Non-volatile memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12611494A JPH07335000A (en) | 1994-06-08 | 1994-06-08 | Non-volatile memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335000A true JPH07335000A (en) | 1995-12-22 |
Family
ID=14926987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12611494A Pending JPH07335000A (en) | 1994-06-08 | 1994-06-08 | Non-volatile memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335000A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048763A (en) * | 2006-08-22 | 2008-03-06 | Daiman:Kk | Game machine |
| JP2008079753A (en) * | 2006-09-27 | 2008-04-10 | Daiman:Kk | Game machine |
| JP2008079754A (en) * | 2006-09-27 | 2008-04-10 | Daiman:Kk | Game machine |
| JP2008228955A (en) * | 2007-03-20 | 2008-10-02 | Daiman:Kk | Game machine |
| JP2009517787A (en) * | 2005-09-16 | 2009-04-30 | サムスン エレクトロニクス カンパニー リミテッド | Semiconductor memory device having bit registering layer and driving method thereof |
-
1994
- 1994-06-08 JP JP12611494A patent/JPH07335000A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517787A (en) * | 2005-09-16 | 2009-04-30 | サムスン エレクトロニクス カンパニー リミテッド | Semiconductor memory device having bit registering layer and driving method thereof |
| JP2008048763A (en) * | 2006-08-22 | 2008-03-06 | Daiman:Kk | Game machine |
| JP2008079753A (en) * | 2006-09-27 | 2008-04-10 | Daiman:Kk | Game machine |
| JP2008079754A (en) * | 2006-09-27 | 2008-04-10 | Daiman:Kk | Game machine |
| JP2008228955A (en) * | 2007-03-20 | 2008-10-02 | Daiman:Kk | Game machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101498009B1 (en) | Defective block isolation in a non-volatile memory system | |
| US8659961B2 (en) | Memory repair systems and methods for a memory having redundant memory | |
| TW475994B (en) | Memory testing device | |
| US6388919B2 (en) | Memory controller for flash memory system and method for writing data to flash memory device | |
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| CN100527264C (en) | Method and device for repairing shortage of memory and memory controller | |
| JP2006512698A (en) | Circuit and method for testing embedded DRAM circuits by direct access mode | |
| US7859900B2 (en) | Built-in self-repair method for NAND flash memory and system thereof | |
| US6539506B1 (en) | Read/write memory with self-test device and associated test method | |
| US6771549B1 (en) | Row-column repair technique for semiconductor memory arrays | |
| US20030084370A1 (en) | Circuit and method for masking a dormant memory cell | |
| KR100458357B1 (en) | Test device for testing a memory | |
| CN107783723A (en) | A kind of memory block treating method and apparatus | |
| US20030204783A1 (en) | Repair analyzer of dram in semiconductor integrated circuit using built-in CPU | |
| US20030133336A1 (en) | Method and apparatus for dynamically hiding a defect in an embedded memory | |
| KR100399449B1 (en) | Storage cell system and method for testing the function of storage cells | |
| TW451210B (en) | Faulty cell information acquiring device and semiconductor memory tester uses faulty cell information acquiring device | |
| JPH07335000A (en) | Non-volatile memory | |
| JP4514028B2 (en) | Fault diagnosis circuit and fault diagnosis method | |
| US6426928B1 (en) | Ability to distinguish true disk write errors | |
| JPH08190510A (en) | Information processing apparatus capable of mounting a semiconductor memory including a defective portion | |
| WO2002056183A1 (en) | Semiconductor memory device and method for accessing the same | |
| JP2004145964A (en) | Semiconductor memory, semiconductor memory manufacturing method, memory card, and semiconductor memory control method | |
| JP2001357696A (en) | Semiconductor memory inspection equipment, inspection method, and recording medium recording inspection program | |
| JP3314719B2 (en) | Flash EEPROM and its test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |