[go: up one dir, main page]

JPH07312564A - Tuner device - Google Patents

Tuner device

Info

Publication number
JPH07312564A
JPH07312564A JP6102848A JP10284894A JPH07312564A JP H07312564 A JPH07312564 A JP H07312564A JP 6102848 A JP6102848 A JP 6102848A JP 10284894 A JP10284894 A JP 10284894A JP H07312564 A JPH07312564 A JP H07312564A
Authority
JP
Japan
Prior art keywords
tuner
band
reception frequency
band switching
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6102848A
Other languages
Japanese (ja)
Inventor
Masahiko Saito
正彦 齋藤
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP6102848A priority Critical patent/JPH07312564A/en
Priority to KR1019950010974A priority patent/KR950035113A/en
Priority to DE19517957A priority patent/DE19517957A1/en
Publication of JPH07312564A publication Critical patent/JPH07312564A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superheterodyne Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

PURPOSE:To obtain the tuner device in which a set equipment 9 is made small by forming a mother board 1 small and decreasing total number of band changeover terminals 5, 6. CONSTITUTION:The tuner device is made up of a tuner 3 receiving a signal for plural reception frequency bands and a band decoder 4 selecting a reception frequency band received by the tuner 3 based on a 2-bit parallel signal to be received, the band decoder 4 is integrated in the tuner 3 and 1st and 2nd band changeover terminals 5, 6 are provided to the tuner 3. Only a microcomputer 2 to select any reception frequency band is mounted on the mother board 1 and an output terminal of the microcomputer 2 and 1st and 2nd band changeover terminals 5, 6 are interconnected by 1st and 2nd data lines.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チューナ装置に係わ
り、特に、複数の受信周波数バンドの信号が受信可能な
チューナ内に、受信する受信周波数バンドを切換えるバ
ンドデコーダを一体構成したチューナ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tuner device, and more particularly to a tuner device having a tuner capable of receiving signals in a plurality of reception frequency bands and a band decoder for switching the reception frequency bands to be received.

【0002】[0002]

【従来の技術】従来、電圧シンセサイザー(V/S)方
式のチューナ装置または周波数シンセサイザー(F/
S)方式のチューナ装置、例えば、CATV(有線テレ
ビジョン放送)を受信するTV(テレビジョン)チュー
ナ等においては、UHF、CATV SUPPE
R、VHFハイバンド(H)、CATV MID乃
至VHFローバンド(L)の4つの受信可能な受信周波
数バンドを有している。そして、TVチューナ側には、
4つの受信周波数バンドにそれぞれ対応した4つのバン
ド切換用端子が導出され、これら4つのバンド切換用端
子のいずれか1つに、バンドデコーダからTVチューナ
の動作電圧(B+)、例えば12Vを供給し、受信周波
数バンドの選択(切換)を行っている。この場合、バン
ドデコーダは、このバンドデコーダを制御するマイコン
とともに、TVセット機器内に配置されたマザーボード
上に搭載されているもので、4つのバンド切換用端子と
バンドデコーダの4つの出力との接続は、TVチューナ
とマザーボード間に設けた4本の接続線(接続パター
ン)によって行っている。
2. Description of the Related Art Conventionally, a tuner device of a voltage synthesizer (V / S) system or a frequency synthesizer (F / S) is used.
S) type tuner devices, for example, TV (television) tuners for receiving CATV (cable television broadcasting), UHF, CATV SUPPE
It has four receivable reception frequency bands of R, VHF high band (H), and CATV MID to VHF low band (L). And on the TV tuner side,
Four band switching terminals respectively corresponding to four reception frequency bands are derived, and the operating voltage (B +) of the TV tuner, for example, 12V is supplied from the band decoder to one of these four band switching terminals. , The reception frequency band is selected (switched). In this case, the band decoder is mounted on the motherboard arranged in the TV set device together with the microcomputer for controlling the band decoder, and the four band switching terminals and the four outputs of the band decoder are connected. Is performed by four connection lines (connection patterns) provided between the TV tuner and the motherboard.

【0003】図3は、このような既知のチューナ装置、
例えば、TVセット機器におけるTVチューナとマザー
ボードとの配置接続関係を示す概要構成図である。
FIG. 3 shows such a known tuner device,
For example, it is a schematic configuration diagram showing a layout connection relationship between a TV tuner and a motherboard in a TV set device.

【0004】図3において、21はマザーボード、22
はマイコン、23はバンドデコーダ、24はTVチュー
ナ、25は第1のバンド切換用端子、26は第2のバン
ド切換用端子、27は第3のバンド切換用端子、28は
第4のバンド切換用端子、29はTVセット機器であ
る。
In FIG. 3, reference numeral 21 denotes a mother board, 22
Is a microcomputer, 23 is a band decoder, 24 is a TV tuner, 25 is a first band switching terminal, 26 is a second band switching terminal, 27 is a third band switching terminal, and 28 is a fourth band switching terminal. The terminal 29 is a TV set device.

【0005】そして、マザーボード21上には、マイコ
ン22とバンドデコーダ23が搭載され、TVチューナ
24には、第1のバンド切換用端子25、第2のバンド
切換用端子26、第3のバンド切換用端子27、第4の
バンド切換用端子28が設けられる。また、マザーボー
ド21とTVチューナ24は、TVセット機器29内に
組み込まれ、マザーボード21上のバンドデコーダ23
の4つの出力と、TVチューナ24側の第1のバンド切
換用端子25、第2のバンド切換用端子26、第3のバ
ンド切換用端子27、第4のバンド切換用端子28との
間には、個別に4本の接続線(接続パターン)が結合さ
れる。さらに、マザーボード21上で、マイコン22と
バンドデコーダ23は、データライン(パターン)とク
ロックライン(パターン)の2本のライン(パターン)
で結合される。この場合、マイコン22は、データライ
ン(パターン)にバンド切換用のシリアルデータ信号を
送出し、クロックライン(パターン)にクロック信号を
送出す。
A microcomputer 22 and a band decoder 23 are mounted on the mother board 21, and the TV tuner 24 has a first band switching terminal 25, a second band switching terminal 26, and a third band switching terminal 26. A terminal 27 and a fourth band switching terminal 28 are provided. The mother board 21 and the TV tuner 24 are incorporated in the TV set device 29, and the band decoder 23 on the mother board 21.
Between the four outputs and the first band switching terminal 25, the second band switching terminal 26, the third band switching terminal 27, and the fourth band switching terminal 28 on the TV tuner 24 side. Are individually connected with four connection lines (connection patterns). Further, on the mother board 21, the microcomputer 22 and the band decoder 23 are provided with two lines (pattern) of a data line (pattern) and a clock line (pattern).
Are joined by. In this case, the microcomputer 22 sends the band switching serial data signal to the data line (pattern) and sends the clock signal to the clock line (pattern).

【0006】前記構成において、TVチューナ24の受
信周波数バンドの切換えを行うために、TV聴取者がマ
イコン22を操作すると、その操作に応じてデータライ
ン(パターン)にバンド切換用のシリアルデータ信号
が、また、クロックライン(パターン)にクロック信号
がそれぞれ送出され、バンドデコーダ23に入力され
る。このとき、バンドデコーダ23は、入力されたクロ
ック信号のタイミングで、同じく入力されたバンド切換
用のシリアルデータ信号をデコードし、4つの出力の中
の所望の1つの出力にTVチューナの動作電圧に等しい
受信周波数バンド切換信号が導出される。この受信周波
数バンド切換信号は、対応するバンド切換用端子、例え
ば、第1のバンド切換用端子25を介してTVチューナ
24に供給され、TVチューナ24で受信される受信周
波数バンドの選択(切換)が行われるものである。
In the above structure, when the TV listener operates the microcomputer 22 to switch the reception frequency band of the TV tuner 24, a serial data signal for band switching is sent to the data line (pattern) in response to the operation. Also, clock signals are sent out to the clock lines (patterns) and input to the band decoder 23. At this time, the band decoder 23 decodes the input band switching serial data signal at the timing of the input clock signal and outputs the desired one of the four outputs to the operating voltage of the TV tuner. Equal receive frequency band switching signals are derived. The reception frequency band switching signal is supplied to the TV tuner 24 via the corresponding band switching terminal, for example, the first band switching terminal 25, and the reception frequency band is selected (switched) by the TV tuner 24. Is what is done.

【0007】[0007]

【発明が解決しようとする課題】かかる既知のチューナ
装置においては、マザーボード21上に、マイコン22
やバンドデコーダ23が搭載されているだけでなく、バ
ンドデコーダ23の4つの出力とTVチューナ24側に
設けられた第1のバンド切換用端子25、第2のバンド
切換用端子26、第3のバンド切換用端子27、第4の
バンド切換用端子28との間を結合する個別の4本の接
続線(接続パターン)を配置したり、マイコン22とバ
ンドデコーダ23との間を結合するデータライン(パタ
ーン)やクロックライン(パターン)を配置したりして
いるため、マザーボード21上のパターン形状が複雑に
なっており、マザーボード21の大きさは必然的に大型
にならざるを得ず、TVセット機器を小型化できないと
いう問題がある。
In such a known tuner device, the microcomputer 22 is mounted on the motherboard 21.
And the band decoder 23 are mounted, the four outputs of the band decoder 23 and the first band switching terminal 25, the second band switching terminal 26, and the third band switching terminal 26 provided on the TV tuner 24 side are provided. Arrangement of four individual connection lines (connection patterns) for connecting the band switching terminal 27 and the fourth band switching terminal 28, and a data line for connecting the microcomputer 22 and the band decoder 23. Since the (pattern) and the clock line (pattern) are arranged, the pattern shape on the motherboard 21 is complicated, and the size of the motherboard 21 is inevitably large. There is a problem that the device cannot be downsized.

【0008】また、既知のチューナ装置においては、T
Vチューナ24側に受信周波数バンドの総数に等しい数
のバンド切換用端子、例えば、第1のバンド切換用端子
25、第2のバンド切換用端子26、第3のバンド切換
用端子27、第4のバンド切換用端子28をそれぞれ設
ける必要があるため、これらバンド切換用端子25乃至
28を適正に配置する等の関係からTVチューナ24の
形状を小型にすることができず、同様にTVセット機器
を小型化できないという問題もある。
In the known tuner device, T
On the V tuner 24 side, a number of band switching terminals equal to the total number of reception frequency bands, for example, a first band switching terminal 25, a second band switching terminal 26, a third band switching terminal 27, and a fourth band switching terminal 27, Since it is necessary to provide each of the band switching terminals 28, the TV tuner 24 cannot be downsized due to the proper arrangement of the band switching terminals 25 to 28. There is also a problem that can not be downsized.

【0009】本発明は、前記問題点を除去するものであ
って、その目的は、マザーボードを小型に形成するとと
もに、バンド切換用端子の総数を低減させ、セット機器
を小型化することが可能なチューナ装置を提供すること
にある。
The present invention eliminates the above-mentioned problems, and it is an object of the present invention to make a motherboard small, reduce the total number of band switching terminals, and make a set device compact. It is to provide a tuner device.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するため
に、本発明は、複数の受信周波数バンドの信号を受信で
きるチューナと、入力される2ビットの並列信号に基づ
いて前記チューナで受信する受信周波数バンドを切換え
るバンドデコーダとからなり、前記チューナ内に前記バ
ンドデコーダを一体構成した手段を備える。
In order to achieve the above object, the present invention provides a tuner capable of receiving signals in a plurality of reception frequency bands, and the tuner receives the signals based on an input 2-bit parallel signal. The tuner comprises a band decoder for switching the reception frequency band, and means for integrally configuring the band decoder in the tuner.

【0011】[0011]

【作用】前記手段によれば、チューナ内にバンドデコー
ダを一体構成しているので、マザーボードにはマイコン
だけを搭載させればよい。このため、マザーボードに、
バンドデコーダの搭載個所を設ける必要がないばかり
か、バンドデコーダの各出力とチューナ側に設けられる
各バンド切換用端子とを結合する個別の複数の接続線
(接続パターン)の配置個所を設ける必要がなく、マザ
ーボード上のパターン形状は極めて簡素化されるので、
マザーボードは、小型に構成することが可能になり、そ
の分、セット機器の小型化を達成することができる。
According to the above means, since the band decoder is integrally formed in the tuner, only the microcomputer needs to be mounted on the motherboard. Therefore, on the motherboard,
It is not necessary to provide a place for mounting a band decoder, but it is also necessary to provide a place for arranging a plurality of individual connection lines (connection patterns) for connecting each output of the band decoder and each band switching terminal provided on the tuner side. And since the pattern shape on the motherboard is extremely simplified,
The mother board can be configured in a small size, and the set device can be downsized accordingly.

【0012】また、前記手段によれば、チューナ内にバ
ンドデコーダを一体構成しているので、チューナに設け
られるバンド切換用端子も、マザーボード上のマイコン
の出力間に接続される2本のラインに対応した第1及び
第2の2つのバンド切換用端子を設ければ足りるように
なる。このため、チューナにバンド切換用端子を適正に
配置する際の制約が少なくなって、チューナを小型に構
成することが可能になり、その分、セット機器の小型化
を達成することができるとともに、チューナを構成する
際の自由度を高めることができる。
Further, according to the above means, since the band decoder is integrally formed in the tuner, the band switching terminals provided in the tuner are also connected to the two lines connected between the outputs of the microcomputer on the motherboard. It suffices to provide the corresponding first and second band switching terminals. Therefore, there are less restrictions when properly arranging the band switching terminals on the tuner, and it is possible to configure the tuner in a small size, and accordingly, it is possible to achieve miniaturization of the set device, The degree of freedom in constructing the tuner can be increased.

【0013】[0013]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0014】図1は、本発明によるチューナ装置の一実
施例を示すブロック構成図であって、チューナ装置とし
て、4つの受信周波数バンドを有するTVチューナの例
を示すものである。
FIG. 1 is a block diagram showing an embodiment of a tuner device according to the present invention, and shows an example of a TV tuner having four reception frequency bands as the tuner device.

【0015】図1において、1はマザーボード、2はマ
イコン、3はTVチューナ、4はバンドデコーダ、5は
第1のバンド切換用端子、6は第2のバンド切換用端
子、7は第1のデータライン、8は第2のデータライ
ン、9はTVセット機器である。
In FIG. 1, 1 is a motherboard, 2 is a microcomputer, 3 is a TV tuner, 4 is a band decoder, 5 is a first band switching terminal, 6 is a second band switching terminal, and 7 is a first band switching terminal. A data line, 8 is a second data line, and 9 is a TV set device.

【0016】そして、マザーボード1上にはマイコン2
が搭載され、マイコン2から第1のデータライン7及び
第2のデータライン8の2本のラインが導出される。バ
ンドデコーダ4は、TVチューナ3内に一体構成されて
おり、TVチューナ3は第1のバンド切換用端子5及び
第2のバンド切換用端子6が設けられる。また、マザー
ボード1とTVチューナ3は、TVセット機器9内に組
み込まれ、マザーボード1上のマイコン2から導出され
た第1のデータライン7及び第2のデータライン8は、
それぞれTVチューナ3側の第1のバンド切換用端子5
及び第2のバンド切換用端子6に接続される。さらに、
バンドデコーダ4から導出された4本の接続線は、直
接、TVチューナ3の受信周波数バンド切換部に結合さ
れるように構成されている。
The microcomputer 2 is mounted on the mother board 1.
Is mounted, and two lines of the first data line 7 and the second data line 8 are derived from the microcomputer 2. The band decoder 4 is integrally formed in the TV tuner 3, and the TV tuner 3 is provided with a first band switching terminal 5 and a second band switching terminal 6. The motherboard 1 and the TV tuner 3 are incorporated in the TV set device 9, and the first data line 7 and the second data line 8 derived from the microcomputer 2 on the motherboard 1 are
The first band switching terminal 5 on the TV tuner 3 side
And the second band switching terminal 6. further,
The four connection lines derived from the band decoder 4 are configured to be directly coupled to the reception frequency band switching unit of the TV tuner 3.

【0017】次いで、図2は、マイコン2から第1のデ
ータライン7及び第2のデータライン8にそれぞれ供給
される第1のデータ信号及び第2のデータ信号ビットの
論理状態と、選択される(切換えられる)受信周波数バ
ンドとの関係の一例を示す説明図である。
Next, FIG. 2 selects the logic states of the first data signal and the second data signal bit supplied from the microcomputer 2 to the first data line 7 and the second data line 8, respectively. It is an explanatory view showing an example of a relation with a (switchable) reception frequency band.

【0018】図2において、B1はUHFバンド、B2
はCATV SUPPERバンド、B3はVHFハイバ
ンド、B4はCATV MID乃至VHFローバンドを
それぞれ示す。
In FIG. 2, B1 is a UHF band and B2 is
Indicates a CATV SUPPER band, B3 indicates a VHF high band, and B4 indicates a CATV MID to VHF low band.

【0019】ここで、本実施例の動作を、図1及び図2
を用いて説明する。
The operation of this embodiment will now be described with reference to FIGS.
Will be explained.

【0020】いま、TVチューナ3の受信周波数バンド
の切換えを行うために、TV聴取者がマイコン2を操作
すると、その操作に応じて第1のデータライン7に1ビ
ットの第1のデータ信号を送出し、また、第2のデータ
ライン8に同じく1ビットの第2のデータ信号を送出し
て、都合、並列2ビットのデータ信号を発生する。この
場合、マイコン2から送出される並列2ビットの第1及
び第2のデータ信号ビットの論理状態は、図2に示され
るように、TVチューナ3側においてUHFバンドB1
を選択するときは、第1のデータ信号ビットが論理1
で、第2のデータ信号ビットも論理1になり、また、T
Vチューナ3側においてCATV SUPPERバンド
B2を選択するときは、第1のデータ信号ビットが論理
1で、第2のデータ信号ビットが論理0になり、さら
に、TVチューナ3側においてVHFハイバンドB3を
選択するときは、第1のデータ信号ビットが論理0で、
第2のデータ信号ビットが論理1になり、最後に、TV
チューナ3側においてCATVMID乃至VHFローバ
ンドB4を選択するときは、第1のデータ信号ビットが
論理0で、第2のデータ信号ビットも論理0になる。
Now, when the TV listener operates the microcomputer 2 in order to switch the reception frequency band of the TV tuner 3, a 1-bit first data signal is sent to the first data line 7 in response to the operation. In addition, a second 1-bit data signal is also sent to the second data line 8 to conveniently generate a parallel 2-bit data signal. In this case, the logic states of the parallel 2-bit first and second data signal bits transmitted from the microcomputer 2 are as follows: UHF band B1 on the TV tuner 3 side as shown in FIG.
The first data signal bit is a logical 1
Then, the second data signal bit also becomes a logic 1 and T
When the CATV SUPPER band B2 is selected on the V tuner 3 side, the first data signal bit is a logic 1 and the second data signal bit is a logic 0. Further, the VHF high band B3 is set on the TV tuner 3 side. When selecting, the first data signal bit is a logic 0,
The second data signal bit becomes a logic 1 and finally the TV
When selecting CATVMID to VHF low band B4 on the tuner 3 side, the first data signal bit is a logical 0 and the second data signal bit is also a logical 0.

【0021】第1のデータ信号は、第1のデータライン
7に接続された第1の第1のバンド切換用端子5を介し
てバンドデコーダ4に供給され、同時に、第2のデータ
信号も、第2のデータライン8に接続された第2のバン
ド切換用端子6を介してバンドデコーダ4に供給され
る。バンドデコーダ4は、供給された第1及び第2のデ
ータ信号をデコードし、第1及び第2のデータ信号ビッ
トの論理状態に応じて、4本の出力の中の1つの出力だ
けに、例えば12Vの受信周波数バンド切換電圧を発生
し、残りの出力に、例えば0Vを発生する。即ち、UH
FバンドB1を選択するときは図1のバンドデコーダ4
からTVチューナ3の受信周波数バンド切換部に導出さ
れた4本の接続線のうち1番上のラインだけに12Vの
受信周波数バンド切換電圧を発生し、CATV SUP
PERバンドB2を選択するときは上から2番目のライ
ンだけに12Vの受信周波数バンド切換電圧を発生す
る。また、VHFハイバンドB3を選択するときは上か
ら3番目のラインだけに12Vの受信周波数バンド切換
電圧を発生し、CATV MID乃至VHFローバンド
B4を選択するときは1番下のラインだけに12Vの受
信周波数バンド切換電圧を発生する。
The first data signal is supplied to the band decoder 4 via the first first band switching terminal 5 connected to the first data line 7, and at the same time, the second data signal is also supplied. It is supplied to the band decoder 4 via the second band switching terminal 6 connected to the second data line 8. The band decoder 4 decodes the supplied first and second data signals, and outputs only one of the four outputs, for example, according to the logic state of the first and second data signal bits. A reception frequency band switching voltage of 12V is generated, and 0V is generated at the remaining output. That is, UH
When selecting the F band B1, the band decoder 4 of FIG.
The receiving frequency band switching voltage of 12V is generated only on the uppermost one of the four connecting lines derived from the receiving frequency band switching unit of the TV tuner 3 by the CATV SUP.
When the PER band B2 is selected, the reception frequency band switching voltage of 12V is generated only in the second line from the top. Further, when the VHF high band B3 is selected, a reception frequency band switching voltage of 12 V is generated only on the third line from the top, and when the CATV MID to VHF low band B4 is selected, the reception frequency band switching voltage of 12 V is generated only on the lowest line. Generates a reception frequency band switching voltage.

【0022】そして、TVチューナ3は、受信周波数バ
ンド切換部に、いずれかのラインを介して受信周波数バ
ンド切換電圧が供給されると、既知のTVチューナと同
様に、受信周波数バンドの選択(切換)が行われ、TV
チューナ3においてこの選択された受信周波数バンドの
信号を受信することができるようになる。
Then, when the reception frequency band switching voltage is supplied to the reception frequency band switching section via any of the lines, the TV tuner 3 selects (switches) the reception frequency band in the same manner as the known TV tuner. ) Is done, TV
The tuner 3 can receive the signal in the selected reception frequency band.

【0023】このように、本実施例によれば、TVチュ
ーナ3内にバンドデコーダ4を一体構成したので、マザ
ーボード1側の配置構成が著しく簡素化され、マザーボ
ード1の大きさを、既知のものに比べてかなり小型にす
ることが可能になり、その分、TVセット機器を小型に
することができる。
As described above, according to the present embodiment, since the band decoder 4 is integrally formed in the TV tuner 3, the arrangement on the motherboard 1 side is remarkably simplified, and the size of the mother board 1 is known. It is possible to make the size of the TV set much smaller than that of the TV set device.

【0024】また、本実施例によれば、TVチューナ3
には第1及び第2の2つのバンド切換用端子5、6を設
けているだけであるので、複数のバンド切換用端子を設
けている既知のチューナに比べて小型に構成することが
でき、その分、TVセット機器を小型にすることができ
る。
Further, according to the present embodiment, the TV tuner 3
Since only the first and second band switching terminals 5 and 6 are provided in the above, it is possible to make the configuration smaller than a known tuner having a plurality of band switching terminals. Therefore, the TV set device can be downsized.

【0025】なお、前記実施例においては、チューナ装
置として、4つの受信周波数バンドを有するTVチュー
ナを例に挙げて説明したが、本発明は、TVチューナに
限られず、他機種のチューナにも同様に適用することが
可能であり、しかも、受信周波数バンドの総数も4つの
ものに限られず、3つのものであってもよい。
In the above embodiment, a TV tuner having four reception frequency bands has been described as an example of the tuner device, but the present invention is not limited to the TV tuner, and the same applies to tuners of other models. In addition, the total number of reception frequency bands is not limited to four, and may be three.

【0026】[0026]

【発明の効果】以上説明したように、本発明によれば、
チューナ3内にバンドデコーダ4を一体構成しており、
マザーボード1にはマイコン2が搭載されるだけである
ので、マザーボード1に、バンドデコーダ4の搭載個所
を設ける必要がないばかりか、バンドデコーダ4の各出
力とチューナ側に設けられる各バンド切換用端子とを結
合する個別の複数の接続線(接続パターン)の配置個所
を設ける必要もなく、マザーボード1上のパターン形状
は極めて簡素化される。このため、マザーボード1は、
小型に構成されるようになり、その分、TVセット機器
9の小型化が達成できるという効果がある。
As described above, according to the present invention,
The band decoder 4 is integrally configured in the tuner 3,
Since only the microcomputer 2 is mounted on the motherboard 1, it is not necessary to provide the mounting portion of the band decoder 4 on the motherboard 1, and each output of the band decoder 4 and each band switching terminal provided on the tuner side. The pattern shape on the motherboard 1 is extremely simplified, because it is not necessary to provide a location for disposing a plurality of individual connection lines (connection patterns) for coupling with each other. Therefore, the motherboard 1
As a result, the TV set device 9 can be downsized, and the TV set device 9 can be downsized accordingly.

【0027】また、本発明によれば、チューナ3内にバ
ンドデコーダ4を一体構成し、チューナ3に設けられる
バンド切換用端子の数も、マザーボード1上のマイコン
2の出力との間に接続される2本のデータラインに対応
した第1及び第2の2つのバンド切換用端子5、6を設
けるだけで足りるようになる。このため、チューナ3に
バンド切換用端子5、6の適正に配置するための多くの
制約がなくなって、チューナ3を小型に構成することが
可能になり、その分、TVセット機器9の小型化が達成
できるとともに、チューナ3を構成する際の自由度が高
められるという効果がある。
Further, according to the present invention, the band decoder 4 is integrally formed in the tuner 3, and the number of band switching terminals provided in the tuner 3 is also connected to the output of the microcomputer 2 on the motherboard 1. It is sufficient to provide the first and second band switching terminals 5 and 6 corresponding to the two data lines. Therefore, many restrictions for properly arranging the band switching terminals 5 and 6 on the tuner 3 are eliminated, and the tuner 3 can be made compact, and the TV set device 9 can be miniaturized accordingly. Can be achieved, and the degree of freedom in configuring the tuner 3 can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるチューナ装置の一実施例を示すブ
ロック構成図である。
FIG. 1 is a block diagram showing an embodiment of a tuner device according to the present invention.

【図2】マイコンから供給されるデータ信号ビットの論
理状態と、選択される受信周波数バンドとの関係の一例
を示す説明図である。
FIG. 2 is an explanatory diagram showing an example of a relationship between a logic state of a data signal bit supplied from a microcomputer and a selected reception frequency band.

【図3】既知のチューナ装置の一例を示すブロック構成
図である。
FIG. 3 is a block diagram showing an example of a known tuner device.

【符号の説明】[Explanation of symbols]

1 マザーボード 2 マイコン 3 TVチューナ 4 バンドデコーダ 5 第1のバンド切換用端子 6 第2のバンド切換用端子 7 第1のデータライン 8 第2のデータライン 9 TVセット機器 1 Motherboard 2 Microcomputer 3 TV Tuner 4 Band Decoder 5 First Band Switching Terminal 6 Second Band Switching Terminal 7 First Data Line 8 Second Data Line 9 TV Set Equipment

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の受信周波数バンドの信号を受信で
きるチューナと、入力される2ビットの並列信号に基づ
いて前記チューナで受信する受信周波数バンドを切換え
るバンドデコーダとからなり、前記チューナ内に前記バ
ンドデコーダを一体構成したことを特徴とするチューナ
装置。
1. A tuner capable of receiving signals in a plurality of reception frequency bands, and a band decoder for switching reception frequency bands to be received by the tuner on the basis of an input 2-bit parallel signal. A tuner device having a band decoder integrally configured.
【請求項2】 前記チューナは、2ビットの並列信号が
供給される2つの入力端子を備えていることを特徴とす
る請求項1に記載のチューナ装置。
2. The tuner device according to claim 1, wherein the tuner includes two input terminals to which a 2-bit parallel signal is supplied.
JP6102848A 1994-05-17 1994-05-17 Tuner device Withdrawn JPH07312564A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6102848A JPH07312564A (en) 1994-05-17 1994-05-17 Tuner device
KR1019950010974A KR950035113A (en) 1994-05-17 1995-05-04 Tuner device
DE19517957A DE19517957A1 (en) 1994-05-17 1995-05-16 Tuner assembly accepting several frequency bands

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6102848A JPH07312564A (en) 1994-05-17 1994-05-17 Tuner device

Publications (1)

Publication Number Publication Date
JPH07312564A true JPH07312564A (en) 1995-11-28

Family

ID=14338372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6102848A Withdrawn JPH07312564A (en) 1994-05-17 1994-05-17 Tuner device

Country Status (3)

Country Link
JP (1) JPH07312564A (en)
KR (1) KR950035113A (en)
DE (1) DE19517957A1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107715A (en) * 1981-12-22 1983-06-27 Sony Corp Channel selecting device

Also Published As

Publication number Publication date
KR950035113A (en) 1995-12-30
DE19517957A1 (en) 1995-11-30

Similar Documents

Publication Publication Date Title
KR100278489B1 (en) TV tuner, tuner integrated circuit, and TV tuner control method
JPH02294171A (en) Baseband television signal changeover equipment
EP0202016B1 (en) Multiple input silent audio switch
JP2001298378A (en) On-vehicle antenna device
KR100225037B1 (en) Module-tv and module-tv control method
EP0836333A2 (en) Video apparatus
JPH07312564A (en) Tuner device
JPH1198433A (en) Television signal receiver, television receiver and video recorder
KR100395562B1 (en) Tuner block for use in a video signal receiving apparatus, having a modulator, a tuner and IF/demodulator circuit in a casing
KR20020035144A (en) Pll with memory for electronic alignments
JPH085986A (en) Liquid crystal display
WO2003043319A1 (en) Rf system integrated with rf switch and rf modulation
US6580467B1 (en) Television circuit designed to receive or transmit signals from or in different directions
JPH06132836A (en) Electronics
KR20130014978A (en) Tuner module
KR100221476B1 (en) Integrated ICIC bus transmission method of TV
KR0141149B1 (en) Double wide television control apparatus and method using ir cord
JP2743662B2 (en) Matrix switcher
JPH05260399A (en) Expansion device with external selector
KR940006979Y1 (en) Matrix switch circuit of input enlarging
JPH098586A (en) Distributor
JP2759708B2 (en) Signal switching device
JPH03163973A (en) television receiver
JP2004023132A (en) Image and audio processing device
JPS58159071A (en) Switcher controlling circuit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731