JPH07273624A - Line driver circuit - Google Patents
Line driver circuitInfo
- Publication number
- JPH07273624A JPH07273624A JP6360994A JP6360994A JPH07273624A JP H07273624 A JPH07273624 A JP H07273624A JP 6360994 A JP6360994 A JP 6360994A JP 6360994 A JP6360994 A JP 6360994A JP H07273624 A JPH07273624 A JP H07273624A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- circuit
- signal
- line driver
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成のラインドライバ回路によりオー
バシュートやアンダシュートを抑え、整形された出力信
号を得る。
【構成】 ディジタル信号の立上がりおよび立下がりを
検出し、微少時間だけディジタル信号を接地された終端
素子により吸収することにより、オーバシュートやアン
ダシュートを抑圧する。
【効果】 伝送路の特性インピーダンスにはほとんど影
響を与えることなく、簡単な構成により信号波形が整形
できる。通信信号の誤り率を低減することができる。
(57) [Abstract] [Purpose] A line driver circuit with a simple configuration suppresses overshoot and undershoot and obtains a shaped output signal. [Structure] A rise and a fall of a digital signal are detected, and the digital signal is absorbed by a terminal element which is grounded for a very short time, thereby suppressing overshoot and undershoot. [Effect] The signal waveform can be shaped by a simple configuration with almost no influence on the characteristic impedance of the transmission path. The error rate of the communication signal can be reduced.
Description
【０００１】[0001]
【産業上の利用分野】本発明はメタリックの伝送路に論
理“１”または“０”のディジタル信号を送出する装置
に利用する。本発明は通信信号の誤り率の低減に利用す
る。本発明は、伝送信号波形の整形技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in a device for transmitting a digital signal of logical "1" or "0" to a metallic transmission line. The present invention is used to reduce the error rate of communication signals. The present invention relates to a technique for shaping a transmission signal waveform.
【０００２】[0002]
【従来の技術】情報化時代の発展に伴い、各種データ通
信装置間でメタリック線路を介してディジタル情報をや
りとりするため、“１”または“０”のディジタル信号
をベースバンド信号として線路に送出するラインドライ
バ回路が多く用いられている。これらの回路は、原理的
には例えば、論理値“１”の信号には＋５Ｖを対応さ
せ、論理値“０”には−５Ｖを対応させて矩形波電圧を
線路に送出することにより実現される。2. Description of the Related Art With the development of the information age, digital information is exchanged between various data communication devices via a metallic line, so that a digital signal of "1" or "0" is sent to the line as a baseband signal. Line driver circuits are often used. In principle, these circuits are realized by sending a rectangular wave voltage to a line by associating a signal of logical value "1" with + 5V and a logical value of "0" with -5V. It
【０００３】従来例を図５および図６を参照して説明す
る。図５は従来のラインドライバ回路のブロック構成図
である。図６は従来のラインドライバ回路による出力信
号波形を示す図である。ディジタル信号入力端子１に、
例えば図６（ａ）に示すような論理“１”が＋５Ｖ、論
理“０”が０Ｖの繰り返し矩形波信号を入力すると、制
御回路２により入力が“１”のときにはスイッチ３が導
通し、入力が“０”のときにはスイッチ４が導通するよ
うに制御されて、信号出力端子５には論理“１”が＋５
Ｖ、論理“０”が−５Ｖの繰り返し矩形波形が現れ、こ
れが伝送線路６に伝送される。A conventional example will be described with reference to FIGS. FIG. 5 is a block diagram of a conventional line driver circuit. FIG. 6 is a diagram showing an output signal waveform by a conventional line driver circuit. Digital signal input terminal 1
For example, when a repetitive rectangular wave signal having a logic "1" of +5 V and a logic "0" of 0 V as shown in FIG. 6A is input, the control circuit 2 causes the switch 3 to conduct when the input is "1", Is controlled to be conductive when the signal is "0", and the logic "1" is +5 at the signal output terminal 5.
A repetitive rectangular waveform of V and logic "0" of -5V appears, and this is transmitted to the transmission line 6.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら実際に
は、メタリック線路により符号切替の瞬間に図６（ｂ）
に示すようなオーバシュートやアンダシュートが発生す
る。その結果信号復調時の誤動作や不要高調波成分の増
加等の不都合を生じることが多かった。特に、伝送線路
長が長い場合や、受信端末が並列に数多く接続されるよ
うな場合には、方式上これらのオーバシュートやアンダ
シュートが大きくなり、これをある範囲に抑えることが
きびしく要求され、ドライバの設計が困難になることが
多かった。However, in reality, at the moment when the code is switched by the metallic line, as shown in FIG.
Overshoot or undershoot occurs as shown in. As a result, inconveniences such as malfunctions at the time of signal demodulation and increase of unnecessary harmonic components often occur. In particular, when the transmission line length is long, or when many receiving terminals are connected in parallel, these overshoots and undershoots become large due to the method, and it is strictly required to suppress them to a certain range. Often it was difficult to design the driver.
【０００５】本発明は、このような背景に行われたもの
であり、簡単な構成によりオーバシュートやアンダシュ
ートを抑え、整形された出力信号を得ることができるラ
インドライバ回路を提供することを目的とする。The present invention has been made against such a background, and an object thereof is to provide a line driver circuit which can suppress an overshoot and an undershoot and can obtain a shaped output signal with a simple structure. And
【０００６】[0006]
【課題を解決するための手段】本発明は、ディジタル信
号の立上がり点または立下がり点付近で発生するオーバ
シュートやアンダシュートのエネルギを簡単な構成によ
り吸収して抑圧することを特徴とする。The present invention is characterized in that the energy of overshoot or undershoot generated near the rising or falling point of a digital signal is absorbed and suppressed by a simple structure.
【０００７】すなわち、本発明は、入力ディジタル信号
の値を判定する判定回路（２）と、それぞれ正負の電位
点と伝送路（６）との間に接続され前記判定回路の２値
出力にしたがってそれぞれ閉成される第一および第二の
スイッチ（３、４）と、前記ディジタル信号の過渡時を
検出するタイミング回路（１７）と、このタイミング回
路の検出出力により閉成され前記伝送路に終端素子を接
続する第三のスイッチ（１９）とを備えたことを特徴と
する。That is, according to the present invention, a judging circuit (2) for judging the value of an input digital signal is connected between a positive / negative potential point and a transmission line (6), respectively, according to the binary output of the judging circuit. First and second switches (3, 4) that are respectively closed, a timing circuit (17) that detects a transient time of the digital signal, and a detection output of this timing circuit that is closed and terminated in the transmission line. And a third switch (19) for connecting elements.
【０００８】この終端素子は、前記伝送路の特性インピ
ーダンスに相応のインピーダンス素子とすることが適当
である。The terminating element is preferably an impedance element corresponding to the characteristic impedance of the transmission line.
【０００９】[0009]
【作用】ディジタル信号の立上がり点および立下がり点
で、第一のスイッチ（３）および第二のスイッチ（４）
がきわめて短い時間だけ同時に開放状態になる。この開
放状態で現れる高電圧が伝送線路を伝播して他端で反射
し、この反射波がスイッチに戻る。これが再び開放状態
にあるスイッチに反射して伝送線路に入り他端で反射す
る。これを繰り返すことによりオーバシュートやアンダ
シュートが発生する。したがって、第一のスイッチおよ
び第二のスイッチが同時に開放状態にある短い時間だ
け、伝送線路の特性インピーダンスに近い終端素子でこ
の伝送線路を終端することにより、その反射波は吸収さ
れてオーバシュートやアンダシュートが抑圧される。The first switch (3) and the second switch (4) are provided at the rising and falling points of the digital signal.
Are open simultaneously for a very short time. The high voltage appearing in this open state propagates through the transmission line and is reflected at the other end, and this reflected wave returns to the switch. This is reflected again by the switch in the open state, enters the transmission line, and is reflected at the other end. By repeating this, overshoot or undershoot occurs. Therefore, by terminating this transmission line with a terminating element close to the characteristic impedance of the transmission line for a short time when the first switch and the second switch are simultaneously open, the reflected wave is absorbed and overshoot or overshoot occurs. Undershoot is suppressed.
【００１０】したがって、終端素子の値は伝送線路の特
性インピーダンスに近似する値が最も適当である。Therefore, the most suitable value of the terminating element is a value that approximates the characteristic impedance of the transmission line.
【００１１】このディジタル信号のビット時間に比較し
て微少時間だけ、この立上がり点および立下がり点にお
いてディジタル信号強度を減衰させる。結果としてオー
バシュートやアンダシュートなどの波形の振動は抑圧さ
れる。The strength of the digital signal is attenuated at the rising and falling points for a minute time as compared with the bit time of the digital signal. As a result, waveform oscillations such as overshoot and undershoot are suppressed.
【００１２】減衰させる具体的手段としては、例えば、
オーバシュートやアンダシュートの発生し易いディジタ
ル信号の立上がり点および立下がり点において、一瞬デ
ィジタル信号を終端素子を介して接地する。これにより
オーバシュートやアンダシュートのエネルギーは接地点
に吸収され、結果としてオーバシュートやアンダシュー
トなどの波形の振動は抑圧される。あるいは、減衰させ
るべきディジタル信号をこれとは逆位相のディジタル信
号発生源に一瞬接続し、干渉させて相殺することもでき
る。As a concrete means for damping, for example,
At the rising and falling points of the digital signal where overshoot or undershoot is likely to occur, the digital signal is momentarily grounded via the terminating element. As a result, the energy of overshoot or undershoot is absorbed at the grounding point, and as a result, the vibration of the waveform such as overshoot or undershoot is suppressed. Alternatively, the digital signal to be attenuated may be momentarily connected to a digital signal generation source having a phase opposite to that of the digital signal generation source, and may be canceled by causing interference.
【００１３】本発明装置に用いる回路は簡単な電子素子
により構成できる。例えば、ディジタル信号の立上がり
または立下がりを検出する判定回路はワンショットマル
チバイブレータを用いればよい。終端素子は、抵抗およ
びまたはコンデンサを用いる。ディジタル信号を一瞬接
地に接続したり、ディジタル信号発生源に接続するスイ
ッチは半導体スイッチを用いる。The circuit used in the device of the present invention can be composed of simple electronic elements. For example, a one-shot multivibrator may be used as the determination circuit that detects the rising or falling of the digital signal. The termination element uses a resistor and / or a capacitor. A semiconductor switch is used as a switch for connecting the digital signal to the ground for a moment or connecting to the digital signal generation source.
【００１４】[0014]
【実施例】本発明第一実施例の構成を図１を参照して説
明する。図１は本発明第一実施例装置のブロック構成図
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of a first embodiment device of the present invention.
【００１５】本発明は、ディジタル信号が到来するディ
ジタル信号入力端子１と、このディジタル信号の値を判
定する手段を含む制御回路２と、この値のハイレベルま
たはローレベルにそれぞれ対応して閉結するスイッチ３
および４と、ハイレベルまたはローレベルにそれぞれ対
応する電圧（＋５Ｖまたは−５Ｖ）をスイッチ３および
４にそれぞれ印加する電圧供給端子３０および３１と、
スイッチ３および４の共通端子に接続された信号出力端
子５とを備えるラインドライバ回路である。According to the present invention, a digital signal input terminal 1 to which a digital signal arrives, a control circuit 2 including means for judging the value of this digital signal, and a high level or low level of this value are respectively closed. Switch 3
And 4, and voltage supply terminals 30 and 31 for applying a voltage (+5 V or −5 V) corresponding to a high level or a low level to the switches 3 and 4, respectively.
The line driver circuit includes a signal output terminal 5 connected to a common terminal of the switches 3 and 4.
【００１６】ここで、本発明の特徴とするところは、前
記共通端子と接地点との間に介挿された終端素子１８お
よびこの終端素子１８と直列に接続されたスイッチ１９
を備え、ディジタル信号の立上がり点および立下がり点
を検出してこのスイッチ１９を閉成するタイミング回路
１７を備える。このタイミング回路１７は、ディジタル
信号の立上がり点または立下がり点を検出したとき、こ
のディジタル信号のビット時間に比較して微少時間だけ
スイッチ１９を閉成する。Here, the feature of the present invention is that the terminating element 18 inserted between the common terminal and the ground point and the switch 19 connected in series with the terminating element 18.
And a timing circuit 17 for closing the switch 19 by detecting the rising and falling points of the digital signal. When detecting the rising or falling point of the digital signal, the timing circuit 17 closes the switch 19 for a minute time compared with the bit time of the digital signal.
【００１７】タイミング回路１７は、入力信号の立上が
りおよび立下がりでトリガするワンショットマルチバイ
ブレータにより構成されている。また、終端素子１８
は、抵抗およびコンデンサにより構成され、伝送線路６
の特性インピーダンスに近い値に設定される。スイッチ
３、４、１９は、半導体スイッチにより構成される。The timing circuit 17 is composed of a one-shot multivibrator which triggers on the rising and falling edges of the input signal. In addition, the termination element 18
Is composed of a resistor and a capacitor, and the transmission line 6
It is set to a value close to the characteristic impedance of. The switches 3, 4 and 19 are composed of semiconductor switches.
【００１８】次に、図２を参照して本発明第一実施例の
動作を説明する。図２は本発明第一実施例装置の入出力
波形およびタイミング回路出力を示す図である。タイミ
ング回路１７は、図２（ｂ）に示すようにディジタル信
号入力端子１の入力信号の立上がりおよび立下がりから
一定の微少時間（Δｔ）に持続するパルスを出力する。Next, the operation of the first embodiment of the present invention will be described with reference to FIG. FIG. 2 is a diagram showing input / output waveforms and timing circuit output of the first embodiment device of the present invention. As shown in FIG. 2B, the timing circuit 17 outputs a pulse that lasts for a certain minute time (Δt) from the rising and falling edges of the input signal of the digital signal input terminal 1.
【００１９】この微少時間Δｔの間だけスイッチ１９を
閉成し、終端素子１８を信号出力端子５と接地間に挿入
することにより、出力波形は図２（ｃ）に示すようにオ
ーバシュートやアンダシュートが抑圧された波形とな
る。終端素子１８は、伝送線路１６の特性に応じて実験
的に最適なインピーダンスを選定する。ここでは抵抗と
コンデンサとの組合わせ回路によって構成されている
が、抵抗のみにより構成することもできる。By closing the switch 19 only during this minute time Δt and inserting the terminating element 18 between the signal output terminal 5 and the ground, the output waveform becomes overshoot or undershoot as shown in FIG. 2 (c). The waveform has a suppressed shoot. The terminating element 18 experimentally selects an optimum impedance according to the characteristics of the transmission line 16. Although it is composed of a combination circuit of a resistor and a capacitor here, it may be composed of only a resistor.
【００２０】次に、図３を参照して本発明第一実施例の
試験結果を説明する。図３は試験結果を示す信号波形図
である。終端素子１８は約１０Ωの抵抗器を用いた。こ
の図３に示す波形は、タイミング回路１７を加工して立
ち上がり点のみ出力を送出し、立ち下がり点では出力を
送出しないように（すなわち未対策の状態に）設定し
た。図３で変化点ａ1 、ａ2 、ａ3 では対策済み、変化
点ｂ1 、ｂ2 において未対策の状態で試験を行ったもの
である。二つの変化点ａ1 、ａ2 、ａ3 および変化点ｂ
1 、ｂ2 を比較すれば明らかに、本発明によりオーバシ
ュートやアンダシュートが低減されていることがわか
る。Next, the test results of the first embodiment of the present invention will be described with reference to FIG. FIG. 3 is a signal waveform diagram showing test results. As the terminating element 18, a resistor of about 10Ω was used. The waveform shown in FIG. 3 is set so that the timing circuit 17 is processed so that the output is sent only at the rising point and the output is not sent at the falling point (that is, in a state where no countermeasure is taken). In FIG. 3, the change points a 1 , a 2 and a 3 are tested, and the change points b 1 and b 2 are not tested. Two transition points a 1 , a 2 , a 3 and a transition point b
By comparing 1 and b 2 , it is clear that the present invention reduces overshoot and undershoot.
【００２１】次に、本発明第二実施例を図４を参照して
説明する。図４は本発明第二実施例装置のブロック構成
図である。この第二実施例装置は、伝送線路として不平
衡線路を用いた例である。この例では第一のスイッチ３
および第二のスイッチ４からなるスイッチ対を２組用い
て、差動形式により駆動するものである。Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a block diagram of the apparatus of the second embodiment of the present invention. The second embodiment device is an example in which an unbalanced line is used as the transmission line. In this example the first switch 3
And two pairs of switches composed of the second switch 4 are used to drive in a differential form.
【００２２】タイミング回路１７からの出力によりスイ
ッチ１９が閉成している時間だけ、平衡伝送線路２１が
終端素子１８により終端される。これにより、オーバシ
ュートやアンダシュートを含まない出力波形が得られ
る。The balanced transmission line 21 is terminated by the terminating element 18 only while the switch 19 is closed by the output from the timing circuit 17. As a result, an output waveform that does not include overshoot or undershoot can be obtained.
【００２３】[0023]
【発明の効果】以上説明したように、本発明によれば、
簡単な構成によりオーバシュートやアンダシュートを抑
え、整形された出力信号を得ることができるラインドラ
イバ回路が実現できる。本発明のラインドライバ回路を
利用することにより、通信信号の誤り率を低減すること
ができる。As described above, according to the present invention,
It is possible to realize a line driver circuit that can obtain a shaped output signal while suppressing overshoot and undershoot with a simple configuration. By using the line driver circuit of the present invention, the error rate of the communication signal can be reduced.
【図１】本発明第一実施例装置のブロック構成図。FIG. 1 is a block configuration diagram of an apparatus according to a first embodiment of the present invention.
【図２】本発明第一実施例装置の入出力波形およびタイ
ミング回路出力を示す図。FIG. 2 is a diagram showing input / output waveforms and timing circuit output of the first embodiment device of the present invention.
【図３】効果確認試験結果を示す信号波形図。FIG. 3 is a signal waveform diagram showing an effect confirmation test result.
【図４】本発明第二実施例装置のブロック構成図。FIG. 4 is a block configuration diagram of a second embodiment device of the present invention.
【図５】従来のラインドライバ回路のブロック構成図。FIG. 5 is a block diagram of a conventional line driver circuit.
【図６】従来のラインドライバ回路による出力信号波形
を示す図。FIG. 6 is a diagram showing an output signal waveform by a conventional line driver circuit.
１ ディジタル信号入力端子 ２ 制御回路 ３、４、１９ スイッチ ５ 信号出力端子 ６、２１ 伝送線路 １７ タイミング回路 １８ 終端素子 ２０ インバータ ３０、３１ 電圧供給端子 1 Digital Signal Input Terminal 2 Control Circuit 3, 4, 19 Switch 5 Signal Output Terminal 6, 21 Transmission Line 17 Timing Circuit 18 Termination Element 20 Inverter 30, 31 Voltage Supply Terminal
フロントページの続き (72)発明者 木村 忠勝 東京都武蔵野市吉祥寺本町１丁目14番５号 エヌ・ティ・ティ・エレクトロニクステ クノロジー株式会社内Front page continuation (72) Inventor Tadakatsu Kimura 1-14-5 Honcho, Kichijoji, Musashino City, Tokyo NTT Electronics Technology Co., Ltd.
Claims (2)
回路（２）と、それぞれ正負の電位点と伝送路（６）と
の間に接続され前記判定回路の２値出力にしたがってそ
れぞれ閉成される第一および第二のスイッチ（３、４）
とを備えたラインドライバ回路において、 前記ディジタル信号の過渡時を検出するタイミング回路
（１７）と、このタイミング回路の検出出力により閉成
され前記伝送路に終端素子を接続する第三のスイッチ
（１９）とを備えたことを特徴とするラインドライバ回
路。1. A judging circuit (2) for judging the value of an input digital signal, and a closing circuit connected between positive and negative potential points and a transmission line (6), respectively, and closed according to a binary output of the judging circuit. First and second switches (3, 4)
A line driver circuit including: a timing circuit (17) for detecting a transient time of the digital signal; and a third switch (19) which is closed by a detection output of the timing circuit and connects a terminating element to the transmission line. ) And a line driver circuit.
ピーダンスに相応のインピーダンス素子である請求項１
記載のラインドライバ回路。2. The terminating element is an impedance element corresponding to the characteristic impedance of the transmission line.
The described line driver circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6360994A JPH07273624A (en) | 1994-03-31 | 1994-03-31 | Line driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6360994A JPH07273624A (en) | 1994-03-31 | 1994-03-31 | Line driver circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273624A true JPH07273624A (en) | 1995-10-20 |
Family
ID=13234214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6360994A Pending JPH07273624A (en) | 1994-03-31 | 1994-03-31 | Line driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273624A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253498A (en) * | 2008-04-03 | 2009-10-29 | Toyota Motor Corp | Communication apparatus |
| CN102790735A (en) * | 2011-05-16 | 2012-11-21 | 株式会社电装 | Ringing suppression circuit |
| JP2012257205A (en) * | 2011-05-16 | 2012-12-27 | Nippon Soken Inc | Ringing suppression circuit |
| EP3214803A1 (en) * | 2016-03-03 | 2017-09-06 | Nxp B.V. | Feedforward ringing suppression circuit |
| KR20170106225A (en) * | 2016-03-11 | 2017-09-20 | 엔엑스피 비 브이 | A push pull ringing suppression circuit |
| WO2018020782A1 (en) * | 2016-07-29 | 2018-02-01 | 株式会社デンソー | Ringing suppression circuit |
| DE102017107149A1 (en) * | 2017-04-03 | 2018-10-04 | Infineon Technologies Ag | Electronic circuit comprising a vibration suppression circuit, network and method for operating the electronic circuit |
| CN111149327A (en) * | 2017-08-08 | 2020-05-12 | 罗伯特·博世有限公司 | Transmitting/receiving device for a bus system and method for reducing the tendency of oscillations during transitions between different bit states |
-
1994
- 1994-03-31 JP JP6360994A patent/JPH07273624A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253498A (en) * | 2008-04-03 | 2009-10-29 | Toyota Motor Corp | Communication apparatus |
| CN102790735A (en) * | 2011-05-16 | 2012-11-21 | 株式会社电装 | Ringing suppression circuit |
| JP2012257205A (en) * | 2011-05-16 | 2012-12-27 | Nippon Soken Inc | Ringing suppression circuit |
| US8593202B2 (en) | 2011-05-16 | 2013-11-26 | Denso Corporation | Ringing suppression circuit |
| DE102012208124B4 (en) * | 2011-05-16 | 2016-11-24 | Denso Corporation | Ringing suppression circuit |
| JP2017158180A (en) * | 2016-03-03 | 2017-09-07 | エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． | Feedforward ringing suppression circuit |
| EP3214803A1 (en) * | 2016-03-03 | 2017-09-06 | Nxp B.V. | Feedforward ringing suppression circuit |
| US10020841B2 (en) | 2016-03-03 | 2018-07-10 | Nxp B.V. | Feedforward ringing suppression circuit |
| KR20170106225A (en) * | 2016-03-11 | 2017-09-20 | 엔엑스피 비 브이 | A push pull ringing suppression circuit |
| WO2018020782A1 (en) * | 2016-07-29 | 2018-02-01 | 株式会社デンソー | Ringing suppression circuit |
| JP2018019322A (en) * | 2016-07-29 | 2018-02-01 | 株式会社デンソー | Ringing suppression circuit |
| DE102017107149A1 (en) * | 2017-04-03 | 2018-10-04 | Infineon Technologies Ag | Electronic circuit comprising a vibration suppression circuit, network and method for operating the electronic circuit |
| DE102017107149B4 (en) | 2017-04-03 | 2019-03-14 | Infineon Technologies Ag | Electronic circuit comprising a vibration suppression circuit, network and method for operating the electronic circuit |
| US10396836B2 (en) | 2017-04-03 | 2019-08-27 | Infineon Technologies Ag | Electronic circuit with a ringing suppression circuit, network, and method for operating the electronic circuit |
| CN111149327A (en) * | 2017-08-08 | 2020-05-12 | 罗伯特·博世有限公司 | Transmitting/receiving device for a bus system and method for reducing the tendency of oscillations during transitions between different bit states |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621562B2 (en) | Time domain reflectometer with wideband dual balanced duplexer line coupling circuit | |
| US5227677A (en) | Zero power transmission line terminator | |
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| US6275077B1 (en) | Method and apparatus for programmable adjustment of bus driver propagation times | |
| US6987634B1 (en) | Write channel having a preamplifier and a non-uniform transmission line | |
| US9544864B1 (en) | Data transmission system and receiving device | |
| JPH07273624A (en) | Line driver circuit | |
| JP2544098B2 (en) | Carrier current Digital data transceiver | |
| JP2008259093A (en) | Output buffer circuit, signal transmission interface circuit and device | |
| JP2001068989A (en) | Input buffer circuit with cable detection function | |
| KR100486301B1 (en) | Termination circuit for reducing consumption of power | |
| EP0389874A2 (en) | Phase shift circuit and repeater using the same | |
| US7248636B2 (en) | Systems and methods for adjusting an output driver | |
| JP2901574B2 (en) | Clock input circuit | |
| JP3577541B2 (en) | Receiver circuit | |
| US6486696B1 (en) | Termination structure for high speed, high pin density chips | |
| US6670837B2 (en) | Time domain reflectometer with digitally generated variable width pulse output | |
| US11695411B2 (en) | Transmitter and operating method of transmitter | |
| JP2001134355A (en) | Signal transmission system | |
| KR100343447B1 (en) | Interface apparatus for multi-dram | |
| JPH0818583A (en) | Transmission line termination method | |
| JPH06181417A (en) | Termination device | |
| US6366976B1 (en) | Device for connecting a subscriber to a bus line | |
| JPS58219826A (en) | Bilateral transmitting/receiving circuit | |
| JPH0630053A (en) | Current circuit interface |