JPH07235636A - Semiconductor device and laminated structure thereof - Google Patents
Semiconductor device and laminated structure thereofInfo
- Publication number
- JPH07235636A JPH07235636A JP6022770A JP2277094A JPH07235636A JP H07235636 A JPH07235636 A JP H07235636A JP 6022770 A JP6022770 A JP 6022770A JP 2277094 A JP2277094 A JP 2277094A JP H07235636 A JPH07235636 A JP H07235636A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- package
- external
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置及びその積層構造体に関
し、積層して実装する際における位置ずれの問題が無
く、また、実装効率を上げられることを目的とする。
【構成】 ＩＣパッケージ１３の外部リード２０には、
貫通穴２０ａが形成されている。ＩＣパッケージ１２の
外部リード１８には、貫通リード部１８ｂが形成されて
いる。ＩＣパッケージ１３の樹脂部１５の上面１５ｃに
ＩＣパッケージ１２の下面１５ｄを合わせて積層する際
に、貫通リード部１８ｂがＩＣパッケージ１３の外部リ
ード１９の貫通穴２０ａに貫通して接続される。また貫
通リード部１８ｂの先端部１８ｂ1 は、基板２１の導体
パターンに接続される。
(57) [Summary] [Object] The present invention relates to a semiconductor device and a laminated structure thereof, and an object of the present invention is to eliminate the problem of positional deviation when mounting by stacking and to improve the mounting efficiency. [Structure] The external lead 20 of the IC package 13 includes
A through hole 20a is formed. A penetrating lead portion 18b is formed on the external lead 18 of the IC package 12. When the upper surface 15c of the resin portion 15 of the IC package 13 and the lower surface 15d of the IC package 12 are laminated together, the penetrating lead portion 18b is penetrated and connected to the penetrating hole 20a of the external lead 19 of the IC package 13. Further, the tip portion 18b 1 of the penetrating lead portion 18b is connected to the conductor pattern of the substrate 21.
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置及びその積層
構造体に係り、特に、積層して実装されるＩＣパッケー
ジに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a laminated structure thereof, and more particularly to an IC package mounted in a laminated manner.
【０００２】近年、電子機器類の多機能化、メモリの大
容量化等に伴い、ＩＣパッケージをいかに実装していく
かが問題となっている。２次元実装においては、基板に
よって実装面積に限界が生じるため、３次元に積み重ね
て実装して実装効率を上げることが行われている。この
ように積層して実装されるＩＣパッケージでは、容易に
積層して実装できることが必要とされている。In recent years, as electronic devices have become more multifunctional and memories have a larger capacity, how to mount IC packages has become a problem. In the two-dimensional mounting, since the mounting area is limited by the substrate, the mounting efficiency is increased by stacking and mounting in three dimensions. In such an IC package that is stacked and mounted, it is necessary to be able to easily stack and mount.
【０００３】[0003]
【従来の技術】従来、高密度実装のために、フラットパ
ッケージ等のＩＣパッケージを積層して実装することが
行われている。2. Description of the Related Art Conventionally, IC packages such as flat packages are stacked and mounted for high-density mounting.
【０００４】図１７は、従来の一例のＩＣパッケージの
積層構造体１２１の説明図を示す。図１７の例では、樹
脂部１２５の両側から外部リード１２７，１２９が延出
しているＩＣパッケージ１２２，１２３を積み重ねて実
装している。下段のＩＣパッケージ１２３の外部リード
１２９の肩部に貫通穴１２９ｂを設け、上段のＩＣパッ
ケージ１２２の外部リード１２７の下端１２７ａを貫通
穴１２９ｃに挿入して、外部リード１２７，１２９同士
を接続している。外部リード１２９の下端１２９ａが基
板１３１の導体部に設けた穴に挿入されて接続されてい
る。３段以上積み重ねる場合は、ＩＣパッケージ１２２
と同じＩＣパッケージを更に積み重ねていく。FIG. 17 is an explanatory diagram of a conventional laminated structure 121 of an IC package. In the example of FIG. 17, the IC packages 122 and 123 in which the external leads 127 and 129 extend from both sides of the resin portion 125 are stacked and mounted. The through holes 129b are provided in the shoulders of the external leads 129 of the lower IC package 123, the lower ends 127a of the external leads 127 of the upper IC package 122 are inserted into the through holes 129c, and the external leads 127 and 129 are connected to each other. There is. The lower end 129a of the external lead 129 is inserted into and connected to the hole provided in the conductor portion of the substrate 131. When stacking 3 or more layers, IC package 122
Stack the same IC packages as above.
【０００５】図１８は、従来の別の例のＩＣパッケージ
の積層構造体１３１の説明図を示す。図１８の例では、
樹脂部１３５の両側から外部リード１３８，１４１が延
出しているＩＣパッケージ１３２，１３３を積み重ねて
実装している。外部リード１３８，１４１には、夫々、
リードコンタクトピン１４３を貫通させるための貫通穴
１３８ａ，１４１ａが設けてある。リードコンタクトピ
ン１４３が貫通穴１３８ａ，１４１ａに貫通することに
より、外部リード１３８，１４１同士が接続されてい
る。外部リード１４１の下端１４１ｂは、基板１３１の
導体部に接続されている。FIG. 18 is an explanatory diagram of another conventional laminated structure 131 of an IC package. In the example of FIG. 18,
The IC packages 132 and 133 in which the external leads 138 and 141 extend from both sides of the resin portion 135 are stacked and mounted. The external leads 138 and 141 respectively have
Through holes 138a and 141a for penetrating the lead contact pin 143 are provided. The external leads 138, 141 are connected to each other by the lead contact pin 143 penetrating the through holes 138a, 141a. The lower end 141b of the external lead 141 is connected to the conductor portion of the substrate 131.
【０００６】３段以上積み重ねる場合は、ＩＣパッケー
ジ１３２と同じＩＣパッケージを更に積み重ねて、全部
のＩＣパッケージの外部リードを貫通するリードコンタ
クトピンを用いる。When stacking three or more layers, the same IC packages as the IC package 132 are further stacked and lead contact pins penetrating the external leads of all IC packages are used.
【０００７】図１９は、従来の更に別の例のＩＣパッケ
ージの積層構造体１５１の説明図を示す。図１９の例で
は、樹脂部１５５の両側から外部リード１５７，１５８
が延出しているＩＣパッケージ１５２，１５３を積み重
ねて実装している。下段のＩＣパッケージ１５３では、
外部リード１５８の肩部１５８ｂを外側に広くとってあ
る。上段のＩＣパッケージ１５２の外部リード１５７の
下端１５７ａが、肩部１５８ｂに載せられた状態で、外
部リード１５７，１５８同士が接続されている。外部リ
ード１５８の下端１５８ａは、基板１３１の導体部に接
続されている。３段以上積み重ねる場合は、同様にし
て、下段の外部リードの肩部に上段の外部リードの下端
を載せていく。FIG. 19 is an explanatory view of a laminated structure 151 of an IC package of another conventional example. In the example of FIG. 19, external leads 157 and 158 are provided from both sides of the resin portion 155.
The IC packages 152 and 153 that are extended are stacked and mounted. In the lower IC package 153,
The shoulder 158b of the outer lead 158 is widened outward. The outer leads 157 and 158 are connected to each other with the lower ends 157a of the outer leads 157 of the upper IC package 152 placed on the shoulders 158b. The lower ends 158a of the external leads 158 are connected to the conductor portion of the substrate 131. When stacking three or more layers, similarly, the lower ends of the upper external leads are placed on the shoulders of the lower external leads.
【０００８】[0008]
【発明が解決しようとする課題】図１７に示す従来のＩ
Ｃパッケージの積層構造体１２１では、下段のＩＣパッ
ケージの外部リードに設けた貫通穴に上段のＩＣパッケ
ージの外部リードの下端を挿入してＩＣパッケージを積
み重ねる。このため、外部リードの下端が樹脂部１２５
側にずれる等、各段で外部リードの位置ずれがあると、
この位置ずれが加算されて、積層構造体全体の位置ずれ
が大きくなるという問題がある。A conventional I shown in FIG.
In the laminated structure 121 of the C package, the IC packages are stacked by inserting the lower ends of the external leads of the upper IC package into the through holes provided in the external leads of the lower IC package. Therefore, the lower end of the external lead is located at the resin portion 125.
If there is misalignment of the external leads at each stage, such as shifting to the side,
There is a problem that this positional deviation is added and the positional deviation of the entire laminated structure increases.
【０００９】図１８に示す従来のＩＣパッケージの積層
構造体１３１では、各段のＩＣパッケージの外部リード
に設けた貫通穴にリードコンタクトピンを貫通させた状
態でＩＣパッケージを積み重ねる。このため、各段で外
部リードの位置ずれにより貫通穴の位置がずれると、リ
ードコンタクトピンを貫通させることが困難になった
り、リードコンタクトピンの下端部の位置が大きくずれ
たりする問題がある。In the conventional laminated structure 131 of the IC package shown in FIG. 18, the IC packages are stacked with the lead contact pins penetrating through the through holes provided in the external leads of the IC packages at each stage. For this reason, if the position of the through hole is displaced due to the displacement of the external lead in each stage, it becomes difficult to penetrate the lead contact pin or the position of the lower end portion of the lead contact pin is significantly displaced.
【００１０】図１９に示す従来のＩＣパッケージの積層
構造体１５１では、下段の外部リードの肩部に上段の外
部リードの下端を載せていく。このため、下段の外部リ
ードの肩部を広くとる必要があり、その分実装効率が悪
くなるという問題がある。In the conventional laminated structure 151 of the IC package shown in FIG. 19, the lower ends of the upper external leads are placed on the shoulders of the lower external leads. For this reason, it is necessary to widen the shoulder portion of the external lead in the lower stage, and there is a problem that mounting efficiency deteriorates accordingly.
【００１１】本発明は、上記の点に鑑みてなされたもの
で、積層して実装する際における位置ずれの問題が無
く、また、実装効率を上げられる半導体装置を提供する
ことを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device which does not have a problem of positional deviation when stacked and mounted, and which can improve mounting efficiency.
【００１２】[0012]
【課題を解決するための手段】上記課題は、請求項１の
発明では、内部リードで半導体素子に接続されたリード
部材の外部リードが封止用の樹脂部より露出した形状を
有する半導体装置が積層されて基板に実装される半導体
装置の積層構造体において、外部リードに貫通穴を設け
た、１つ又は積層された２つ以上の第１の半導体装置
と、基板から最も離れた位置で上記第１の半導体装置に
積層され、上記第１の半導体装置の外部リードの貫通穴
に貫通して基板まで達し上記第１の半導体装置の外部リ
ード及び基板の導体部に接続される貫通リード部を外部
リードに設けている第２の半導体装置とからなる構成と
することにより解決される。According to the invention of claim 1, there is provided a semiconductor device having a shape in which an outer lead of a lead member connected to a semiconductor element by an inner lead is exposed from a resin portion for sealing. In a laminated structure of a semiconductor device to be stacked and mounted on a substrate, one or two or more first semiconductor devices having a through hole in an external lead and the above-mentioned one at a position farthest from the substrate. A penetrating lead portion laminated on the first semiconductor device, penetrating through the through hole of the external lead of the first semiconductor device, reaching the substrate, and connected to the external lead of the first semiconductor device and the conductor portion of the substrate. This can be solved by adopting a configuration including the second semiconductor device provided on the external lead.
【００１３】請求項２の発明では、内部リードで半導体
素子に接続されたリード部材が封止用の樹脂部に埋設さ
れた形状を有し、複数個が積層されて基板に実装される
半導体装置において、上記リード部材の上記樹脂部に埋
設されている部分に貫通穴を設け、上記樹脂部を貫通し
て上記貫通穴に通じる案内穴を設けており、上記案内穴
を介して上記貫通穴に貫通する接続用ピンにより、積層
された各半導体装置の上記リード部材同士が接続される
構成とする。According to a second aspect of the present invention, a semiconductor device has a shape in which a lead member connected to a semiconductor element by an internal lead is embedded in a resin portion for sealing, and a plurality of them are stacked and mounted on a substrate. In the above, a through hole is provided in a portion embedded in the resin portion of the lead member, and a guide hole that penetrates the resin portion and communicates with the through hole is provided, and the through hole is provided through the guide hole. The lead members of the stacked semiconductor devices are connected to each other by the connecting pins penetrating therethrough.
【００１４】請求項３の発明では、所定ピッチで配設さ
れている前記リード部材の前記樹脂部に埋設されている
部分に幅広部を千鳥状に設け、前記幅広部に前記貫通穴
を設けた構成とする。According to the third aspect of the invention, the wide portions are provided in a zigzag manner in the portion of the lead member embedded in the resin portion arranged at a predetermined pitch, and the through holes are provided in the wide portion. The configuration.
【００１５】請求項４の発明では、内部リードで半導体
素子に接続されたリード部材の外部リードが封止用の樹
脂部より露出した形状を有し、複数個が積層されて基板
に実装される半導体装置において、上記外部リードの内
部リード側の端部付近に、表面を露出させて上記樹脂部
に埋設されている第１の接続用端子部を設け、上記外部
リードの内部リードから遠い側の端部付近に、第２の接
続用端子部を設け、互いに積層される一方の半導体装置
の第１の接続用端子部と他方の半導体装置の第２の接続
用端子部とが接続される構成とする。According to a fourth aspect of the present invention, the external lead of the lead member connected to the semiconductor element by the internal lead has a shape exposed from the resin portion for sealing, and a plurality of them are stacked and mounted on the substrate. In the semiconductor device, a first connecting terminal portion whose surface is exposed and is embedded in the resin portion is provided near an end portion of the outer lead on the inner lead side, and a first connecting terminal portion of the outer lead on a side far from the inner lead is provided. A configuration is provided in which a second connection terminal portion is provided near the end portion, and the first connection terminal portion of one semiconductor device and the second connection terminal portion of the other semiconductor device, which are stacked on each other, are connected to each other. And
【００１６】請求項５の発明では、前記第１の接続用端
子部は、前記リード部材の幅に略等しい幅で前記樹脂部
の縁を切欠いた切欠部の中に配設しており、互いに積層
される一方の半導体装置の第１の接続用端子部が配設さ
れた切欠部に、他方の半導体装置の第２の接続用端子部
が嵌合される構成とする。According to a fifth aspect of the present invention, the first connecting terminal portion is arranged in a notch portion which is formed by notching the edge of the resin portion and has a width substantially equal to the width of the lead member. The second connection terminal portion of the other semiconductor device is fitted into the cutout portion in which the first connection terminal portion of one of the stacked semiconductor devices is arranged.
【００１７】請求項６の発明では、内部リードで半導体
素子に接続されたリード部材の外部リードが封止用の樹
脂部より露出した形状を有する半導体装置が積層されて
基板に実装される半導体装置の積層構造体において、樹
脂部材に固定されており前記各半導体装置の外部リード
を対応する他の半導体装置の外部リード又は基板の導体
部に接続する接続用導体と、上記接続用導体が露出する
ように上記樹脂部材に形成されており上記接続用導体に
接続するために各半導体装置の外部リードが挿入される
窓部とを備えた外部リード接続用部材を設けた構成とす
る。According to a sixth aspect of the present invention, a semiconductor device in which external leads of a lead member connected to a semiconductor element by internal leads are exposed from a sealing resin portion is stacked and mounted on a substrate. In the laminated structure, a connecting conductor fixed to a resin member for connecting an external lead of each semiconductor device to an external lead of another corresponding semiconductor device or a conductor portion of a substrate, and the connecting conductor are exposed. As described above, the external lead connecting member provided with the window formed in the resin member and into which the external lead of each semiconductor device is inserted to connect to the connecting conductor is provided.
【００１８】請求項７の発明では、前記外部リード接続
用部材に放熱用部材を配設した構成とする。According to a seventh aspect of the present invention, a heat dissipation member is arranged on the external lead connecting member.
【００１９】[0019]
【作用】請求項１の発明では、基板から最も離れた第２
の半導体装置の基板に対する実装位置は、他の第１の半
導体装置の外部リードの位置ずれに左右されない。ま
た、第１の半導体装置の基板に対する実装位置は、貫通
穴に貫通する第１の半導体装置の外部リードの貫通リー
ド部の位置で決まる。このため、積層した構造体全体の
位置ずれは、第１の半導体装置の外部リードの位置ずれ
のみで決まり、位置ずれを小さくすることを可能とす
る。According to the first aspect of the invention, the second position farthest from the substrate is provided.
The mounting position of the semiconductor device on the substrate is not affected by the positional deviation of the external leads of the other first semiconductor device. The mounting position of the first semiconductor device on the substrate is determined by the position of the penetrating lead portion of the external lead of the first semiconductor device which penetrates the through hole. Therefore, the positional deviation of the entire laminated structure is determined only by the positional deviation of the external leads of the first semiconductor device, which makes it possible to reduce the positional deviation.
【００２０】請求項２の発明では、形状の変化、位置ず
れが起きにくい樹脂部に埋設されているリード部材の部
分に貫通穴を設け、接続用ピンを貫通穴に貫通させて各
段のリード部材同士を接続する。このため、従来の積層
構造と異なり各段での貫通穴の位置ずれにより接続用ピ
ンを貫通させることが困難になることを無くすことを可
能とし、また、案内穴により接続用ピンの位置が案内さ
れるため、接続用ピンを容易に貫通穴に貫通させること
を可能とする。According to the second aspect of the present invention, a through hole is provided in the lead member portion embedded in the resin portion that is unlikely to change in shape or shift in position, and the connecting pin is passed through the through hole so that the lead of each step is formed. Connect the members together. Therefore, unlike the conventional laminated structure, it is possible to eliminate the difficulty of penetrating the connecting pin due to the displacement of the through hole at each step, and the guide hole guides the position of the connecting pin. Therefore, it is possible to easily penetrate the connecting pin into the through hole.
【００２１】請求項３の発明では、幅広部に貫通穴を設
けているため、リード部材の強度を高めることを可能と
する。According to the third aspect of the invention, since the through hole is provided in the wide portion, the strength of the lead member can be increased.
【００２２】請求項４の発明では、内部リード側の端部
付近に樹脂部から表面を露出させて設けた第１の接続用
端子部と第１の接続用端子部に接続される第２の接続用
端子部により、積層される各段の外部リード同士が接続
される。このため、従来の積層構造体と異なり下段の外
部リードの肩部を広くとる必要が無く、その分実装効率
を上げることを可能とする。According to the invention of claim 4, the first connecting terminal portion provided with the surface exposed from the resin portion in the vicinity of the end portion on the inner lead side and the second connecting terminal portion connected to the first connecting terminal portion are provided. The connecting terminal portions connect the external leads of the stacked layers to each other. Therefore, unlike the conventional laminated structure, it is not necessary to widen the shoulder portion of the lower external lead, and the mounting efficiency can be increased accordingly.
【００２３】請求項５の発明では、下段の半導体装置の
切欠部に上段の半導体装置の外部リードの第２の接続用
端子部を嵌合させるだけで位置決めができ、積層する場
合に、容易に位置合わせを行うことを可能とする。According to the fifth aspect of the present invention, the positioning can be performed only by fitting the second connecting terminal portion of the external lead of the upper semiconductor device into the cutout portion of the lower semiconductor device, and the positioning can be easily performed when stacking. It is possible to perform alignment.
【００２４】請求項６の発明では、各段の半導体装置の
外部リードを接続するのに、プリント基板に比べて安価
な、接続用導体を樹脂部材で固定した外部リード接続用
部材を用いている。このため、半導体装置の積層構造体
のコストを低減することを可能とする。According to the sixth aspect of the invention, for connecting the external leads of the semiconductor device of each stage, an external lead connecting member, in which a connecting conductor is fixed with a resin member, is used, which is less expensive than a printed circuit board. . Therefore, it is possible to reduce the cost of the laminated structure of the semiconductor device.
【００２５】請求項７の発明では、外部リード接続用部
材に放熱用部材を配設したため、、極めて良好な放熱特
性を実現することを可能とする。According to the seventh aspect of the invention, since the heat dissipation member is provided in the external lead connection member, it is possible to realize extremely good heat dissipation characteristics.
【００２６】[0026]
【実施例】図１は、本発明の第１実施例のＩＣパッケー
ジの積層構造体１１の斜視図を示し、図２は側面図を示
す。第１実施例では、図３、図４に示す第１の半導体装
置であるＩＣパッケージ１３と第２の半導体装置である
ＩＣパッケージ１２を積み重ねて実装している。第１の
半導体装置であるＩＣパッケージ１３は、最上段以外に
配設され、第２の半導体装置であるＩＣパッケージ１２
は、基板２１から最も離れた最上段に配設される。図１
では、ＩＣパッケージ１２、１３の２個を積層した例
で、ＩＣパッケージ１３は基板２１に対向して配設され
ている。1 is a perspective view of a laminated structure 11 of an IC package according to a first embodiment of the present invention, and FIG. 2 is a side view thereof. In the first embodiment, the IC package 13 which is the first semiconductor device and the IC package 12 which is the second semiconductor device shown in FIGS. 3 and 4 are stacked and mounted. The IC package 13 which is the first semiconductor device is arranged in a position other than the uppermost stage, and the IC package 12 which is the second semiconductor device.
Are arranged on the uppermost stage farthest from the substrate 21. Figure 1
In the example in which two IC packages 12 and 13 are stacked, the IC package 13 is arranged so as to face the substrate 21.
【００２７】ＩＣパッケージ１３のリードフレーム１９
の外部リード２０は、樹脂部１５の両側面部１５ａ，１
５ｂから真っ直ぐに延出しており、貫通穴２０ａが形成
されている。Lead frame 19 of IC package 13
The outer leads 20 of the resin portion 15 are formed on both side surface portions 15a, 1
It extends straight from 5b and has a through hole 20a formed therein.
【００２８】ＩＣパッケージ１２のリードフレーム１７
の外部リード１８は、樹脂部１５の両側面部１５ａ，１
５ｂからＬ字状に延出しており、幅の広い基部１８ａの
先に幅の狭い貫通リード部１８ｂが形成されている。Lead frame 17 of IC package 12
The outer lead 18 of the
5b extends in an L shape, and a narrow lead-through portion 18b is formed at the tip of a wide base portion 18a.
【００２９】図１、図２に示すように、ＩＣパッケージ
１３の樹脂部１５の上面１５ｃにＩＣパッケージ１２の
下面１５ｄを合わせて積層する際に、貫通リード部１８
ｂがＩＣパッケージ１３の外部リード１９の貫通穴２０
ａに貫通する。また貫通リード部１８ｂの先端部１８ｂ
1 は、基板２１の導体パターンに設けた穴に挿入され
る。このように、ＩＣパッケージ１２，１３が積層され
た状態で、貫通穴２０ａ部分で、貫通リード部１８ｂが
外部リード２０に接合され、また貫通リード部１８ｂの
先端部１８ｂ1 は、基板２１の導体パターンに半田等で
接合される。As shown in FIGS. 1 and 2, when the lower surface 15d of the IC package 12 and the upper surface 15c of the resin portion 15 of the IC package 13 are laminated together, the penetrating lead portion 18 is formed.
b is a through hole 20 of the external lead 19 of the IC package 13.
penetrate a. In addition, the tip portion 18b of the through lead portion 18b
1 is inserted into a hole provided in the conductor pattern of the substrate 21. In this way, in the state where the IC packages 12 and 13 are stacked, the through lead portion 18b is joined to the external lead 20 at the through hole 20a portion, and the tip portion 18b 1 of the through lead portion 18b is the conductor of the substrate 21. It is joined to the pattern with solder or the like.
【００３０】３個以上のＩＣパッケージを積層する場合
は、ＩＣパッケージ１３を複数個積層してその上に、Ｉ
Ｃパッケージ１３を積み重ねる。この場合、ＩＣパッケ
ージ１３の貫通リード部１８ｂの長さを、基板２１まで
達する長さにする。When three or more IC packages are stacked, a plurality of IC packages 13 are stacked and I
Stack the C packages 13. In this case, the length of the penetrating lead portion 18b of the IC package 13 is set to reach the substrate 21.
【００３１】第１実施例では、最上段のＩＣパッケージ
１２の基板２１に対する実装位置は、他のＩＣパッケー
ジ１２の外部リード２０の位置ずれに左右されずに、外
部リード１８の位置のみで決まる。また、ＩＣパッケー
ジ１３の基板２１に対する実装位置は、貫通穴２０ａに
貫通するＩＣパッケージ１２の貫通リード部１８の位置
で決まる。In the first embodiment, the mounting position of the uppermost IC package 12 on the substrate 21 is determined only by the position of the external lead 18 without being affected by the positional deviation of the external leads 20 of the other IC packages 12. The mounting position of the IC package 13 on the substrate 21 is determined by the position of the penetrating lead portion 18 of the IC package 12 penetrating the through hole 20a.
【００３２】このため、積層した構造体１１全体の位置
ずれは、最上段のＩＣパッケージ１３の外部リード１８
の位置ずれのみで決まり、位置ずれを小さくすることが
できる。従って、図１７に示した従来の積層構造体と異
なり、各段の外部リードの位置ずれが加算されて積層構
造体全体の位置ずれが大きくなるという問題を解消する
ことができる。Therefore, the positional deviation of the entire laminated structure 11 is caused by the external lead 18 of the uppermost IC package 13.
The position shift is determined only by the position shift, and the position shift can be reduced. Therefore, unlike the conventional laminated structure shown in FIG. 17, it is possible to solve the problem that the positional deviation of the external leads in each stage is added and the positional deviation of the entire laminated structure increases.
【００３３】図５は、本発明の第２実施例のＩＣパッケ
ージの積層構造体３１の斜視図を示し、図６は側面から
見た断面図を示す。第２実施例では、図７、図８に示す
ＩＣパッケージ３２とＩＣパッケージ３３を積み重ねて
実装している。FIG. 5 shows a perspective view of a laminated structure 31 of an IC package according to a second embodiment of the present invention, and FIG. 6 shows a sectional view seen from the side. In the second embodiment, the IC package 32 and the IC package 33 shown in FIGS. 7 and 8 are stacked and mounted.
【００３４】ＩＣパッケージ３３のリードフレーム４１
の外部リード４３は、樹脂部３５の両側面部３５ａ，３
５ｂからクランク状に延出しており、基板２１の導体パ
ターンに接続される先端部４３ａが形成されている。Lead frame 41 of IC package 33
The outer lead 43 of the
A tip portion 43a extending from 5b in a crank shape and connected to the conductor pattern of the substrate 21 is formed.
【００３５】リードフレーム４１の内部リード４２は、
ワイヤ４８で半導体素子４７に接続されている。また、
内部リード４２には、貫通穴４２ａが形成されている。
樹脂部３５には、樹脂部３５を上下に貫通して貫通穴４
２ａに通じる案内穴４５が形成されている。The inner leads 42 of the lead frame 41 are
It is connected to the semiconductor element 47 by a wire 48. Also,
A through hole 42 a is formed in the inner lead 42.
The resin portion 35 has a through hole 4 which extends vertically through the resin portion 35.
A guide hole 45 communicating with 2a is formed.
【００３６】ＩＣパッケージ３２は、外部リード３９を
除き、ＩＣパッケージ３３と同様の構造である。ＩＣパ
ッケージ３２のリードフレーム３７の外部リード３９
は、樹脂部３５の両側面部３５ａ，３５ｂから真っ直ぐ
に延出している。The IC package 32 has the same structure as the IC package 33 except for the external leads 39. External lead 39 of lead frame 37 of IC package 32
Extends straight from both side surface portions 35a and 35b of the resin portion 35.
【００３７】リードフレーム３７の内部リード３８は、
ワイヤ４８で半導体素子４７に接続されている。また、
内部リード３８には、貫通穴３８ａが形成されており、
樹脂部３５には、樹脂部３５を上下に貫通して貫通穴３
８ａに通じる案内穴４０が形成されている。The inner leads 38 of the lead frame 37 are
It is connected to the semiconductor element 47 by a wire 48. Also,
A through hole 38a is formed in the inner lead 38,
In the resin portion 35, the through hole 3 is formed by vertically penetrating the resin portion 35.
A guide hole 40 communicating with 8a is formed.
【００３８】図５、図６に示すように、ＩＣパッケージ
３３の樹脂部３５の上面３５ｃにＩＣパッケージ３２の
下面３５ｄを合わせて積層される。この際、ＩＣパッケ
ージ３３の案内穴４５と、ＩＣパッケージ３２の案内穴
４０の位置が合うように位置決めされる。このように積
層された状態で、リードコンタクトピン５１（接続用ピ
ン）が案内穴４０，４５を介して貫通穴３８ａ，４２ａ
に貫通される。リードコンタクトピン５１は、貫通穴３
８ａ部分で内部リード３８に接続され、貫通穴４２ａ部
分で内部リード４２に接続される。また外部リード４３
の先端部４３ａは、基板２１の導体パターンに接合され
る。As shown in FIGS. 5 and 6, the upper surface 35c of the resin portion 35 of the IC package 33 and the lower surface 35d of the IC package 32 are laminated together. At this time, the guide hole 45 of the IC package 33 and the guide hole 40 of the IC package 32 are positioned so that they are aligned with each other. In such a stacked state, the lead contact pin 51 (connecting pin) is inserted through the guide holes 40 and 45 through the through holes 38a and 42a.
Is penetrated by. The lead contact pin 51 has a through hole 3
The portion 8a is connected to the internal lead 38, and the portion of the through hole 42a is connected to the internal lead 42. Also, the external lead 43
The tip portion 43a of the is bonded to the conductor pattern of the substrate 21.
【００３９】３個以上のＩＣパッケージを積層する場合
は、ＩＣパッケージ３３の上に、ＩＣパッケージ３２を
複数個積み重ねる。この場合、積み重ねるＩＣパッケー
ジ３２の数に応じて、リードコンタクトピン５１の長さ
を設定する。When stacking three or more IC packages, a plurality of IC packages 32 are stacked on the IC package 33. In this case, the length of the lead contact pin 51 is set according to the number of IC packages 32 to be stacked.
【００４０】第２実施例では、形状の変化、位置ずれが
起きにくい内部リード３８，４２に貫通穴３８ａ，４２
ａを設け、リードコンタクトピン５１をこの貫通穴３８
ａ，４２ａに貫通させて積層する各段のリードフレーム
３７，４１同士を接続する。このため、図１８に示した
従来の積層構造と異なり、各段での外部リードに設けた
貫通穴の位置ずれによりリードコンタクトピンを貫通さ
せることが困難になることがない。In the second embodiment, the through holes 38a, 42 are formed in the inner leads 38, 42 in which the shape change and the position shift are unlikely to occur.
a is provided and the lead contact pin 51 is provided in the through hole 38.
The lead frames 37 and 41 at the respective stages, which are penetrated through the a and 42a and stacked, are connected. Therefore, unlike the conventional laminated structure shown in FIG. 18, it is not difficult to penetrate the lead contact pin due to the positional deviation of the through hole provided in the external lead in each stage.
【００４１】また、案内穴４０，４５により、リードコ
ンタクトピン５１の位置が案内されるため、リードコン
タクトピン５１を容易に貫通穴３８ａ，４２ａに貫通さ
せることができる。Since the positions of the lead contact pin 51 are guided by the guide holes 40 and 45, the lead contact pin 51 can be easily passed through the through holes 38a and 42a.
【００４２】図９は、第３実施例のＩＣパッケージ５３
の斜視図を示す。ＩＣパッケージ５３は、第２実施例の
ＩＣパッケージ３３の変形例である。ＩＣパッケージ５
３では、樹脂部５５は、リードフレーム６１の下側の下
樹脂部５７と上側の上樹脂部５６からなる。上樹脂部５
６は、下樹脂部５７より幅が狭く、下樹脂部５７の両側
の縁に、リード露出部５７ａが形成されている。FIG. 9 shows the IC package 53 of the third embodiment.
FIG. The IC package 53 is a modification of the IC package 33 of the second embodiment. IC package 5
In 3, the resin portion 55 is composed of the lower resin portion 57 on the lower side of the lead frame 61 and the upper resin portion 56 on the upper side. Upper resin part 5
6 has a width narrower than that of the lower resin portion 57, and lead exposed portions 57a are formed on both edges of the lower resin portion 57.
【００４３】リードフレーム６１の外部リード６３は、
樹脂部５５の両側のリード露出部５７ａからクランク状
に延出しており、内部リード側の端部は、表面を露出さ
せた状態でリード露出部５７ａに埋設されている。この
内部リード側の端部に形成されたリード幅の広い幅広部
６３ａには、貫通穴６４が設けてある。The external leads 63 of the lead frame 61 are
It extends in a crank shape from the lead exposed portions 57a on both sides of the resin portion 55, and the end portions on the inner lead side are buried in the lead exposed portions 57a with the surfaces exposed. A through hole 64 is provided in a wide portion 63a having a wide lead width formed at the end portion on the internal lead side.
【００４４】上記幅広部６３ａは、リード露出部５７ａ
の外縁と内縁とに、千鳥状に配設されている。The wide portion 63a has a lead exposed portion 57a.
Are arranged in a staggered manner on the outer edge and the inner edge.
【００４５】ＩＣパッケージ５３は、第２実施例と同様
に積み重ねられて、下樹脂部５７に設けた図示しない案
内穴を介して、貫通穴６４にリードコトタクトピンが貫
通される。これにより、積層された各段のＩＣパッケー
ジ５３のリードフレーム６１同士が接続される。The IC packages 53 are stacked in the same manner as in the second embodiment, and the lead kotact pin is passed through the through hole 64 through a guide hole (not shown) provided in the lower resin portion 57. As a result, the lead frames 61 of the stacked IC packages 53 are connected to each other.
【００４６】図９の例では、リード幅の広い幅広部６３
ａに貫通穴６４を設けているため、リードピッチが狭い
場合でも、リードフレーム６１の強度を十分に取ること
ができる。In the example of FIG. 9, the wide portion 63 having a wide lead width is used.
Since the through hole 64 is provided in a, the strength of the lead frame 61 can be sufficiently secured even when the lead pitch is narrow.
【００４７】図１０は、本発明の第４実施例のＩＣパッ
ケージの積層構造体７１の斜視図を示し、図１１は側面
図を示す。第４実施例では、図１２に示すＩＣパッケー
ジ７２を積み重ねて実装している。FIG. 10 shows a perspective view of a laminated structure 71 of an IC package of a fourth embodiment of the present invention, and FIG. 11 shows a side view thereof. In the fourth embodiment, the IC packages 72 shown in FIG. 12 are stacked and mounted.
【００４８】ＩＣパッケージ７２では、樹脂部７５は、
リードフレーム７９の下側の下樹脂部７７と上側の上樹
脂部７６からなる。上樹脂部７６は、下樹脂部７７より
幅が狭く、下樹脂部７７の両側の縁に、リード露出部７
７ａが形成されている。In the IC package 72, the resin portion 75 is
The lead frame 79 includes a lower resin portion 77 on the lower side and an upper resin portion 76 on the upper side. The width of the upper resin portion 76 is narrower than that of the lower resin portion 77, and the lead exposed portion 7 is formed on both edges of the lower resin portion 77.
7a is formed.
【００４９】リードフレーム７９の外部リード８０は、
樹脂部７５の両側のリード露出部７７ａから略コの字状
に延出している。外部リード８０の内部リード側の端部
には、表面を露出させた状態でリード露出部７７ａに埋
設されている端子部８０ａ（第１の接続用端子部）が形
成されている。The external leads 80 of the lead frame 79 are
The lead exposed portions 77a on both sides of the resin portion 75 extend in a substantially U-shape. A terminal portion 80a (first connection terminal portion) which is embedded in the lead exposed portion 77a with its surface exposed is formed at the end portion of the outer lead 80 on the inner lead side.
【００５０】外部リード８０の内部リードから遠い側の
端部には、幾分湾曲した端子部８０ｂ（第２の接続用端
子部）が形成されている。端子部８０ｂは、下樹脂部７
７の下面７７ｂに設けた凸部７７ｃにより、上下方向の
位置を決められている。At the end of the outer lead 80 farther from the inner lead, a somewhat curved terminal portion 80b (second connecting terminal portion) is formed. The terminal portion 80b is the lower resin portion 7
The vertical position is determined by the convex portion 77c provided on the lower surface 77b of No. 7.
【００５１】図１０、図１１に示すように、ＩＣパッケ
ージ７２の上樹脂部７６の上面７６ａに積み重ねるＩＣ
パッケージ７２の下樹脂部７７の下面７７ｂを合わせて
積層される。この際、下側のＩＣパッケージ７２の外部
リード８０の端子部８０ａに、上側のＩＣパッケージ７
２の外部リード８０の対応する端子部８０ｂが接触する
ように位置決めされる。このように積層された状態で、
下側のＩＣパッケージ７２の端子部８０ａと上側のＩＣ
パッケージ７２の端子部８０ｂとが、半田等で接合され
る。また、最下段のＩＣパッケージ７２の端子部８０ｂ
が、基板２１の導体パターンに接合される。As shown in FIGS. 10 and 11, ICs to be stacked on the upper surface 76a of the upper resin portion 76 of the IC package 72.
The lower surface 77b of the lower resin portion 77 of the package 72 is laminated together. At this time, the upper IC package 7 is attached to the terminal portion 80a of the external lead 80 of the lower IC package 72.
The two external leads 80 are positioned so that the corresponding terminal portions 80b are in contact with each other. In such a stacked state,
The terminal portion 80a of the lower IC package 72 and the upper IC
The terminal portion 80b of the package 72 is joined with solder or the like. In addition, the terminal portion 80b of the lowermost IC package 72
Are joined to the conductor pattern of the substrate 21.
【００５２】なお、積み重ねるＩＣパッケージ７２の個
数は、２個に限られず、３個以上のＩＣパッケージ７２
を積層することもできる。The number of IC packages 72 to be stacked is not limited to two, and three or more IC packages 72 are stacked.
Can also be laminated.
【００５３】第４実施例のＩＣパッケージ７２では、リ
ード露出部７７ａに設けた端子部８０ａと下樹脂部７７
の裏面に設けた端子部８０ｂにより、積層される各段の
外部リード８０同士が接続される。このため、図１９に
示す従来の積層構造体と異なり下段の外部リードの肩部
を広くとる必要が無く、その分実装効率を上げることが
できる。In the IC package 72 of the fourth embodiment, the terminal portion 80a provided on the lead exposed portion 77a and the lower resin portion 77.
The external leads 80 of the respective stacked layers are connected to each other by the terminal portion 80b provided on the back surface of the. Therefore, unlike the conventional laminated structure shown in FIG. 19, it is not necessary to widen the shoulder portion of the lower external lead, and the mounting efficiency can be increased accordingly.
【００５４】なお、基板２１に載置される最下段のＩＣ
パッケージ７２では、端子部８０ｂが外側に延出する形
状としてもよい。The lowest IC mounted on the substrate 21
The package 72 may have a shape in which the terminal portion 80b extends outward.
【００５５】図１３（Ａ）は、本発明の第５実施例のＩ
Ｃパッケージの積層構造体９１の上面図を示し、図１３
（Ｂ）は図１３（Ａ）のＤ方向を見た側面図を示し、図
１３（Ｃ）は、図１３（Ａ）のＥ方向を見た側面図を示
す。第５実施例では、図１３（Ｃ）に示すＩＣパッケー
ジ９２，９３を積み重ねて実装している。FIG. 13A shows I of the fifth embodiment of the present invention.
FIG. 13 shows a top view of the laminated structure 91 of the C package.
FIG. 13B shows a side view seen from the direction D in FIG. 13A, and FIG. 13C shows a side view seen from the direction E in FIG. 13A. In the fifth embodiment, the IC packages 92 and 93 shown in FIG. 13C are stacked and mounted.
【００５６】ＩＣパッケージ９２では、リードフレーム
９６の外部リード９７は、樹脂部９５の両側から略コの
字状に延出している。各外部リード９７ごとに、外部リ
ード９７の幅に略等しい幅で樹脂部９５の縁を切欠いた
切欠部９５ｅ（図１３中斜線部）が設けてあり、切欠部
９５ｅの底部に、外部リード９７の端子部９７ａ（第１
の接続用端子部）が表面を露出させている。外部リード
９７の内部リードから遠い側の端部には、端子部９７ｂ
（第２の接続用端子部）が形成されている。In the IC package 92, the outer leads 97 of the lead frame 96 extend from both sides of the resin portion 95 in a substantially U shape. Each external lead 97 is provided with a cutout portion 95e (hatched portion in FIG. 13) in which the edge of the resin portion 95 is cut out with a width substantially equal to the width of the external lead 97, and the external lead 97 is provided at the bottom of the cutout portion 95e. Terminal portion 97a (first
The connection terminal portion of) exposes the surface. The terminal portion 97b is provided at the end of the outer lead 97 farther from the inner lead.
(Second connection terminal portion) is formed.
【００５７】ＩＣパッケージ９３では、リードフレーム
９８の外部リード９９は、樹脂部９５の両側からクラン
ク状に延出している。各外部リード９９ごとに、外部リ
ード９９の幅に略等しい幅で樹脂部９５の縁を切欠いた
切欠部９５ｅが設けてあり、切欠部９５ｅの底部に、外
部リード９９の端子部９９ａ（第１の接続用端子部）が
表面を露出させている。外部リード９９の内部リードか
ら遠い側の端部には、基板２１に接続するための端子部
９９ｂが形成されている。In the IC package 93, the outer leads 99 of the lead frame 98 extend in a crank shape from both sides of the resin portion 95. Each external lead 99 is provided with a cutout portion 95e having a width substantially equal to the width of the external lead 99, which is formed by cutting out the edge of the resin portion 95, and the terminal portion 99a of the external lead 99 (first portion) is formed at the bottom of the cutout portion 95e. The connection terminal portion of) exposes the surface. A terminal portion 99b for connecting to the substrate 21 is formed at an end portion of the outer lead 99 far from the inner lead.
【００５８】図１３（Ｂ），（Ｃ）に示すように、ＩＣ
パッケージ９３の樹脂部９５の上面９５ｃに、積み重ね
るＩＣパッケージ９２の樹脂部９５の下面９５ｄを合わ
せて積層される。この際、下側のＩＣパッケージ９３の
切欠部９５ｅに、上側のＩＣパッケージ９２の外部リー
ド９７の端子部９７ｂが嵌合し、下側のＩＣパッケージ
９３の端子部９９ａと上側のＩＣパッケージ９２の端子
部９７ｂとが接続される。As shown in FIGS. 13B and 13C, the IC
The upper surface 95c of the resin portion 95 of the package 93 and the lower surface 95d of the resin portion 95 of the IC package 92 to be stacked are stacked together. At this time, the terminal portion 97b of the external lead 97 of the upper IC package 92 is fitted into the cutout portion 95e of the lower IC package 93, and the terminal portion 99a of the lower IC package 93 and the upper IC package 92 are joined together. The terminal portion 97b is connected.
【００５９】第５実施例では、第４実施例同様に、下段
の外部リードの肩部を広くとる必要が無く、その分実装
効率を上げることができる。また、切欠部９５ｅに上段
のＩＣパッケージの外部リード９７の端子部９７ｂを嵌
合させるだけで位置決めができ、積層する場合に、容易
に位置合わせを行うことができる。In the fifth embodiment, as in the fourth embodiment, it is not necessary to widen the shoulder portion of the lower external lead, and the mounting efficiency can be increased accordingly. In addition, the terminal portion 97b of the external lead 97 of the upper IC package can be simply fitted into the notch portion 95e for positioning, and when the layers are stacked, the positioning can be easily performed.
【００６０】図１４は、本発明の第６実施例のＩＣパッ
ケージの積層構造体１０１の側面図を示す。第６実施例
のＩＣパッケージの積層構造体１０１は、ＩＣパッケー
ジ１０２を複数積み重ねて、外部リード接続用部材１１
０により各外部リード１０５を接続した構造である。Ｉ
Ｃパッケージ１０２の樹脂部１０３の両側面１０３ａ，
１０３ｂからは、クランク状の外部リード１０５が延出
している。下側のＩＣパッケージ１０２の樹脂部１０３
の上面１０３ｃに、上側のＩＣパッケージ１０２の樹脂
部１０３の下面１０３ｄを合わせて、積み重ねられる。FIG. 14 is a side view of the laminated structure 101 of the IC package of the sixth embodiment of the present invention. In the laminated structure 101 of the IC package of the sixth embodiment, a plurality of IC packages 102 are stacked to form an external lead connecting member 11.
It is a structure in which each external lead 105 is connected by 0. I
Both sides 103a of the resin portion 103 of the C package 102,
A crank-shaped outer lead 105 extends from 103b. Resin part 103 of the lower IC package 102
And the lower surface 103d of the resin portion 103 of the upper IC package 102 are aligned with the upper surface 103c of FIG.
【００６１】図１５（Ａ），（Ｂ）は外部リード接続用
部材１１０の斜視図を示し、図１６（Ａ），（Ｂ）は、
外部リード接続用部材１１０の平面図と側面図を示す。FIGS. 15A and 15B are perspective views of the external lead connecting member 110, and FIGS. 16A and 16B are
The top view and side view of the external lead connection member 110 are shown.
【００６２】外部リード接続用部材１１０では、接続用
導体である複数のリードフレーム１１１が、樹脂部材１
１７により固定されて配設されている。リードフレーム
１１１の下側は、樹脂部材１１７から突出しており、下
端部１１３が基板２１の導体パターンに設けた穴に挿入
される。In the external lead connecting member 110, the plurality of lead frames 111, which are connecting conductors, are connected to the resin member 1.
It is fixedly provided by 17. The lower side of the lead frame 111 projects from the resin member 117, and the lower end 113 is inserted into a hole provided in the conductor pattern of the substrate 21.
【００６３】リードフレーム１１１の上側の樹脂部材１
１７内には、接続用リード部１１２が所定のパターンに
形成されている。樹脂部材１１７のＩＣパッケージ１０
２側の面には、接続用リード部１１２の所定位置が露出
するように、窓部１１５ａ，１１５ｂが形成されてい
る。各ＩＣパッケージ１０２の外部リード１０５の先端
部１０５ａは、対応する窓部１１５ａ又は窓部１１５ｂ
に挿入されて、定められた接続用リード部１１２に接触
して接続される。リードフレーム１１１の接続用リード
部１１２は、図１６（Ａ）に示すように、各外部リード
１０５の接続先に応じてパターンが決められている。例
えば、リードフレーム１１１ａは、接続用リード部１１
２により、各段のＩＣパッケージ１０２の外部リード１
０５を並列に接続するものである。また、リードフレー
ム１１１ｂは、接続用リード部１１２により、特定の段
のＩＣパッケージ１０２の外部リード１０５を基板の導
体パターンに接続するものである。Resin member 1 on the upper side of the lead frame 111
A connecting lead portion 112 is formed in 17 in a predetermined pattern. IC package 10 of resin member 117
Windows 115a and 115b are formed on the surface on the second side so that predetermined positions of the connection lead 112 are exposed. The tip portion 105a of the external lead 105 of each IC package 102 has a corresponding window portion 115a or window portion 115b.
And is connected to the predetermined connection lead portion 112 by being inserted. As shown in FIG. 16A, the connection lead portion 112 of the lead frame 111 has a pattern determined according to the connection destination of each external lead 105. For example, the lead frame 111a includes the connection lead portion 11
2, the external lead 1 of the IC package 102 at each stage
05 are connected in parallel. Further, the lead frame 111b connects the external lead 105 of the IC package 102 at a specific stage to the conductor pattern of the substrate by the connecting lead portion 112.
【００６４】また、他の外部リード又は基板の導体パタ
ーンに接続する必要のない外部リード１０５が接触する
カ所に対しては、独立のパッド１１４を設けておく。Further, an independent pad 114 is provided at a position where another external lead or the external lead 105 which does not need to be connected to the conductor pattern of the substrate comes into contact.
【００６５】また、樹脂部材１１７の外側の面には、各
ＩＣパッケージ１０２で発生した熱を効率良く放熱する
ための放熱板１１８が埋め込まれている。A heat radiating plate 118 for efficiently radiating the heat generated in each IC package 102 is embedded on the outer surface of the resin member 117.
【００６６】第６実施例では、各段のＩＣパッケージの
外部リード１０５を接続するのに、従来用いられている
プリント基板ではなく、リードフレーム１１１を樹脂部
材１１７で固定した外部リード接続用部材１１０を用い
ている。リード接続用部材１１０は、プリント基板に比
べて、安価に製作することができ、積層構造体１０１の
コストを低減することができる。In the sixth embodiment, the external lead connecting member 110 in which the lead frame 111 is fixed by the resin member 117 is used instead of the printed circuit board conventionally used for connecting the external leads 105 of the IC packages of the respective stages. Is used. The lead connecting member 110 can be manufactured at a lower cost than the printed circuit board, and the cost of the laminated structure 101 can be reduced.
【００６７】また、放熱板１１８を容易に設けることが
できるため、極めて良好な放熱特性を実現することがで
きる。Further, since the heat dissipation plate 118 can be easily provided, extremely good heat dissipation characteristics can be realized.
【００６８】なお、上記各実施例において、ＩＣパッケ
ージとしては、上記のリードフレーム方式に限られず、
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式のＩＣパッケージでも可能である。In each of the above embodiments, the IC package is not limited to the lead frame method described above.
TAB (Tape Automated Bondin)
A g) type IC package is also possible.
【００６９】[0069]
【発明の効果】上述の如く、請求項１の発明によれば、
基板から最も離れた第２の半導体装置の実装位置は、他
の第１の半導体装置の位置ずれに左右されず、また、第
１の半導体装置の実装位置は、貫通穴に貫通する第１の
半導体装置の貫通リード部の位置で決まるため、積層し
た構造体全体の位置ずれは、第１の半導体装置の外部リ
ードの位置ずれのみで決まり、位置ずれを小さくするこ
とができる特長を有する。As described above, according to the invention of claim 1,
The mounting position of the second semiconductor device farthest from the substrate is not affected by the positional deviation of the other first semiconductor device, and the mounting position of the first semiconductor device is the first semiconductor device that penetrates the through hole. Since the position of the penetrating lead portion of the semiconductor device is determined, the positional deviation of the entire laminated structure is determined only by the positional deviation of the external lead of the first semiconductor device, and the positional deviation can be reduced.
【００７０】請求項２の発明によれば、形状の変化、位
置ずれが起きにくい樹脂部に埋設されているリード部材
の部分に貫通穴を設け、接続用ピンを貫通穴に貫通させ
て各段のリード部材同士を接続するため、従来の積層構
造と異なり各段での貫通穴の位置ずれにより接続用ピン
を貫通させることが困難になることを無くすことがで
き、また、案内穴により接続用ピンの位置が案内される
ため、接続用ピンを容易に貫通穴に貫通させることがで
きる。According to the invention of claim 2, a through hole is provided in the portion of the lead member embedded in the resin portion where the change of the shape and the position shift are unlikely to occur, and the connecting pin is passed through the through hole to form each step. Since the lead members are connected to each other, unlike the conventional laminated structure, it is possible to eliminate the difficulty of penetrating the connecting pin due to the displacement of the through hole at each step, and the guide hole for connecting. Since the position of the pin is guided, the connecting pin can be easily passed through the through hole.
【００７１】請求項３の発明によれば、幅広部に貫通穴
を設けているため、リード部材の強度を高めることがで
きる。According to the invention of claim 3, since the through hole is provided in the wide portion, the strength of the lead member can be increased.
【００７２】請求項４の発明によれば、内部リード側の
端部付近に樹脂部から表面を露出させて設けた第１の接
続用端子部と第１の接続用端子部に接続される第２の接
続用端子部により、積層される各段の外部リード同士が
接続されるため、従来の積層構造体と異なり下段の外部
リードの肩部を広くとる必要が無く、その分実装効率を
上げることができる。According to the invention of claim 4, the first connecting terminal portion provided with the surface exposed from the resin portion in the vicinity of the end portion on the internal lead side and the first connecting terminal portion connected to the first connecting terminal portion are provided. Since the external leads of each layer to be stacked are connected to each other by the connecting terminal portions of 2, it is not necessary to widen the shoulder portion of the lower external lead unlike the conventional laminated structure, and the mounting efficiency is increased accordingly. be able to.
【００７３】請求項５の発明によれば、下段の半導体装
置の切欠部に上段の半導体装置の外部リードの第２の接
続用端子部を嵌合させるだけで位置決めができ、積層す
る場合に、容易に位置合わせを行うことができる。According to the fifth aspect of the invention, the positioning can be performed only by fitting the second connecting terminal portion of the external lead of the upper semiconductor device into the cutout portion of the lower semiconductor device, and when stacking, The alignment can be easily performed.
【００７４】請求項６の発明によれば、各段の半導体装
置の外部リードを接続するのに、プリント基板に比べて
安価な、接続用導体を樹脂部材で固定した外部リード接
続用部材を用いている。このため、半導体装置の積層構
造体のコストを低減することができる。According to the sixth aspect of the invention, the external lead connecting member, in which the connecting conductor is fixed by the resin member, is used, which is less expensive than the printed circuit board, for connecting the external leads of the semiconductor devices of the respective stages. ing. Therefore, the cost of the laminated structure of the semiconductor device can be reduced.
【００７５】請求項７の発明によれば、外部リード接続
用部材に放熱用部材を配設したため、極めて良好な放熱
特性を実現することができる。According to the seventh aspect of the present invention, since the heat radiation member is provided in the external lead connection member, it is possible to realize extremely good heat radiation characteristics.
【図１】本発明の第１実施例のＩＣパッケージの積層構
造体の斜視図である。FIG. 1 is a perspective view of a laminated structure of an IC package according to a first embodiment of the present invention.
【図２】本発明の第１実施例のＩＣパッケージの積層構
造体の側面図である。FIG. 2 is a side view of the laminated structure of the IC package according to the first embodiment of the present invention.
【図３】第１実施例のＩＣパッケージの斜視図である。FIG. 3 is a perspective view of the IC package of the first embodiment.
【図４】第１実施例のＩＣパッケージの斜視図である。FIG. 4 is a perspective view of the IC package of the first embodiment.
【図５】本発明の第２実施例のＩＣパッケージの積層構
造体の斜視図である。FIG. 5 is a perspective view of a laminated structure of an IC package according to a second embodiment of the present invention.
【図６】本発明の第２実施例のＩＣパッケージの積層構
造体の側面から見た断面図である。FIG. 6 is a cross-sectional view of a laminated structure of an IC package of a second embodiment of the present invention seen from a side surface.
【図７】第２実施例のＩＣパッケージの斜視図である。FIG. 7 is a perspective view of an IC package according to a second embodiment.
【図８】第２実施例のＩＣパッケージの斜視図である。FIG. 8 is a perspective view of an IC package according to a second embodiment.
【図９】第３実施例のＩＣパッケージの斜視図である。FIG. 9 is a perspective view of an IC package of a third embodiment.
【図１０】本発明の第４実施例のＩＣパッケージの積層
構造体の斜視図である。FIG. 10 is a perspective view of a laminated structure of an IC package of Example 4 of the present invention.
【図１１】本発明の第４実施例のＩＣパッケージの積層
構造体の側面図である。FIG. 11 is a side view of a laminated structure of an IC package according to a fourth embodiment of the present invention.
【図１２】第４実施例のＩＣパッケージの斜視図であ
る。FIG. 12 is a perspective view of an IC package of a fourth embodiment.
【図１３】本発明の第５実施例のＩＣパッケージの積層
構造体の説明図である。FIG. 13 is an explanatory diagram of a laminated structure of an IC package of Example 5 of the present invention.
【図１４】本発明の第６実施例のＩＣパッケージの積層
構造体の側面図である。FIG. 14 is a side view of a laminated structure of an IC package according to a sixth embodiment of the present invention.
【図１５】外部リード接続用部材の斜視図である。FIG. 15 is a perspective view of an external lead connecting member.
【図１６】外部リード接続用部材の平面図と側面図であ
る。16A and 16B are a plan view and a side view of an external lead connecting member.
【図１７】従来の一例のＩＣパッケージの積層構造体の
説明図である。FIG. 17 is an explanatory diagram of a conventional laminated structure of an IC package.
【図１８】従来の別の例のＩＣパッケージの積層構造体
の説明図である。FIG. 18 is an explanatory view of a laminated structure of another conventional IC package.
【図１９】従来の更に別の例のＩＣパッケージの積層構
造体の説明図である。FIG. 19 is an explanatory diagram of a laminated structure of an IC package of another example of the related art.
１１ 積層構造体 １２，１３ ＩＣパッケージ １５ 樹脂部 １７ リードフレーム １８ 外部リード １８ａ 貫通リード部 １９ リードフレーム ２０ 外部リード ２０ａ 貫通穴 ２１ 基板 ３１ 積層構造体 ３２，３３ ＩＣパッケージ ３５ 樹脂部 ３７ リードフレーム ３８ 内部リード ３８ａ 貫通穴 ３９ 外部リード ４１ リードフレーム ４２ 内部リード ４２ａ 貫通穴 ４３ 外部リード ５３ ＩＣパッケージ ５５ 樹脂部 ５６ 上樹脂部 ５７ 下樹脂部 ５７ａ リード露出部 ６１ リードフレーム ６３ 外部リード ６３ａ 幅広部 ６４ 貫通穴 ７１ 積層構造体 ７２ ＩＣパッケージ ７５ 樹脂部 ７６ 上樹脂部 ７７ 下樹脂部 ７７ａ リード露出部 ７９ リードフレーム ８０ 外部リード ８０ａ，８０ｂ 端子部 ９１ 積層構造体 ９２，９３ ＩＣパッケージ ９５ 樹脂部 ９５ｅ 切欠部 ９６，９８リードフレーム ９７，９９ 外部リード ９７ａ，９７ｂ 端子部 ９９ａ，９９ｂ 端子部 １０１ 積層構造体 １０２ ＩＣパッケージ １０３ 樹脂部 １０５ 外部リード １１０ 外部リード接続用部材 １１１ リードフレーム １１５ａ，１１５ｂ 窓部 11 laminated structure 12, 13 IC package 15 resin part 17 lead frame 18 external lead 18a through lead part 19 lead frame 20 external lead 20a through hole 21 substrate 31 laminated structure 32, 33 IC package 35 resin part 37 lead frame 38 internal Lead 38a Through hole 39 External lead 41 Lead frame 42 Internal lead 42a Through hole 43 External lead 53 IC package 55 Resin part 56 Upper resin part 57 Lower resin part 57a Lead exposed part 61 Lead frame 63 External lead 63a Wide part 64 Through hole 71 Laminated structure 72 IC package 75 Resin part 76 Upper resin part 77 Lower resin part 77a Lead exposed part 79 Lead frame 80 External lead 80a, 80b Terminal part 91 Laminated structure 92, 93 IC package 95 resin part 95e notch part 96,98 lead frame 97,99 external lead 97a, 97b terminal part 99a, 99b terminal part 101 laminated structure 102 IC package 103 resin part 105 external lead 110 external lead connecting member 111 lead frame 115a, 115b window
Claims (9)
ード部材（１７）の外部リード（１８）が封止用の樹脂
部（１５）より露出した形状を有する半導体装置（１
２，１３）が積層されて基板に実装される半導体装置の
積層構造体において、 外部リード（２０）に貫通穴（２０ａ）を設けた、１つ
又は積層された２つ以上の第１の半導体装置（１３）
と、 基板から最も離れた位置で上記第１の半導体装置（１
３）に積層され、上記第１の半導体装置（１３）の外部
リードの貫通穴（２０ａ）に貫通して基板（２１）まで
達し上記第１の半導体装置（１３）の外部リード（２
０）及び基板（２１）の導体部に接続される貫通リード
部（１８ｂ）を外部リード（１８）に設けている第２の
半導体装置（１２）とからなることを特徴とする半導体
装置の積層構造体。1. A semiconductor device (1) having a shape in which an outer lead (18) of a lead member (17) connected to a semiconductor element by an inner lead is exposed from a resin portion (15) for sealing.
In a laminated structure of a semiconductor device in which 2, 13) are stacked and mounted on a substrate, one or two or more first semiconductors in which a through hole (20a) is provided in an external lead (20) Equipment (13)
And at the position farthest from the substrate, the first semiconductor device (1
3), is penetrated through the through hole (20a) of the external lead of the first semiconductor device (13) and reaches the substrate (21), and the external lead (2) of the first semiconductor device (13).
0) and a second semiconductor device (12) having a through lead portion (18b) connected to the conductor portion of the substrate (21) on the external lead (18). Structure.
（４７）に接続されたリード部材（３７，４１）が封止
用の樹脂部（３５）に埋設された形状を有し、複数個が
積層されて基板に実装される半導体装置において、 上記リード部材（３７，４１）の上記樹脂部（３５）に
埋設されている部分に貫通穴（３８ａ，４２ａ）を設
け、 上記樹脂部（３５）を貫通して上記貫通穴（３８ａ，４
２ａ）に通じる案内穴（４０，４５）を設けており、 上記案内穴（４０，４５）を介して上記貫通穴（３８
ａ，４２ａ）に貫通する接続用ピン（５１）により、積
層された各半導体装置（３２，３３）の上記リード部材
（３７，４１）同士が接続されることを特徴とする半導
体装置。2. A plurality of lead members (37, 41) connected to the semiconductor element (47) by internal leads (38, 42) are embedded in a resin portion (35) for sealing, In a semiconductor device in which the above are stacked and mounted on a substrate, a through hole (38a, 42a) is provided in a portion of the lead member (37, 41) embedded in the resin portion (35), and the resin portion (35 ) Through the through holes (38a, 4
2a) is provided with a guide hole (40, 45), and the through hole (38) is provided through the guide hole (40, 45).
a, 42a) is connected to the lead members (37, 41) of the stacked semiconductor devices (32, 33) by connecting pins (51).
部材（６１）の前記樹脂部（５５）に埋設されている部
分に幅広部（６３ａ）を千鳥状に設け、前記幅広部（６
３ａ）に前記貫通穴（６４）を設けたことを特徴とする
請求項２記載の半導体装置。3. Wide portions (63a) are provided in a staggered manner in portions of the lead members (61) embedded in the resin portion (55) arranged at a predetermined pitch, and the wide portions (6) are formed.
3. A semiconductor device according to claim 2, wherein the through hole (64) is provided in 3a).
ード部材（７９）の外部リード（８０）が封止用の樹脂
部（７５）より露出した形状を有し、複数個が積層され
て基板（２１）に実装される半導体装置において、 上記外部リード（８０）の内部リード側の端部付近に、
表面を露出させて上記樹脂部（７５）に埋設されている
第１の接続用端子部（８０ａ）を設け、 上記外部リード（８０）の内部リードから遠い側の端部
付近に、第２の接続用端子部（８０ｂ）を設け、 互いに積層される一方の半導体装置（７２）の第１の接
続用端子部（８０ａ）と他方の半導体装置（７２）の第
２の接続用端子部（８０ｂ）とが接続されることを特徴
とする半導体装置。4. A substrate in which a plurality of external leads (80) of a lead member (79) connected to a semiconductor element by internal leads are exposed from a resin portion (75) for encapsulation, and a plurality of them are stacked. In the semiconductor device mounted on (21), in the vicinity of the inner lead side end of the outer lead (80),
A first connecting terminal portion (80a) is provided whose surface is exposed and is embedded in the resin portion (75), and a second connecting terminal portion (80a) is provided near the end of the outer lead (80) far from the inner lead. A connection terminal portion (80b) is provided, and a first connection terminal portion (80a) of one semiconductor device (72) and a second connection terminal portion (80b) of the other semiconductor device (72) that are stacked on each other. ) Is connected to the semiconductor device.
前記リード部材（９６）の幅に略等しい幅で前記樹脂部
（９５）の縁を切欠いた切欠部（９５ｅ）の中に配設し
ており、 互いに積層される一方の半導体装置（９３）の第１の接
続用端子部（９７ａ）が配設された切欠部（９５ｅ）
に、他方の半導体装置（９２）の第２の接続用端子部
（９７ｂ）が嵌合されることを特徴とする請求項４記載
の半導体装置。5. The first connecting terminal portion (97a),
The width of the lead member (96) is substantially equal to the width of the lead member (96), and the resin member (95) is arranged in the notch (95e) in which the edge of the resin part (95) is notched. Notch (95e) provided with the first connection terminal (97a)
5. The semiconductor device according to claim 4, wherein the second connection terminal portion (97b) of the other semiconductor device (92) is fitted in.
ード部材の外部リード（１０５）が封止用の樹脂部（１
０３）より露出した形状を有する半導体装置（１０２）
が積層されて基板（２１）に実装される半導体装置の積
層構造体において、 樹脂部材（１１７）に固定されており前記各半導体装置
（１０２）の外部リード（１０５）を対応する他の半導
体装置（１０２）の外部リード（１０５）又は基板（２
１）の導体部に接続する接続用導体（１１１）と、前記
接続用導体（１１１）が露出するように上記樹脂部材
（１１７）に形成されており上記接続用導体（１１１）
に接続するために各半導体装置（１０２）の外部リード
（１０５）が挿入される窓部（１１５ａ，１１５ｂ）と
を備えた外部リード接続用部材（１１０）を設けたこと
を特徴とする半導体装置の積層構造体。6. An outer lead (105) of a lead member connected to a semiconductor element by an inner lead is a resin portion (1) for sealing.
03) A semiconductor device (102) having a more exposed shape
In a laminated structure of a semiconductor device that is mounted on a substrate (21) by stacking the same, another semiconductor device fixed to the resin member (117) and corresponding to the external lead (105) of each semiconductor device (102). External lead (105) of (102) or substrate (2)
1) The connecting conductor (111) to be connected to the conductor portion, and the connecting conductor (111) formed on the resin member (117) so that the connecting conductor (111) is exposed.
External lead connection member (110) provided with windows (115a, 115b) into which external leads (105) of each semiconductor device (102) are inserted for connection to the semiconductor device (102). Laminated structure.
放熱用部材（１１８）を配設したことを特徴とする請求
項６記載の半導体装置の積層構造体。7. The laminated structure of a semiconductor device according to claim 6, wherein a heat dissipation member (118) is provided on the external lead connection member (110).
された所定パターンの金属箔リードであることを特徴と
する請求項１又は請求項２又は請求項３又は請求項４又
は請求項５又は請求項６又は請求項７記載の半導体装置
又は半導体装置の積層構造体。8. The lead member is a metal foil lead having a predetermined pattern formed on a tape member, wherein the lead member is a metal foil lead having a predetermined pattern. A semiconductor device or a laminated structure of a semiconductor device according to claim 6 or 7.
リードフレームであることを特徴とする請求項２又は請
求項３又は請求項４又は請求項５又は請求項６又は請求
項７記載の半導体装置又は半導体装置の積層構造体。9. The semiconductor according to claim 2, wherein the lead member is a lead frame that holds a predetermined shape. A laminated structure of a device or a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022770A JPH07235636A (en) | 1994-02-21 | 1994-02-21 | Semiconductor device and laminated structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022770A JPH07235636A (en) | 1994-02-21 | 1994-02-21 | Semiconductor device and laminated structure thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235636A true JPH07235636A (en) | 1995-09-05 |
Family
ID=12091912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6022770A Withdrawn JPH07235636A (en) | 1994-02-21 | 1994-02-21 | Semiconductor device and laminated structure thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235636A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249736A (en) * | 1994-03-03 | 1995-09-26 | Samsung Electron Co Ltd | Semiconductor assembly |
| KR100287808B1 (en) * | 1998-09-04 | 2001-04-16 | 강경석 | Stacking method of semiconductor chip |
| KR100293726B1 (en) * | 1998-07-23 | 2001-07-12 | 강경석 | Semiconductor chip and stacking method of semiconductor chip for stacked package |
| KR100393102B1 (en) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | Stacked semiconductor package |
-
1994
- 1994-02-21 JP JP6022770A patent/JPH07235636A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249736A (en) * | 1994-03-03 | 1995-09-26 | Samsung Electron Co Ltd | Semiconductor assembly |
| KR100293726B1 (en) * | 1998-07-23 | 2001-07-12 | 강경석 | Semiconductor chip and stacking method of semiconductor chip for stacked package |
| KR100287808B1 (en) * | 1998-09-04 | 2001-04-16 | 강경석 | Stacking method of semiconductor chip |
| KR100393102B1 (en) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | Stacked semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343366A (en) | Packages for stacked integrated circuit chip cubes | |
| EP0627766B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6441476B1 (en) | Flexible tape carrier with external terminals formed on interposers | |
| US7613010B2 (en) | Stereoscopic electronic circuit device, and relay board and relay frame used therein | |
| USRE41039E1 (en) | Stackable chip package with flex carrier | |
| US6775153B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| US7372131B2 (en) | Routing element for use in semiconductor device assemblies | |
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| US4907128A (en) | Chip to multilevel circuit board bonding | |
| KR20020009605A (en) | Stackable flex circuit ic package and method of making the same | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| US6555755B1 (en) | Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment | |
| KR20010034154A (en) | Semiconductor component with several substrate layers and at least one semiconductor chip and method for producing a semiconductor component | |
| EP0759637A2 (en) | Semiconductor package and mounting method | |
| JPH08330473A (en) | Printed circuit board having solder ball mounting groove and ball grid array package using the same | |
| JPH08293529A (en) | Semiconductor device, method of manufacturing the same, and electronic device using the same | |
| EP0560502B1 (en) | Electronic circuit device and manufacturing method thereof | |
| US6093894A (en) | Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer | |
| EP0513743B1 (en) | Semiconductor package for surface mounting | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| JPH07235636A (en) | Semiconductor device and laminated structure thereof | |
| JPH04280667A (en) | High integrated semiconductor device | |
| KR100196119B1 (en) | Semiconductor device, manufacturing method thereof and electronic device | |
| JP2722451B2 (en) | Semiconductor device | |
| JPH02343A (en) | Substrate for mounting electronic parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |