[go: up one dir, main page]

JPH07211868A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH07211868A
JPH07211868A JP6006950A JP695094A JPH07211868A JP H07211868 A JPH07211868 A JP H07211868A JP 6006950 A JP6006950 A JP 6006950A JP 695094 A JP695094 A JP 695094A JP H07211868 A JPH07211868 A JP H07211868A
Authority
JP
Japan
Prior art keywords
semiconductor device
external terminal
storage means
functional blocks
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6006950A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kawamichi
博之 川路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6006950A priority Critical patent/JPH07211868A/en
Publication of JPH07211868A publication Critical patent/JPH07211868A/en
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 パッケージング後もしくは実装後でも機能変
更が可能な半導体装置を提供する。 【構成】 外部端子2に接続された機能選択ブロック3
内の不揮発性素子に情報を書き込み、書き込まれた情報
により内部の機能ブロック4a,4bから必要とする機
能を持つブロックのみを活性化させ目的の機能を実現す
る。書き込み制御端子1は、機能選択ブロック3に接続
されており、外部端子2と機能ブロック4a,4b間の
情報を授受を制御する機能選択ブロック3内の不揮発性
素子の書き込み動作の制御を行う。機能選択ブロック3
は、機能ブロック4a,4bに接続しており、不揮発性
素子のデータによりいずれかの機能ブロックを活性化さ
せる。機能ブロック4aおよび4bが相互に他の機能ブ
ロックの代替を行う場合には、各機能ブロック4a,4
bの欠陥救済が可能となる。
(57) [Abstract] [Purpose] To provide a semiconductor device whose function can be changed even after packaging or mounting. [Structure] Function selection block 3 connected to external terminal 2
Information is written in the non-volatile element inside, and only the block having the required function is activated from the internal functional blocks 4a and 4b by the written information to realize the intended function. The write control terminal 1 is connected to the function selection block 3 and controls the write operation of the nonvolatile element in the function selection block 3 that controls the exchange of information between the external terminal 2 and the function blocks 4a and 4b. Function selection block 3
Are connected to the functional blocks 4a and 4b, and activate one of the functional blocks by the data of the nonvolatile element. When the functional blocks 4a and 4b mutually substitute other functional blocks, the respective functional blocks 4a and 4b
It is possible to repair the defect b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、冗
長回路を備えたメモリのように配線工程終了後に回路の
機能を変更することが有効な製品に適し、特にパッケー
ジング後や実装後における場合のように、レーザ等によ
るヒューズ切断が不可能な場合に適する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and is suitable for a product in which it is effective to change the function of the circuit after the wiring process, such as a memory having a redundant circuit, and particularly after packaging or mounting. This is suitable when the fuse cannot be blown by a laser as in the case.

【0002】[0002]

【従来の技術】従来、半導体装置の機能の変更は、たと
えばゲートアレイ等の製品に見られるように、配線工程
で配線用のマスクを変更することにより実現していた。
2. Description of the Related Art Conventionally, a change in the function of a semiconductor device has been realized by changing a mask for wiring in a wiring process as seen in products such as gate arrays.

【0003】また、半導体メモリ素子では、本来のメモ
リアレイ領域の欠陥部分を代替して救済する冗長回路
は、ヒューズを半導体メモリの外部から照射されるレー
ザ等により切断することによって活性化させていた。
Further, in a semiconductor memory device, a redundant circuit which replaces a defective portion in an original memory array area and repairs it is activated by cutting a fuse with a laser or the like irradiated from the outside of the semiconductor memory. .

【0004】なお、半導体装置の機能修正に関しては、
たとえば、株式会社オーム社、昭和59年11月30
日、第1版第1刷発行社団法人電気通信学会編「LSI
ハンドブック」P383〜P385、等の文献に開示さ
れた技術が知られている。
Regarding modification of the function of the semiconductor device,
For example, Ohmsha Co., Ltd., November 30, 1984
Japan, 1st edition, 1st edition, published by The Institute of Electrical Communication of Japan "LSI
Techniques disclosed in documents such as "Handbook" P383 to P385 are known.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術では、半
導体メモリを封止するパッケージング後もしくは実装後
に半導体装置や半導体メモリの機能を変更することがで
きない。例えば、半導体メモリではパッケージング後に
明らかになった不良ビットを冗長回路を用いて冗長ビッ
トにおきかえることができない。このため、パッケージ
ング後においては、製品を廃棄せざるを得ず、また、基
板等に対する実装後においては、故障の半導体装置を基
板から取り外す等の煩雑な作業が必須となる。
In the above-mentioned prior art, the functions of the semiconductor device and the semiconductor memory cannot be changed after packaging or mounting for sealing the semiconductor memory. For example, in a semiconductor memory, a defective bit that becomes apparent after packaging cannot be replaced with a redundant bit by using a redundant circuit. Therefore, after packaging, the product must be discarded, and after mounting on a substrate or the like, complicated work such as removing the defective semiconductor device from the substrate is essential.

【0006】本発明の目的は、パッケージング後もしく
は実装後でも機能変更が可能な半導体装置を提供するこ
とにある。
An object of the present invention is to provide a semiconductor device whose function can be changed even after packaging or mounting.

【0007】本発明の他の目的は、パッケージング後も
しくは実装後での欠陥部分の救済による製品歩留りの向
上を可能にした半導体装置を提供することにある。
Another object of the present invention is to provide a semiconductor device capable of improving the product yield by relieving a defective portion after packaging or mounting.

【0008】本発明のさらに他の目的は、保守管理作業
を大幅に簡略化することが可能な半導体装置を提供する
ことにある。
Still another object of the present invention is to provide a semiconductor device capable of greatly simplifying maintenance work.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0011】すなわち、本発明の半導体装置は、外部端
子からの電気信号で内部の電気的接続状態を変更する不
揮発性記憶手段を備えたものである。
That is, the semiconductor device of the present invention comprises a non-volatile storage means for changing the internal electrical connection state by an electric signal from an external terminal.

【0012】また、本発明の半導体装置は、複数の機能
ブロックと、この機能ブロックと共通または独立に設け
られた外部端子に接続され、この外部端子を介して制御
情報が書き込まれる不揮発性記憶手段と、この不揮発性
記憶手段の制御情報により複数の機能ブロックの中の任
意の機能ブロックを活性化させる制御手段とを含むもの
である。
Further, the semiconductor device of the present invention is connected to a plurality of functional blocks and an external terminal provided commonly or independently to the functional blocks, and the non-volatile storage means in which the control information is written via the external terminals. And a control means for activating an arbitrary functional block among a plurality of functional blocks by the control information of the non-volatile storage means.

【0013】また、本発明の半導体装置は、複数の機能
ブロックを、主メモリ部と、この主メモリ部の少なくと
も一部の機能を代替可能な冗長メモリ部とで構成し、外
部端子は、主メモリ部および冗長メモリ部の少なくとも
一方に対するアドレス入力が行われるアドレス端子とし
て機能し、不揮発性記憶手段は、アドレス端子から入力
される制御情報を記憶し、制御手段は、不揮発性記憶手
段に書き込まれた制御情報に基づいて冗長メモリ部を活
性化させる動作を行うようにしたものである。
Also, in the semiconductor device of the present invention, a plurality of functional blocks are constituted by a main memory section and a redundant memory section capable of substituting at least part of the functions of the main memory section, and the external terminals are the main terminals. The nonvolatile memory means stores the control information input from the address terminal, and the control means is written in the nonvolatile memory means. The redundant memory unit is activated based on the control information.

【0014】また、本発明の半導体装置は、外部端子の
一部を、当該外部端子を介して不揮発性記憶手段への情
報の書き込みを制御する制御端子として機能させるよう
にしたものである。
In the semiconductor device of the present invention, a part of the external terminals is made to function as a control terminal for controlling the writing of information to the nonvolatile storage means via the external terminal.

【0015】また、本発明の半導体装置は、不揮発性記
憶手段が、不揮発性メモリ素子からなる構成としたもの
である。
Further, in the semiconductor device of the present invention, the non-volatile memory means is composed of a non-volatile memory element.

【0016】また、本発明の半導体装置は、不揮発性記
憶手段が、外部端子からの電気信号の入力によって状態
が持久的に変化する電気的ヒューズからなる構成とした
ものである。
Further, in the semiconductor device of the present invention, the nonvolatile memory means is composed of an electric fuse whose state is permanently changed by the input of an electric signal from an external terminal.

【0017】また、本発明の半導体装置は、不揮発性記
憶手段が、MOSトランジスタからなり、ホットキャリ
アの注入による閾値電圧のシフトを利用して、外部端子
から入力される情報を記憶するようにしたものである。
Further, in the semiconductor device of the present invention, the non-volatile storage means is composed of a MOS transistor, and the information inputted from the external terminal is stored by utilizing the shift of the threshold voltage due to the injection of hot carriers. It is a thing.

【0018】[0018]

【作用】上記した本発明の半導体装置は、外部端子に接
続された不揮発性記憶手段に情報を書き込み、書き込ま
れた情報により内部の複数の機能ブロックから必要とす
る機能を持つブロックのみを活性化させ目的の機能を実
現する。外部端子を介した情報の書き込みにより機能変
更を行うので、半導体装置が封止前か封止後は関係な
く、また所望のシステムへの実装状態でも機能変更が可
能となる。
In the semiconductor device of the present invention described above, information is written in the non-volatile storage means connected to the external terminal, and only the block having a required function is activated from the plurality of internal functional blocks by the written information. And realize the desired function. Since the function is changed by writing information through the external terminal, it is possible to change the function regardless of whether the semiconductor device is sealed before or after sealing, or even when mounted in a desired system.

【0019】なお、ここでいう、外部端子は、たとえば
ウェハ状態でのプローブ検査におけるテストパッド等も
当然含まれ、当該プローブ検査の一貫として、機能変更
や判明した欠陥の修正を、テストパッドに当接されたプ
ローブを介して電気信号を与えることにより、その場で
行うことも本発明に含まれる。
It should be noted that the external terminal referred to here naturally includes, for example, a test pad in a probe inspection in a wafer state, and as a part of the probe inspection, a function change or correction of a found defect is applied to the test pad. Performing in-situ by applying an electrical signal through the probe in contact is also included in the invention.

【0020】また、機能変更が機能欠陥の代替による救
済措置である場合には、製造後の任意の時点での欠陥救
済が可能となり、製品歩留りが向上する。
Further, when the function change is a remedy by substituting a functional defect, the defect can be relieved at an arbitrary time after manufacturing, and the product yield is improved.

【0021】また、半導体装置の実装後においては、基
板からの半導体装置の取外し作業が不要であり、実装状
態のままで外部端子から所望の信号を与えることによる
機能代替措置によって欠陥救済や修理が可能であり、保
守管理作業が大幅に簡略化される。
Further, after mounting the semiconductor device, it is not necessary to remove the semiconductor device from the substrate, and defect relief and repair can be performed by a function substitution measure by giving a desired signal from an external terminal in the mounted state. Yes, maintenance work is greatly simplified.

【0022】たとえば、半導体装置が半導体メモリの場
合は、アドレス端子に不揮発性記憶手段を接続させ、不
揮発性記憶手段に不良ビットのアドレスを記憶させ、不
良ビットを冗長メモリセルのビットで置き換える。具体
的には、アドレス端子からアドレスを不揮発性記憶手段
に書き込み、冗長回路を活性化させるアドレスとする。
また、不揮発性記憶手段の書き込み動作を行うための制
御端子を設け、その端子に高い電圧を印加し不揮発性記
憶手段に情報の書き込みを行う。通常のリード・ライト
の使用状態では、全てのアドレス端子が不揮発性記憶手
段に記憶した状態に対応する場合のみ冗長回路を動作さ
せる。
For example, when the semiconductor device is a semiconductor memory, a nonvolatile memory means is connected to the address terminal, the address of the defective bit is stored in the nonvolatile memory means, and the defective bit is replaced with the bit of the redundant memory cell. Specifically, the address is written from the address terminal to the non-volatile storage means and used as the address for activating the redundant circuit.
In addition, a control terminal for performing a writing operation of the non-volatile storage means is provided, and a high voltage is applied to the terminal to write information in the non-volatile storage means. In a normal read / write usage state, the redundant circuit is operated only when all the address terminals correspond to the states stored in the nonvolatile storage means.

【0023】不揮発性記憶手段としては、たとえば、E
PROMやEEPROM等の不揮発性メモリを用いるこ
とができる。また、通常のMOSトランジスタにおい
て、ホットキャリアの注入による閾値電圧のシフトを利
用して、所望の制御情報を記憶させるようにしてもよ
い。また、外部端子からの電気信号の入力によって所望
の状態に切断される電気的ヒューズによって持久的に制
御情報を記憶させてもよい。
As the non-volatile storage means, for example, E
A non-volatile memory such as PROM or EEPROM can be used. Further, in a normal MOS transistor, desired control information may be stored by utilizing the shift of the threshold voltage due to the injection of hot carriers. Further, the control information may be permanently stored by an electric fuse that is cut into a desired state by inputting an electric signal from an external terminal.

【0024】[0024]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0025】(実施例1)図1は、本発明の一実施例で
ある半導体装置の一例を示す概念図である。
(Embodiment 1) FIG. 1 is a conceptual diagram showing an example of a semiconductor device which is an embodiment of the present invention.

【0026】本実施例の半導体装置は、複数の機能ブロ
ック4aおよび機能ブロック4bと、外部からこれらの
機能ブロック4aおよび4bにアクセスするための複数
の外部端子2が設けられている。
The semiconductor device of this embodiment is provided with a plurality of functional blocks 4a and 4b and a plurality of external terminals 2 for accessing these functional blocks 4a and 4b from the outside.

【0027】この場合、複数の機能ブロック4aおよび
4bと外部端子2の間には、機能選択ブロック3が設け
られており、書き込み制御端子1が接続されている。こ
の書き込み制御端子1は、外部端子2とともに、たとえ
ば、機能ブロック4aおよび機能ブロック4bが形成さ
れた図示しない半導体素子本体を封止するパッケージの
外部に突設されているものである。
In this case, a function selection block 3 is provided between the plurality of function blocks 4a and 4b and the external terminal 2, and the write control terminal 1 is connected thereto. The write control terminal 1 is provided, together with the external terminal 2, for example, protruding from the outside of a package that seals a semiconductor element body (not shown) in which the functional blocks 4a and 4b are formed.

【0028】なお、外部端子2は、たとえば、ウェハ状
態でのプローブ検査におけるテストパッド等も当然含ま
れる。
The external terminal 2 naturally includes, for example, a test pad in probe inspection in a wafer state.

【0029】機能選択ブロック3は、たとえば不揮発性
素子等により構成されており、不揮発性素子に書き込ま
れた制御情報に従い外部端子2からの信号を選択して複
数の機能ブロック4a,機能ブロック4b、外部端子2
間の電気的接続を変更し、機能ブロック4a,4bのい
ずれかを活性化させる。これにより半導体装置の機能を
変更することができる。機能選択ブロック3に接続され
た書き込み制御端子1は、機能選択ブロック3を構成す
る不揮発性素子に対する制御情報の書き込み動作の制御
を行う。
The function selection block 3 is composed of, for example, a non-volatile element, and selects a signal from the external terminal 2 according to the control information written in the non-volatile element to select a plurality of function blocks 4a and 4b. External terminal 2
The electrical connection between them is changed to activate one of the functional blocks 4a and 4b. Thereby, the function of the semiconductor device can be changed. The write control terminal 1 connected to the function selection block 3 controls the operation of writing control information to the nonvolatile element forming the function selection block 3.

【0030】たとえば、書き込み制御端子1を特定の信
号レベルにした状態のときに、複数の外部端子2に印加
された特定の信号状態を記憶しておき、後に、外部端子
2がこの特定の信号状態になった時に、機能ブロック4
aまたは4bに選択的に外部端子2を接続する、等の制
御動作を行わせることが考えられる。
For example, when the write control terminal 1 is set to a specific signal level, a specific signal state applied to the plurality of external terminals 2 is stored, and the external terminal 2 later stores this specific signal. Function block 4
It is conceivable to perform a control operation such as selectively connecting the external terminal 2 to a or 4b.

【0031】なお、機能選択ブロック3としては、不揮
発性素子に限らず、たとえば、印加電圧の高低や電流の
大小によって切断の有無や電気抵抗の持久的な変化を制
御可能な電気的ヒューズ等で構成してもよい。
The function selection block 3 is not limited to a non-volatile element, but may be, for example, an electric fuse or the like capable of controlling the presence or absence of disconnection and the permanent change of electric resistance depending on the level of the applied voltage and the magnitude of the current. You may comprise.

【0032】なお、不揮発性素子としては、EEPRO
MやEPROM等のように、MOSトランジスタのコン
トロールゲートとチャネルとの間のゲート絶縁膜にフロ
ーティングゲートを設けた構成に限らず、通常のMOS
トランジスタのゲート絶縁膜に対するホットキャリアの
注入による閾値電圧のシフトを利用して特定の制御情報
を持久的に記憶させるようにしてもよい。
The nonvolatile element is EEPRO.
It is not limited to a structure in which a floating gate is provided in a gate insulating film between a control gate and a channel of a MOS transistor, such as M and EPROM, but a normal MOS
Specific control information may be permanently stored by utilizing the shift of the threshold voltage due to the injection of hot carriers into the gate insulating film of the transistor.

【0033】このように、本実施例の半導体装置によれ
ば、外部端子2や書き込み制御端子1を介して機能選択
ブロック3に所望の制御情報を設定することによって、
たとえば複数の外部端子2と複数の機能ブロック4aお
よび4bの接続状態を任意に設定できるため、たとえば
ウェハ状態でのプローブ検査時はもとより、パッケージ
ング後もしくは実装後でも機能変更ができる、という効
果が得られる。
As described above, according to the semiconductor device of this embodiment, by setting desired control information in the function selection block 3 via the external terminal 2 and the write control terminal 1,
For example, the connection state of the plurality of external terminals 2 and the plurality of function blocks 4a and 4b can be arbitrarily set, so that the function can be changed not only during the probe inspection in the wafer state but also after packaging or mounting. can get.

【0034】また、複数の機能ブロック4aおよび4b
の一方が他方の機能欠陥を補う関係にある場合には、パ
ッケージング後もしくは実装後における機能欠陥の救済
が可能となり、半導体装置の歩留りが向上する、という
効果が得られる。
Further, a plurality of functional blocks 4a and 4b are provided.
When one of them has a relationship of compensating for the functional defect of the other, it becomes possible to relieve the functional defect after packaging or after mounting, and the yield of the semiconductor device is improved.

【0035】(実施例2)図2は、本発明の他の実施例
である半導体装置の構成の一例を示す概念図である。こ
の実施例2の場合には、半導体装置の一例として半導体
メモリに適用した場合について説明する。
(Embodiment 2) FIG. 2 is a conceptual diagram showing an example of the configuration of a semiconductor device according to another embodiment of the present invention. In the case of the second embodiment, a case where it is applied to a semiconductor memory as an example of a semiconductor device will be described.

【0036】本実施例の半導体メモリは、アドレス端子
5、デコーダ8、メモリアレイ9、I/Oコントロール
ブロック12、I/O端子13を備えている。
The semiconductor memory of this embodiment includes an address terminal 5, a decoder 8, a memory array 9, an I / O control block 12 and an I / O terminal 13.

【0037】さらに、本実施例の場合、上述の構成に加
えて、書き込み制御端子6、アドレス記憶ブロック7、
冗長メモリセル用デコーダ10、メモリアレイ9の機能
の少なくとも一部を代替することが可能な冗長メモリセ
ル11が設けられている。
Further, in the case of the present embodiment, in addition to the above-mentioned configuration, the write control terminal 6, the address storage block 7,
A redundant memory cell decoder 10 and a redundant memory cell 11 capable of substituting at least part of the functions of the memory array 9 are provided.

【0038】アドレス端子5は、通常のメモリアレイ9
を選択するためのデコーダ8とアドレスを記憶するアド
レス記憶ブロック7に接続されている。アドレス記憶ブ
ロック7は、不揮発性素子により構成され、アドレス記
憶ブロック7を構成する不揮発性素子にメモリアレイ9
における不良ビットのアドレスを記憶させる。また、ア
ドレス記憶ブロック7には、書き込み制御端子6が接続
されている。アドレス記憶ブロック7を構成する不揮発
性素子へのアドレスの記憶は、アドレス端子5にアドレ
スを印加し、書き込み制御端子6により行う。
The address terminal 5 is used for the normal memory array 9
Is connected to a decoder 8 for selecting and an address storage block 7 for storing an address. The address storage block 7 is composed of a non-volatile element, and the memory array 9 is included in the non-volatile element composing the address storage block 7.
Store the address of the bad bit at. A write control terminal 6 is connected to the address storage block 7. The storage of the address in the non-volatile element forming the address storage block 7 is performed by applying the address to the address terminal 5 and using the write control terminal 6.

【0039】例えば、記憶させるアドレスが12番地の
場合、2進数表示では1100である。これをA3から
A0のアドレス端子5に対応させ、A3のアドレス端子
5には1レベルを印加し、A1のアドレス端子には0レ
ベルを印加する。他のアドレス端子も同様に対応するレ
ベルを印加する。この状態で書き込み制御端子6に通常
は印加しない書き込みレベルの電圧を印加する。この印
加電圧により、アドレス記憶ブロック7を構成する不揮
発性素子にアドレスを書き込む。
For example, when the address to be stored is 12, the number is 1100 in binary display. This is made to correspond to the address terminals 5 of A3 to A0, 1 level is applied to the address terminal 5 of A3, and 0 level is applied to the address terminal of A1. The other address terminals similarly apply corresponding levels. In this state, a write level voltage which is not normally applied is applied to the write control terminal 6. With this applied voltage, an address is written in the non-volatile element forming the address storage block 7.

【0040】なお、不揮発性素子としては、EEPRO
MやEPROM等のように、MOSトランジスタのコン
トロールゲートとチャネルとの間のゲート絶縁膜にフロ
ーティングゲートを設けた構成に限らず、通常のMOS
トランジスタのゲート絶縁膜に対するホットキャリアの
注入による閾値電圧のシフトを利用して特定の制御情報
を持久的に記憶させるようにしてもよい。
The nonvolatile element is EEPRO.
It is not limited to a structure in which a floating gate is provided in a gate insulating film between a control gate and a channel of a MOS transistor, such as M and EPROM, but a normal MOS
Specific control information may be permanently stored by utilizing the shift of the threshold voltage due to the injection of hot carriers into the gate insulating film of the transistor.

【0041】こうして、特定のアドレスがアドレス記憶
ブロック7に書き込まれた半導体メモリは、書き込んだ
アドレスが入力された場合のみ冗長メモリセル用デコー
ダ10を活性化し、冗長メモリセル11を動作させ、メ
モリアレイ9における対応アドレス領域の代わりに、書
き込み動作および読み出し動作を行う。また、冗長メモ
リセル用デコーダ10は、制御線10aを介してI/O
コントロールブロック12に接続され、メモリアレイ9
または冗長メモリセル11から出力されるデータを選択
させる。I/Oコントロールブロック12は、選択した
データをI/O端子13に出力する。
Thus, in the semiconductor memory in which a specific address is written in the address storage block 7, the redundant memory cell decoder 10 is activated and the redundant memory cell 11 is operated only when the written address is input, and the memory array is operated. Instead of the corresponding address area in 9, write and read operations are performed. Further, the redundant memory cell decoder 10 uses the control line 10a for I / O.
Memory array 9 connected to control block 12
Alternatively, the data output from the redundant memory cell 11 is selected. The I / O control block 12 outputs the selected data to the I / O terminal 13.

【0042】また、書き込み制御端子6は、特に新たに
設ける必要はなく、通常の半導体メモリが備えているコ
ントロール端子または電源端子と兼用でよい。
Further, the write control terminal 6 does not need to be newly provided, and may be used also as a control terminal or a power supply terminal included in an ordinary semiconductor memory.

【0043】このように本実施例の半導体メモリによれ
ば、メモリアレイ9における欠陥が、たとえばパッケー
ジング後や実装後に発見された場合でも、アドレス端子
5や書き込み制御端子6によって、メモリアレイ9にお
ける欠陥部分の機能を、冗長メモリセル11に代行させ
ることで、半導体メモリ全体としての機能を全うさせる
ことが可能となり、半導体メモリの製品歩留りが確実に
向上する。
As described above, according to the semiconductor memory of the present embodiment, even if a defect in the memory array 9 is found after packaging or mounting, for example, the address terminal 5 and the write control terminal 6 cause the memory array 9 in the memory array 9. By substituting the function of the defective portion for the redundant memory cell 11, it becomes possible to fulfill the function of the semiconductor memory as a whole, and the product yield of the semiconductor memory is surely improved.

【0044】また、メモリアレイ9における欠陥に起因
する故障修理作業を大幅に簡略化することが可能とな
る。
Further, it becomes possible to greatly simplify the trouble repair work due to the defect in the memory array 9.

【0045】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0046】[0046]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0047】本発明の半導体装置によれば、パッケージ
ング後や実装後に複数の機能の中から任意の機能を選択
し利用できる、という効果が得られる。
According to the semiconductor device of the present invention, it is possible to select and use an arbitrary function from a plurality of functions after packaging or mounting.

【0048】また、複数の機能が、特定機能と、当該特
定機能の代替動作を行う冗長機能の場合、特定機能の欠
陥を随時、冗長機能によって代行させることにより、パ
ッケージング後もしくは実装後での欠陥部分の救済によ
る製品歩留りの向上が可能となる。
When a plurality of functions are a specific function and a redundant function for performing an alternative operation of the specific function, the defect of the specific function is substituted by the redundant function at any time, so that after packaging or after mounting. It is possible to improve the product yield by repairing the defective portion.

【0049】また、半導体装置として、主メモリ部およ
びこの主メモリ部の少なくとも一部を代替することが可
能な冗長メモリ部を備えた半導体メモリに適用した場合
は、パッケージング後や実装後においても、主メモリ部
の欠陥部分を冗長メモリ部に切り替えることにより、不
良ビットを正常に動作するビットに置き換えることが可
能となり、半導体メモリの歩留りが向上する、という効
果が得られる。
Further, when the semiconductor device is applied to a semiconductor memory having a main memory section and a redundant memory section capable of substituting at least a part of the main memory section, it is applied even after packaging or mounting. By switching the defective portion of the main memory portion to the redundant memory portion, it becomes possible to replace the defective bit with a bit that operates normally, and the yield of the semiconductor memory can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体装置の一例を示
す概念図である。
FIG. 1 is a conceptual diagram showing an example of a semiconductor device that is an embodiment of the present invention.

【図2】本発明の他の実施例である半導体装置の構成の
一例を示す概念図である。
FIG. 2 is a conceptual diagram showing an example of a configuration of a semiconductor device which is another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 書き込み制御端子 2 外部端子 3 機能選択ブロック(不揮発性記憶手段:制御手段) 4a 機能ブロック 4b 機能ブロック 5 アドレス端子 6 書き込み制御端子 7 アドレス記憶ブロック(不揮発性記憶手段) 8 デコーダ 9 メモリアレイ(機能ブロック) 10 冗長メモリセル用デコーダ(制御手段) 10a 制御線 11 冗長メモリセル(機能ブロック) 12 I/Oコントロールブロック 13 I/O端子 1 write control terminal 2 external terminal 3 function selection block (nonvolatile storage means: control means) 4a functional block 4b functional block 5 address terminal 6 write control terminal 7 address storage block (nonvolatile storage means) 8 decoder 9 memory array (function Block) 10 redundant memory cell decoder (control means) 10a control line 11 redundant memory cell (functional block) 12 I / O control block 13 I / O terminal

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G11C 29/00 301 B 6866−5L H01L 21/82 27/10 491 7210−4M 8832−4M H01L 21/82 A 8832−4M S ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G11C 29/00 301 B 6866-5L H01L 21/82 27/10 491 7210-4M 8832-4M H01L 21 / 82 A 8832-4MS

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 外部端子からの電気信号で内部の電気的
接続状態を変更する不揮発性記憶手段を備えたことを特
徴とする半導体装置。
1. A semiconductor device comprising a non-volatile storage means for changing an internal electrical connection state by an electric signal from an external terminal.
【請求項2】 複数の機能ブロックと、この機能ブロッ
クと共通または独立に設けられた外部端子に接続され、
この外部端子を介して制御情報が書き込まれる不揮発性
記憶手段と、この不揮発性記憶手段の前記制御情報によ
り複数の前記機能ブロックの中の任意の機能ブロックを
活性化させる制御手段とを含むことを特徴とする半導体
装置。
2. A plurality of functional blocks and an external terminal provided commonly or independently to the functional blocks,
Non-volatile storage means in which control information is written via the external terminal, and control means for activating any functional block among the plurality of functional blocks by the control information in the non-volatile storage means. Characteristic semiconductor device.
【請求項3】 複数の前記機能ブロックは、主メモリ部
と、この主メモリ部の少なくとも一部の機能を代替可能
な冗長メモリ部とからなり、前記外部端子は、前記主メ
モリ部および前記冗長メモリ部の少なくとも一方に対す
るアドレス入力が行われるアドレス端子であり、前記不
揮発性記憶手段は、前記アドレス端子から入力される制
御情報を記憶し、前記制御手段は、前記不揮発性記憶手
段に書き込まれた前記制御情報に基づいて前記冗長メモ
リ部を活性化させる動作を行うようにしたことを特徴と
する請求項2記載の半導体装置。
3. The plurality of functional blocks each include a main memory section and a redundant memory section capable of substituting at least a part of the functions of the main memory section, and the external terminals include the main memory section and the redundant section. An address terminal for inputting an address to at least one of the memory units, the non-volatile storage means stores control information input from the address terminal, and the control means is written in the non-volatile storage means. 3. The semiconductor device according to claim 2, wherein an operation for activating the redundant memory section is performed based on the control information.
【請求項4】 前記外部端子の一部は、当該外部端子を
介して前記不揮発性記憶手段への情報の書き込みを制御
する制御端子として機能することを特徴とする請求項
1,2または3記載の半導体装置。
4. A part of the external terminal functions as a control terminal for controlling writing of information to the nonvolatile storage means via the external terminal. Semiconductor device.
【請求項5】 前記不揮発性記憶手段は、不揮発性メモ
リ素子からなることを特徴とする請求項1,2,3また
は4記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the non-volatile memory means is composed of a non-volatile memory element.
【請求項6】 前記不揮発性記憶手段は、前記外部端子
からの電気信号の入力によって状態が持久的に変化する
電気的ヒューズからなることを特徴とする請求項1,
2,3または4記載の半導体装置。
6. The non-volatile memory means comprises an electric fuse whose state is permanently changed by input of an electric signal from the external terminal.
The semiconductor device according to 2, 3, or 4.
【請求項7】 前記不揮発性記憶手段は、MOSトラン
ジスタからなり、ホットキャリアの注入による閾値電圧
のシフトを利用して、前記外部端子から入力される情報
を記憶することを特徴とする請求項1,2,3または4
記載の半導体装置。
7. The non-volatile storage means is composed of a MOS transistor, and stores information input from the external terminal by utilizing shift of a threshold voltage due to injection of hot carriers. , 2, 3 or 4
The semiconductor device described.
JP6006950A 1994-01-26 1994-01-26 Semiconductor device Pending JPH07211868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6006950A JPH07211868A (en) 1994-01-26 1994-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6006950A JPH07211868A (en) 1994-01-26 1994-01-26 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH07211868A true JPH07211868A (en) 1995-08-11

Family

ID=11652515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6006950A Pending JPH07211868A (en) 1994-01-26 1994-01-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH07211868A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762969B2 (en) 2002-02-07 2004-07-13 Renesas Technology Corporation Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
EP1227385A3 (en) * 2001-01-24 2005-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7148503B2 (en) 2000-10-05 2006-12-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device, function setting method thereof, and evaluation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148503B2 (en) 2000-10-05 2006-12-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device, function setting method thereof, and evaluation method thereof
EP1227385A3 (en) * 2001-01-24 2005-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6762969B2 (en) 2002-02-07 2004-07-13 Renesas Technology Corporation Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
US6967881B2 (en) 2002-02-07 2005-11-22 Renesas Technology Corp. Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JP3893005B2 (en) Nonvolatile semiconductor memory device
JP3822412B2 (en) Semiconductor memory device
TW506135B (en) Semiconductor integrated circuit device
EP0058049B1 (en) Defect-remediable semiconductor integrated circuit memory with spare substitution
US4970686A (en) Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells
US8189388B2 (en) Fuse circuit and flash memory device having the same
US6563750B2 (en) Semiconductor memory including a circuit for selecting redundant memory cells
US4998223A (en) Programmable semiconductor memory apparatus
KR19980081112A (en) Fuseless Memory Recovery System and Operation Method
JPH03157897A (en) Redundancy circuit for semiconductor memory device
KR930014612A (en) Nonvolatile Semiconductor Memory Devices
US4794568A (en) Redundancy circuit for use in a semiconductor memory device
JP3799197B2 (en) Semiconductor memory device
JP2785936B2 (en) Test method for redundant circuit
KR100470371B1 (en) Semiconductor memory device
KR20040068225A (en) Half density rom embedded dram
JPH07211868A (en) Semiconductor device
JP4115045B2 (en) Semiconductor memory device
US7085181B2 (en) Semiconductor device having storage circuit which stores data in nonvolatile manner by using fuse element
KR100269503B1 (en) Mask rom having redundancy function
JPH1116385A (en) Semiconductor storage device
US5481498A (en) Redundancy circuit for semiconductor memory device
JPH10334692A (en) Matrix device provided with redundant fuse for integrated circuit memory
US20080062738A1 (en) Storage element and method for operating a storage element
JPH11353896A (en) Apparatus for redundant evaluation in semiconductor memory chips