JPH0721624B2 - 半導体集積回路用レチクル - Google Patents
半導体集積回路用レチクルInfo
- Publication number
- JPH0721624B2 JPH0721624B2 JP28270788A JP28270788A JPH0721624B2 JP H0721624 B2 JPH0721624 B2 JP H0721624B2 JP 28270788 A JP28270788 A JP 28270788A JP 28270788 A JP28270788 A JP 28270788A JP H0721624 B2 JPH0721624 B2 JP H0721624B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- reticle
- scribe line
- circuit pattern
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路用レチクルに関し、特に集積回
路パターン周辺に存在する余白部分に関する。
路パターン周辺に存在する余白部分に関する。
従来、半導体集積回路用レチクルの回路パターン周辺部
に存在する半導体基板切断余白（以下スクライブ線と呼
ぶ）は、主に次に示すような手法がとられていた。以下
従来技術について図面を用いて説明する。
に存在する半導体基板切断余白（以下スクライブ線と呼
ぶ）は、主に次に示すような手法がとられていた。以下
従来技術について図面を用いて説明する。
第３図は、半導体集積回路用レチクルの１チップを示し
たものである。ガラス板の中心301部附近は集積回路用
パターンが描かれた領域302とその周辺にスクライブ領
域303が存在する。このスクライブ線幅は1/5縮小投影露
光用レチクルの場合、通常250ミクロン程度である。こ
のレチクルを用いて縮小投影露光機で露光する場合、く
り返し露光の範囲をスクライブ線の左端304が右端305
に、また上端306が下端307に重なるようにくり返し露光
を行なう。このようにして露光された半導体基板上の配
置は第４図のようになる。今、第３図においてスクライ
ブ線幅が250ミクロンとすると、半導体基板上では1/5に
縮小されているため、50ミクロンとなり、それが互いに
隣り合っているため、結局、半導体基板上では100ミク
ロンのスクライブ線となる。
たものである。ガラス板の中心301部附近は集積回路用
パターンが描かれた領域302とその周辺にスクライブ領
域303が存在する。このスクライブ線幅は1/5縮小投影露
光用レチクルの場合、通常250ミクロン程度である。こ
のレチクルを用いて縮小投影露光機で露光する場合、く
り返し露光の範囲をスクライブ線の左端304が右端305
に、また上端306が下端307に重なるようにくり返し露光
を行なう。このようにして露光された半導体基板上の配
置は第４図のようになる。今、第３図においてスクライ
ブ線幅が250ミクロンとすると、半導体基板上では1/5に
縮小されているため、50ミクロンとなり、それが互いに
隣り合っているため、結局、半導体基板上では100ミク
ロンのスクライブ線となる。
次に第５図に示すような方法も存在する。第４図と同様
にガラス板の中心401部附近は回路パターン領域402で、
その周辺にスクライブ領域403が存在する。この場合は
スクライブ線幅が500ミクロンであり、くり返し露光は
パターン領域の左端404と右端405が、また上端406と下
端407が重なるように露光する。その結果、半導体基板
上での配置は第４図に示すようになる。従って、第３図
および第５図の例は結果的に同一となる。
にガラス板の中心401部附近は回路パターン領域402で、
その周辺にスクライブ領域403が存在する。この場合は
スクライブ線幅が500ミクロンであり、くり返し露光は
パターン領域の左端404と右端405が、また上端406と下
端407が重なるように露光する。その結果、半導体基板
上での配置は第４図に示すようになる。従って、第３図
および第５図の例は結果的に同一となる。
上述した従来技術は、以下に述べたような致命的な欠陥
がある。まず、第３図に示した例では、スクライブ線が
半導体基板上では幅100ミクロンであるが、実質的にそ
の半分であるため、スクライブ線の有効活用が制限され
ることになる。すなわち、回路動作としては不要だが、
必要不可欠なパターン、例えば重ね合わせマーク重ね合
わせ検査用マーク，検査用素子などは、スクライブ線に
入れることが一般的に行なわれており、従って、これら
のパターンをスクライブ線の半分に入れなくてはならな
い。仮にスクライブ線全幅を使用しようとしても、左右
または上下でのくり返し誤差により、パターンが完全に
接続されてない場合があり、使用できない。
がある。まず、第３図に示した例では、スクライブ線が
半導体基板上では幅100ミクロンであるが、実質的にそ
の半分であるため、スクライブ線の有効活用が制限され
ることになる。すなわち、回路動作としては不要だが、
必要不可欠なパターン、例えば重ね合わせマーク重ね合
わせ検査用マーク，検査用素子などは、スクライブ線に
入れることが一般的に行なわれており、従って、これら
のパターンをスクライブ線の半分に入れなくてはならな
い。仮にスクライブ線全幅を使用しようとしても、左右
または上下でのくり返し誤差により、パターンが完全に
接続されてない場合があり、使用できない。
他方第５図に示した例では、スクライブ線全幅の使用が
可能だが、半導体基板上で二重露光されるため、一方に
検査用パターンを入れた場合、その位置に対応した他方
のスクライブ線が露光されないように遮蔽しておかなけ
ればならない。いづれにしてもレチクルパターン配置設
計に大きな負担となり、ミス発生防止のためのチェック
機能，体制を確立するなど多大な労力を必要とする。ま
たミスの発生は皆無でははく、その場合には、開発研究
の遅れ、製品出荷の遅れなどその損失は計り知れない。
可能だが、半導体基板上で二重露光されるため、一方に
検査用パターンを入れた場合、その位置に対応した他方
のスクライブ線が露光されないように遮蔽しておかなけ
ればならない。いづれにしてもレチクルパターン配置設
計に大きな負担となり、ミス発生防止のためのチェック
機能，体制を確立するなど多大な労力を必要とする。ま
たミスの発生は皆無でははく、その場合には、開発研究
の遅れ、製品出荷の遅れなどその損失は計り知れない。
本発明の半導体集積回路用レチクルは集積回路パターン
とその周辺に存在する半導体基板を切断するための余白
部分で構成され、この余白部分が集積回路パターンの周
辺２方向のみに存在し、しかも、その２つの余日部分が
互いに隣接した２方向であることによって構成される。
とその周辺に存在する半導体基板を切断するための余白
部分で構成され、この余白部分が集積回路パターンの周
辺２方向のみに存在し、しかも、その２つの余日部分が
互いに隣接した２方向であることによって構成される。
従来の半導体集積回路用レチクルに対し、本発明は遮光
するなどの特別なことをせずに、スクライブ線全幅を有
効に使用できるよう、スクライブ線を回路パターンの隣
り合う２方向のみに配置されている。
するなどの特別なことをせずに、スクライブ線全幅を有
効に使用できるよう、スクライブ線を回路パターンの隣
り合う２方向のみに配置されている。
次に本発明について図面を参照して説明する。
第１図は本発明の第一の実施例を説明するための図であ
る。レチクルの基板であるガラス板の中心101とは別に
回路パターン範囲102の中心103が存在し、その回路パタ
ーン範囲102の右端と上端にスクライブのための余白103
が500ミクロン設けてある。従って1/5縮小投影露光装置
で半導体基板に転写したとき、このスクライブ線は100
ミクロンになり、くり返し露光により配列されたものは
第４図と同様になる。この実施例によればスクライブ線
500ミクロン全幅を重ね合わせ用マーク、その他種々の
検査パターンが有効に使用できる。しかも、そのスクラ
イブ線の露光は一回のみであるため、従来方法にあるよ
うな二重露光されるような害はない。
る。レチクルの基板であるガラス板の中心101とは別に
回路パターン範囲102の中心103が存在し、その回路パタ
ーン範囲102の右端と上端にスクライブのための余白103
が500ミクロン設けてある。従って1/5縮小投影露光装置
で半導体基板に転写したとき、このスクライブ線は100
ミクロンになり、くり返し露光により配列されたものは
第４図と同様になる。この実施例によればスクライブ線
500ミクロン全幅を重ね合わせ用マーク、その他種々の
検査パターンが有効に使用できる。しかも、そのスクラ
イブ線の露光は一回のみであるため、従来方法にあるよ
うな二重露光されるような害はない。
第２図は本発明の第２の実施例の図である。本実施例で
はガラス板の中心201と回路パターン領域202の中心が一
致している。従って第１の実施例との差異はガラス板に
対して回路パターン領域が中心にあるか、スクライブ線
203を含めた回路パターン領域が中心にあるかの違いで
ある。すなわち、座標位置の違いのみでその手法，効果
は全く同じてある。
はガラス板の中心201と回路パターン領域202の中心が一
致している。従って第１の実施例との差異はガラス板に
対して回路パターン領域が中心にあるか、スクライブ線
203を含めた回路パターン領域が中心にあるかの違いで
ある。すなわち、座標位置の違いのみでその手法，効果
は全く同じてある。
以上説明したように本発明は、スクライブ線を回路パタ
ーン領域の周辺２方向のみにすることによって、スクラ
イブ線全幅を有効に使用でき、しかも、スクライブ線領
域が２重露光されることがない。とくに、近年、超LSI
化が進み集積化が急激に進むにつれ、回路パターン領域
内部には回路動作として不要ではあるが、作製工程上必
要な検査パターン等はスクライブ線領域に入れることに
よって集積化、とくにチップの大きさを小さくできるた
め、高速化、コスト低減などその効果は図り知れない。
ーン領域の周辺２方向のみにすることによって、スクラ
イブ線全幅を有効に使用でき、しかも、スクライブ線領
域が２重露光されることがない。とくに、近年、超LSI
化が進み集積化が急激に進むにつれ、回路パターン領域
内部には回路動作として不要ではあるが、作製工程上必
要な検査パターン等はスクライブ線領域に入れることに
よって集積化、とくにチップの大きさを小さくできるた
め、高速化、コスト低減などその効果は図り知れない。
第１図は本発明の第１の実施例を説明するための図、第
２図は第２の実施例を説明するための図、第３図、第４
図、第５図は従来技術を説明するための図である。 101,201,301,401……ガラス板の中心、102,202,302,402
……回路パターン領域、103,203,303,403……スクライ
ブ線領域。
２図は第２の実施例を説明するための図、第３図、第４
図、第５図は従来技術を説明するための図である。 101,201,301,401……ガラス板の中心、102,202,302,402
……回路パターン領域、103,203,303,403……スクライ
ブ線領域。
Claims (1)
- 【請求項１】集積回路パターン領域とその周辺に存在す
るスクライブ線領域からなる１チップ分のパターンで構
成され、縮小投影露光装置で使用されるレチクルにおい
て、前記スクライブ線領域が前記集積回路パターン領域
の互いに隣接する２辺の周辺のみに存在していることを
特徴とする半導体集積回路用レチクル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28270788A JPH0721624B2 (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路用レチクル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28270788A JPH0721624B2 (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路用レチクル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02127641A JPH02127641A (ja) | 1990-05-16 |
| JPH0721624B2 true JPH0721624B2 (ja) | 1995-03-08 |
Family
ID=17656003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28270788A Expired - Fee Related JPH0721624B2 (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路用レチクル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721624B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103176350A (zh) * | 2011-12-26 | 2013-06-26 | 和舰科技(苏州)有限公司 | 一种使晶圆上芯片数量最大化的光罩制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4390355B2 (ja) | 2000-04-19 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路用レチクル |
| JP4838790B2 (ja) * | 2007-12-27 | 2011-12-14 | 株式会社沖データ | 媒体搬送装置、給紙装置、増設給紙装置及び画像形成装置 |
| JP5326282B2 (ja) * | 2008-01-10 | 2013-10-30 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法、及び露光用マスク |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463680A (en) * | 1977-10-29 | 1979-05-22 | Oki Electric Ind Co Ltd | Production of mask for integrated circuit |
| JPS5463678A (en) * | 1977-10-29 | 1979-05-22 | Oki Electric Ind Co Ltd | Production of mask for integrated circuit |
-
1988
- 1988-11-08 JP JP28270788A patent/JPH0721624B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103176350A (zh) * | 2011-12-26 | 2013-06-26 | 和舰科技(苏州)有限公司 | 一种使晶圆上芯片数量最大化的光罩制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02127641A (ja) | 1990-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0519448A (ja) | 半導体装置製造用フオトレテイクル | |
| JP4390355B2 (ja) | 半導体集積回路用レチクル | |
| JPH0721624B2 (ja) | 半導体集積回路用レチクル | |
| CN116794946A (zh) | 光罩及光刻方法 | |
| US6605395B2 (en) | Method and apparatus for forming a pattern on an integrated circuit using differing exposure characteristics | |
| US5853927A (en) | Method of aligning a mask in photolithographic process | |
| JP2912505B2 (ja) | 半導体装置の製造方法 | |
| JP3485481B2 (ja) | 半導体装置の製造方法 | |
| US20050008942A1 (en) | [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern] | |
| JPH10326009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JPH10312049A (ja) | レチクル | |
| JPH02135343A (ja) | マスク | |
| US20240330557A1 (en) | Two by two logic chiplet | |
| KR200188169Y1 (ko) | 포토마스크 | |
| JPH10288835A (ja) | レチクル | |
| JP2977471B2 (ja) | ウエハのアラインメントマークの配置方法 | |
| JPS63223750A (ja) | 露光用マスク | |
| JP2682295B2 (ja) | 露光方法 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JP2001033942A (ja) | フォトマスク、露光装置、および半導体ウェーハ | |
| KR20000000593A (ko) | 반도체소자의 중첩마크 형성방법 | |
| JP2000131824A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59144125A (ja) | レチクル | |
| KR20060116491A (ko) | 포토마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |