JPH07202000A - 並列処理によるlsi配線方式 - Google Patents
並列処理によるlsi配線方式Info
- Publication number
- JPH07202000A JPH07202000A JP34969193A JP34969193A JPH07202000A JP H07202000 A JPH07202000 A JP H07202000A JP 34969193 A JP34969193 A JP 34969193A JP 34969193 A JP34969193 A JP 34969193A JP H07202000 A JPH07202000 A JP H07202000A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- net
- nets
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、並列計算機またはネットワークによ
って結合された複数の計算機を用いて並列に配線処理を
行うことにより、LSIの配線問題を高速に解く並列処
理によるLSI配線方式を提供することを目的としてい
る。 【構成】配線領域を互いに独立に配線することのできる
領域に分割し、各領域に含まれるネットの配線経路を探
索する処理を部分問題とし、これらの部分問題を並列計
算機のプロセッサまたはネットワークで結合された複数
の計算機によって独立にかつ並列に処理する。
って結合された複数の計算機を用いて並列に配線処理を
行うことにより、LSIの配線問題を高速に解く並列処
理によるLSI配線方式を提供することを目的としてい
る。 【構成】配線領域を互いに独立に配線することのできる
領域に分割し、各領域に含まれるネットの配線経路を探
索する処理を部分問題とし、これらの部分問題を並列計
算機のプロセッサまたはネットワークで結合された複数
の計算機によって独立にかつ並列に処理する。
Description
【0001】
【産業上の利用分野】本発明は、並列計算機またはネッ
トワークによって結合された複数の計算機を用いてLS
I(大規模集積回路)の配線問題を並列処理により高速
に解き、LSI配線を行う、並列処理によるLSI配線
方式に関する。
トワークによって結合された複数の計算機を用いてLS
I(大規模集積回路)の配線問題を並列処理により高速
に解き、LSI配線を行う、並列処理によるLSI配線
方式に関する。
【0002】
【従来の技術】LSIの配線問題としては、配線したい
回路の構成要素のチップ上の位置が与えられ、電気的に
同電位となるべき端子の組(以後これをネットと呼ぶ)
の集合が与えられたとき、電気的および物理的条件を満
たしながら、全てのネットの配線経路を決定することに
ある。通常、チップ上に仮想的な2次元の格子を設定
し、全ての配線はその格子上を通るものとし、異なるネ
ットの配線が重ならないように、各ネットの配線経路を
求める問題として扱われる。
回路の構成要素のチップ上の位置が与えられ、電気的に
同電位となるべき端子の組(以後これをネットと呼ぶ)
の集合が与えられたとき、電気的および物理的条件を満
たしながら、全てのネットの配線経路を決定することに
ある。通常、チップ上に仮想的な2次元の格子を設定
し、全ての配線はその格子上を通るものとし、異なるネ
ットの配線が重ならないように、各ネットの配線経路を
求める問題として扱われる。
【0003】従来の代表的な手法として迷路法が知られ
ている。これは、ネット中の1つの端子を出発点とし
て、その端子のある格子点から出発して、隣接する格子
点のうち配線可能な領域にある格子の全てに順次ラベル
を書き込み、目標点に到達するか、ラベルが付けられな
くなるまで繰り返すアルゴリズムである。この手法は2
端子間の配線については、経路が存在すれば必ずそれを
見つけ出し、しかもその経路は最短であることが保証さ
れているという特徴がある。
ている。これは、ネット中の1つの端子を出発点とし
て、その端子のある格子点から出発して、隣接する格子
点のうち配線可能な領域にある格子の全てに順次ラベル
を書き込み、目標点に到達するか、ラベルが付けられな
くなるまで繰り返すアルゴリズムである。この手法は2
端子間の配線については、経路が存在すれば必ずそれを
見つけ出し、しかもその経路は最短であることが保証さ
れているという特徴がある。
【0004】しかし、迷路法は1つ1つの配線を逐次的
に処理するアルゴリズムであるため、配線領域が広く、
かつ配線本数が膨大なLSIでは、全ての配線を完了す
るためには多大な処理時間を要する。また、配線するネ
ットの順序が悪いと、配線不能となるネットが増大する
場合があるが、配線不能になるネット数を最小限に抑え
る適切な配線順序の決定は、対象とする個々の回路や配
線条件に依存するため、一般的な指針を作るのは困難で
ある。そのため、通常は、一旦配線処理を行い、配線不
能となった配線が生じた場合には、人手により配線経路
の修正を行うか、あるいは自動引剥し再配線手法が用い
られる。前者は後者よりも最終的により品質の高い配線
が得られるが、大規模なLSIの配線では非効率的であ
り、多少品質は落ちるが、実用的には後者の手段が用い
られるのが通常である。しかし、後者についてもLSI
の規模が増大するにつれてその処理時間が膨大となると
いった問題が有る。
に処理するアルゴリズムであるため、配線領域が広く、
かつ配線本数が膨大なLSIでは、全ての配線を完了す
るためには多大な処理時間を要する。また、配線するネ
ットの順序が悪いと、配線不能となるネットが増大する
場合があるが、配線不能になるネット数を最小限に抑え
る適切な配線順序の決定は、対象とする個々の回路や配
線条件に依存するため、一般的な指針を作るのは困難で
ある。そのため、通常は、一旦配線処理を行い、配線不
能となった配線が生じた場合には、人手により配線経路
の修正を行うか、あるいは自動引剥し再配線手法が用い
られる。前者は後者よりも最終的により品質の高い配線
が得られるが、大規模なLSIの配線では非効率的であ
り、多少品質は落ちるが、実用的には後者の手段が用い
られるのが通常である。しかし、後者についてもLSI
の規模が増大するにつれてその処理時間が膨大となると
いった問題が有る。
【0005】
【発明が解決しようとする課題】以上のようにLSIの
配線問題を従来手法で解く場合には、配線が逐次的とな
るため膨大な処理時間を要し、またネットの配線順序に
より配線不能なネットが増大する場合が有ると言った問
題点がある。
配線問題を従来手法で解く場合には、配線が逐次的とな
るため膨大な処理時間を要し、またネットの配線順序に
より配線不能なネットが増大する場合が有ると言った問
題点がある。
【0006】本発明は、上記問題を解決するために達成
され、並列計算機ないしはネットワークによって結合さ
れた複数の計算機を用いて並列に配線処理を行うことに
より、LSIの配線問題を高速に解く並列処理によるL
SI配線方式を提供することを目的としている。
され、並列計算機ないしはネットワークによって結合さ
れた複数の計算機を用いて並列に配線処理を行うことに
より、LSIの配線問題を高速に解く並列処理によるL
SI配線方式を提供することを目的としている。
【0007】
【課題を解決するための手段】本発明によると、LSI
の配線問題を互いに独立な部分問題に分割し、それを並
列計算機の各プロセッサないしはネットワークで結合さ
れた複数の計算機で並列に解くことにより、高速かつ高
品質な解を得ることができる、並列処理によるLSI配
線方式を提供する。
の配線問題を互いに独立な部分問題に分割し、それを並
列計算機の各プロセッサないしはネットワークで結合さ
れた複数の計算機で並列に解くことにより、高速かつ高
品質な解を得ることができる、並列処理によるLSI配
線方式を提供する。
【0008】また、複数のプロセッサを使うことにより
従来より更に大規模な問題を解くことができる並列処理
によるLSI配線方式を提供する。即ち、配線領域を互
いに独立に配線することのできる領域に分割し、各領域
に含まれるネットの配線経路を探索する処理を部分問題
とし、それらを並列計算機の各プロセッサ上ないしはネ
ットワークで結合された複数の計算機上で、独立にかつ
並列に処理するLSI配線方式を提供する。
従来より更に大規模な問題を解くことができる並列処理
によるLSI配線方式を提供する。即ち、配線領域を互
いに独立に配線することのできる領域に分割し、各領域
に含まれるネットの配線経路を探索する処理を部分問題
とし、それらを並列計算機の各プロセッサ上ないしはネ
ットワークで結合された複数の計算機上で、独立にかつ
並列に処理するLSI配線方式を提供する。
【0009】
【作用】本発明によれば、配線領域の分割により各配線
処理を並列に取り扱うため、大幅な高速化を達成するこ
とができる。また、配線順序を予め設定する必要がな
く、しかも、従来方式よりも高品質な配線が得られる。
処理を並列に取り扱うため、大幅な高速化を達成するこ
とができる。また、配線順序を予め設定する必要がな
く、しかも、従来方式よりも高品質な配線が得られる。
【0010】
【実施例】以下に、本発明の一実施例を説明する。
【0011】まず、配線問題を各プロセッサあるいは各
計算機で独立に処理できる部分問題に分割する方法を述
べる。独立に処理できる部分問題に分割するとは、配線
領域を互いに独立に配線経路の探索が可能となるような
部分領域に分割することである。この部分領域は基本的
には図2に示すようなネットの端子を頂点に持つ矩形領
域である。即ち、図2において、8および9をネットの
端子とするとき、このネットの基本的な部分領域は10
に示す矩形領域である。
計算機で独立に処理できる部分問題に分割する方法を述
べる。独立に処理できる部分問題に分割するとは、配線
領域を互いに独立に配線経路の探索が可能となるような
部分領域に分割することである。この部分領域は基本的
には図2に示すようなネットの端子を頂点に持つ矩形領
域である。即ち、図2において、8および9をネットの
端子とするとき、このネットの基本的な部分領域は10
に示す矩形領域である。
【0012】ネットは基本的には2つの端子の組として
与えられるが、一般には、2つ以上の端子の組として与
えられることが有る。前者を2端子ネット、後者を多端
子ネットと呼ぶことにする。多端子ネットは一般性を失
うことなく全て2端子ネットに分解することができ、こ
こでは、簡単の為に全てのネットは2端子ネットとして
与えられるものとする。従って、ネットのデータは2端
子の格子点位置の組として与えられる。格子点位置は、
例えば格子の1方向をx軸方向、他方向をy軸方向と
し、適当な位置を原点として、格子間隔を単位とする座
標として表現することができる。そして上記の矩形領域
10のデータは、例えばx座標値の最小値、最大値、y
座標値の最小値、最大値の組として表現することができ
る。
与えられるが、一般には、2つ以上の端子の組として与
えられることが有る。前者を2端子ネット、後者を多端
子ネットと呼ぶことにする。多端子ネットは一般性を失
うことなく全て2端子ネットに分解することができ、こ
こでは、簡単の為に全てのネットは2端子ネットとして
与えられるものとする。従って、ネットのデータは2端
子の格子点位置の組として与えられる。格子点位置は、
例えば格子の1方向をx軸方向、他方向をy軸方向と
し、適当な位置を原点として、格子間隔を単位とする座
標として表現することができる。そして上記の矩形領域
10のデータは、例えばx座標値の最小値、最大値、y
座標値の最小値、最大値の組として表現することができ
る。
【0013】一般に、この矩形領域10は隣接するネッ
トと互いに重なりあうことが多く、それらの重なりあっ
た領域は相互に独立に扱えない領域となる。そこで、こ
の重なりあった領域を更に分割して独立に扱えるように
する。分割の仕方は各ネットの端子の位置関係により、
大きく2種類に分類される。1つは、一方のネットが独
占する仕方、他の1つは、ネット間で分割する仕方であ
る。また、前者と後者についても、その独占のさせ方あ
るいは分割の方法により、それぞれ更に2つに分類され
る。
トと互いに重なりあうことが多く、それらの重なりあっ
た領域は相互に独立に扱えない領域となる。そこで、こ
の重なりあった領域を更に分割して独立に扱えるように
する。分割の仕方は各ネットの端子の位置関係により、
大きく2種類に分類される。1つは、一方のネットが独
占する仕方、他の1つは、ネット間で分割する仕方であ
る。また、前者と後者についても、その独占のさせ方あ
るいは分割の方法により、それぞれ更に2つに分類され
る。
【0014】図3は、重なりあった領域を一方の領域に
独占させる一形態を示している。このような例では、全
体が領域11に内包されているネットに、重なりあった
領域12を独占させる。即ち、当該ネットは、自己の基
本矩形領域全てを配線領域として与えられる。
独占させる一形態を示している。このような例では、全
体が領域11に内包されているネットに、重なりあった
領域12を独占させる。即ち、当該ネットは、自己の基
本矩形領域全てを配線領域として与えられる。
【0015】図4は、重なりあった領域を一方の領域に
独占させる他の一形態を示している。このような例で
は、領域14を基本矩形領域として持つ、1端子が他方
の領域13に内包されているネットに、領域13と領域
14の重なりあった領域を独占させる。言い替えれば、
1つでも端子が他方の領域に内包されていれば、そのネ
ットに重なりあった領域を独占させる。
独占させる他の一形態を示している。このような例で
は、領域14を基本矩形領域として持つ、1端子が他方
の領域13に内包されているネットに、領域13と領域
14の重なりあった領域を独占させる。言い替えれば、
1つでも端子が他方の領域に内包されていれば、そのネ
ットに重なりあった領域を独占させる。
【0016】図5は、重なりあった領域を一方領域に独
占させるもう1つの形態を示している。このような例で
は、領域15および16のどちらのネットに重なりあっ
た領域を独占させるかは一意ではないが、多層配線なら
ば、例えば層毎に縦方向あるいは横方向のどちらかを優
先するように決める。他方は、未配線ネットとして残
し、次のサイクルで処理する。
占させるもう1つの形態を示している。このような例で
は、領域15および16のどちらのネットに重なりあっ
た領域を独占させるかは一意ではないが、多層配線なら
ば、例えば層毎に縦方向あるいは横方向のどちらかを優
先するように決める。他方は、未配線ネットとして残
し、次のサイクルで処理する。
【0017】図6は、重なりあった領域を更に分割して
独立に扱えるようにする一形態を示している。このよう
な例では、2ネットの領域17および18の重なりあう
2つの交点を通る直線19で分割する。
独立に扱えるようにする一形態を示している。このよう
な例では、2ネットの領域17および18の重なりあう
2つの交点を通る直線19で分割する。
【0018】図7は、重なりあった領域を更に分割して
独立に扱えるようにするもう1つの形態を示している。
このような例では、領域20および21の2ネットの向
かい合う2頂点を通る直線22で分割する。
独立に扱えるようにするもう1つの形態を示している。
このような例では、領域20および21の2ネットの向
かい合う2頂点を通る直線22で分割する。
【0019】このようにして各ネットの基本的な部分配
線領域である矩形領域について、周辺のネットの領域と
の重なりを調べ、他のネットに独占させる部分、分割し
て与える部分をそれぞれ自己の部分配線領域から除外し
てゆく。こうして矩形領域の重なる全ての周辺のネット
について以上の処理が済んだ後に残された領域は、他の
ネットの配線処理とは独立に扱える領域となる。
線領域である矩形領域について、周辺のネットの領域と
の重なりを調べ、他のネットに独占させる部分、分割し
て与える部分をそれぞれ自己の部分配線領域から除外し
てゆく。こうして矩形領域の重なる全ての周辺のネット
について以上の処理が済んだ後に残された領域は、他の
ネットの配線処理とは独立に扱える領域となる。
【0020】このようにして得られた、他と独立な部分
配線領域内での配線経路探索は、並列計算機の各プロセ
ッサ上またはネットワークで結合された複数の計算機上
で全く独立に処理ができるため高い並列性が得らる。
配線領域内での配線経路探索は、並列計算機の各プロセ
ッサ上またはネットワークで結合された複数の計算機上
で全く独立に処理ができるため高い並列性が得らる。
【0021】図1に示すフローチャートを参照して、本
発明の手法を用いた並列処理によるLSI配線方法を説
明する。
発明の手法を用いた並列処理によるLSI配線方法を説
明する。
【0022】ステップ1において、各プロセッサまたは
計算機はネットデータを得る。ここで、ネットデータに
は配線すべきネットのデータおよび配線禁止領域などの
チップ面上での制約条件、並びに2サイクル目以降で
は、配線が終ったネットの経路情報を含むものとする。
ステップ2おいて、各プロセッサまたは計算機は自分の
担当するネットを認識する。ステップ3において、各プ
ロセッサまたは計算機は自分の担当するネットの配線領
域を決める。
計算機はネットデータを得る。ここで、ネットデータに
は配線すべきネットのデータおよび配線禁止領域などの
チップ面上での制約条件、並びに2サイクル目以降で
は、配線が終ったネットの経路情報を含むものとする。
ステップ2おいて、各プロセッサまたは計算機は自分の
担当するネットを認識する。ステップ3において、各プ
ロセッサまたは計算機は自分の担当するネットの配線領
域を決める。
【0023】上述した部分配線領域の分割規則は、各々
のネットについて独立に分割処理を行っても相互に矛盾
しないように取り決められており、このような規則を用
いることにより、この分割処理も各プロセッサまたは計
算機上で並列に、かつ独立に処理することができる。ス
テップ4においては、ステップ3で決められた部分配線
領域内での配線経路を探索する。この場合、各ネット毎
に割り当てられた部分配線領域内での配線経路の探索
は、他のネットの探索とは独立に行えるので、ネット毎
に並列に、かつ独立に処理可能である。ステップ5にお
いて、各プロセッサまたは計算機での配線処理の結果が
集計される。ステップ6において、未配線のネットを調
べる。ステップ6において、もし未配線のネットが残っ
ていれば、ステップ7において、配線済みのネットの経
路をネットデータに反映させ、未配線ネットに関して
は、ステップ1に戻ってさらに上記とほぼ同じ処理を繰
り返す。 ただし、2サイクル目以降では、配線領域の
分割割当て処理が1サイクル目とは部分的に異なり、必
要があれば、障害物を回避するように基本の矩形領域を
拡張する。同時に周辺の未配線ネットの内、その拡張に
より影響がでるネットがあれば、それを担当するプロセ
ッサまたは計算機にその旨を通知する処理が加わる。ス
テップ1からステップ5までの処理を1回以上行い、ス
テップ6において、もし未配線のネットが無くなれば、
配線処理は終了である。
のネットについて独立に分割処理を行っても相互に矛盾
しないように取り決められており、このような規則を用
いることにより、この分割処理も各プロセッサまたは計
算機上で並列に、かつ独立に処理することができる。ス
テップ4においては、ステップ3で決められた部分配線
領域内での配線経路を探索する。この場合、各ネット毎
に割り当てられた部分配線領域内での配線経路の探索
は、他のネットの探索とは独立に行えるので、ネット毎
に並列に、かつ独立に処理可能である。ステップ5にお
いて、各プロセッサまたは計算機での配線処理の結果が
集計される。ステップ6において、未配線のネットを調
べる。ステップ6において、もし未配線のネットが残っ
ていれば、ステップ7において、配線済みのネットの経
路をネットデータに反映させ、未配線ネットに関して
は、ステップ1に戻ってさらに上記とほぼ同じ処理を繰
り返す。 ただし、2サイクル目以降では、配線領域の
分割割当て処理が1サイクル目とは部分的に異なり、必
要があれば、障害物を回避するように基本の矩形領域を
拡張する。同時に周辺の未配線ネットの内、その拡張に
より影響がでるネットがあれば、それを担当するプロセ
ッサまたは計算機にその旨を通知する処理が加わる。ス
テップ1からステップ5までの処理を1回以上行い、ス
テップ6において、もし未配線のネットが無くなれば、
配線処理は終了である。
【0024】上記のようにステップ1からステップ5ま
での処理に、各サイクル毎に少しづつ異なったヒューリ
スティクスに基づいた処理を追加してゆくことによって
配線処理をより効率的に行わせることも有効である。ま
た、未配線のネットのうち、上記のような基本の矩形領
域の拡大が配線領域内で不十分になったネットについて
は、配線不能なネットとして配線処理を終了させるか、
あるいは既に配線されたネットを引き剥して、再度、異
なる割り当て規則で配線領域を求めることも有効であ
る。
での処理に、各サイクル毎に少しづつ異なったヒューリ
スティクスに基づいた処理を追加してゆくことによって
配線処理をより効率的に行わせることも有効である。ま
た、未配線のネットのうち、上記のような基本の矩形領
域の拡大が配線領域内で不十分になったネットについて
は、配線不能なネットとして配線処理を終了させるか、
あるいは既に配線されたネットを引き剥して、再度、異
なる割り当て規則で配線領域を求めることも有効であ
る。
【0025】
【発明の効果】以上に述べたように、本発明によれば、
LSIの配線領域を部分領域に分割し、それらの部分領
域を並列計算機の複数のプロセッサ、ないしはネットワ
ークによって結合された複数の計算機に独立に解かせる
ことにより、大規模なLSIの配線問題を高速に解くこ
とができ、従来手法に比べて、予め配線順序を設定する
必要がなく、しかも高品質な配線を高速に行うことがで
きる。
LSIの配線領域を部分領域に分割し、それらの部分領
域を並列計算機の複数のプロセッサ、ないしはネットワ
ークによって結合された複数の計算機に独立に解かせる
ことにより、大規模なLSIの配線問題を高速に解くこ
とができ、従来手法に比べて、予め配線順序を設定する
必要がなく、しかも高品質な配線を高速に行うことがで
きる。
【図1】本発明の一実施例に従った並列処理による配線
方式を説明するためのフローチャート図。
方式を説明するためのフローチャート図。
【図2】基本となる部分配線領域
【図3】重なり領域を占有させる第1の例を示す図。
【図4】重なり領域を占有させる第2の例を示す図。
【図5】重なり領域を占有させる第3の例を示す図。
【図6】重なり領域を分割させる第1の例を示す図。
【図7】重なり領域を分割させる第2の例を示す図。
8…ネットの端子、9…ネットの端子、10…基本的な
部分配線領域、11…他のネットを内包するネット、1
2…内包されているネット、13…他のネットの端子を
内包するネット、14…ネットの1端子が内包されてい
るネット、15…交差する一方のネット、16…交差す
る他方のネット、17…一部重なる一方のネット、18
…一部重なる他方のネット、19…2つの配線領域の2
つの交点を通る直線、20…他方のネットの1端子を内
包した一方のネット、21…他方のネットの1端子を内
包した他方のネット、22…2ネットの向かい合う2つ
の端子を通る直線。
部分配線領域、11…他のネットを内包するネット、1
2…内包されているネット、13…他のネットの端子を
内包するネット、14…ネットの1端子が内包されてい
るネット、15…交差する一方のネット、16…交差す
る他方のネット、17…一部重なる一方のネット、18
…一部重なる他方のネット、19…2つの配線領域の2
つの交点を通る直線、20…他方のネットの1端子を内
包した一方のネット、21…他方のネットの1端子を内
包した他方のネット、22…2ネットの向かい合う2つ
の端子を通る直線。
Claims (3)
- 【請求項1】 2次元の配線格子上で複数の配線経路を
求めるLSIの配線方式において、配線領域が互いに独
立となるようにネット毎に配線領域を分割する行程と、
分割された各領域内でのネットの配線処理を処理単位と
し、これらネットを、並列計算機の複数のプロセッサま
たはネットワークで結合された複数の計算機に分配し、
並列処理による高速配線を行う行程とを含むことを特徴
とするLSI配線方式。 - 【請求項2】 前記分割する行程は、複数のネットの端
点を頂点とする矩形領域の重なった領域を、予め決めら
れた規則に従い、どのネットの配線領域に割り当てるか
を決定する行程を有することを特徴とする請求項1記載
の配線方式。 - 【請求項3】 前記分割する行程は、複数のネットの端
点を頂点とする矩形領域の重なった領域を、予め決めら
れた規則に従って分割してネットに割り当てる行程を有
することを特徴とする請求項1記載の配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34969193A JPH07202000A (ja) | 1993-12-29 | 1993-12-29 | 並列処理によるlsi配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34969193A JPH07202000A (ja) | 1993-12-29 | 1993-12-29 | 並列処理によるlsi配線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202000A true JPH07202000A (ja) | 1995-08-04 |
Family
ID=18405455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34969193A Pending JPH07202000A (ja) | 1993-12-29 | 1993-12-29 | 並列処理によるlsi配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202000A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283657A (ja) * | 2008-05-22 | 2009-12-03 | Oki Semiconductor Co Ltd | 半導体集積回路のレイアウト生成装置およびレイアウト設計方法 |
-
1993
- 1993-12-29 JP JP34969193A patent/JPH07202000A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283657A (ja) * | 2008-05-22 | 2009-12-03 | Oki Semiconductor Co Ltd | 半導体集積回路のレイアウト生成装置およびレイアウト設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067304B1 (en) | Processing array and method for the physical design of very large scale integrated circuits | |
| CN118468800A (zh) | 芯片的详细布线方法、装置、设备、存储介质及程序产品 | |
| JPH07202000A (ja) | 並列処理によるlsi配線方式 | |
| US5394337A (en) | Method for wire routing of a semiconductor integrated circuit and apparatus for implementing the same | |
| Wu et al. | Antenna avoidance in layer assignment | |
| JPH09319788A (ja) | ネットワークによる並列処理システム | |
| JP2000048003A (ja) | 巡回セールスマン問題階層化処理方法およびそのプログラム記録媒体 | |
| JPH0567178A (ja) | 自動配線処理方法 | |
| JPH0645446A (ja) | 配置配線方法 | |
| JP3006244B2 (ja) | 自動配線方式 | |
| JP2566788B2 (ja) | プリント板の配線方式 | |
| JP2687699B2 (ja) | 集積回路の並列配線処理方法 | |
| JP2751199B2 (ja) | 配線経路探索方式及び装置 | |
| JP2536640B2 (ja) | 配線処理方式 | |
| KR100199009B1 (ko) | 목표지향 미로탐색에 의한 인쇄회로기판 자동 배선방법 | |
| JP2829072B2 (ja) | Lsi配線変更方法 | |
| JP2001350813A (ja) | 自動配線方法及びその装置 | |
| JPS62285184A (ja) | Lsi設計方法 | |
| JPH04139857A (ja) | 集積回路の並列配線方式 | |
| JP3006156B2 (ja) | 自動配線方式 | |
| JP2001216341A (ja) | 自動配置配線方法 | |
| JPH04247579A (ja) | 並列自動配線装置および方法 | |
| JP3755669B2 (ja) | 多数のネットのルーティングを自動的に実行する自動レイアウト・システムを用いて電子デバイスの設計を行う方法 | |
| JPH0327589A (ja) | 多層配線方法 | |
| JPH05216963A (ja) | 配線方法 |