[go: up one dir, main page]

JPH07201976A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH07201976A
JPH07201976A JP35186893A JP35186893A JPH07201976A JP H07201976 A JPH07201976 A JP H07201976A JP 35186893 A JP35186893 A JP 35186893A JP 35186893 A JP35186893 A JP 35186893A JP H07201976 A JPH07201976 A JP H07201976A
Authority
JP
Japan
Prior art keywords
region
silicon nitride
nitride film
opening
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35186893A
Other languages
Japanese (ja)
Inventor
Kaoru Sato
薫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP35186893A priority Critical patent/JPH07201976A/en
Publication of JPH07201976A publication Critical patent/JPH07201976A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 フィールド酸化膜形成時に同時に、ウェハの
表面側のスクライブライン等にゲッタリング領域を形成
する。 【構成】 LOCOS法によりフィールド酸化膜4を形
成する際、ゲッタリング領域8では、2000〜500
0Å以上の膜厚の大きな窒化シリコン膜3を用いてシリ
コン基板1を選択酸化することにより、シリコン基板1
にかかる応力を大きくして、シリコン基板1内にゲッタ
リング源となる結晶欠陥6を多量に誘起する。
(57) [Abstract] [Purpose] A gettering region is formed on the scribe line on the front surface of the wafer at the same time when the field oxide film is formed. [Configuration] When the field oxide film 4 is formed by the LOCOS method, the gettering region 8 has a thickness of 2000 to 500.
By selectively oxidizing the silicon substrate 1 using the silicon nitride film 3 having a large film thickness of 0 Å or more, the silicon substrate 1
The stress applied to is increased to induce a large amount of crystal defects 6 as a gettering source in the silicon substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、素子特性を劣化させる不純物及び結晶欠陥
を素子領域から排除するゲッタリング技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a gettering technique for eliminating impurities and crystal defects that deteriorate element characteristics from an element region.

【0002】[0002]

【従来の技術】半導体装置の製造工程において、デバイ
スの内部にNa、Kなどのアルカリ金属、FeやCuな
どの重金属あるいは結晶欠陥が存在すると、素子特性の
劣化を引き起こすため、これらの不純物や結晶欠陥を高
温処理により素子領域外に偏析させて取り除くゲッタリ
ングという処理が行われている。
2. Description of the Related Art In the process of manufacturing a semiconductor device, if an alkali metal such as Na or K, a heavy metal such as Fe or Cu, or a crystal defect is present inside the device, deterioration of the device characteristics is caused, so that impurities and crystals of these elements are generated. A process called gettering is performed to remove defects by segregating them outside the element region by high temperature processing.

【0003】ゲッタリング処理としては、基板内に存在
する酸素を利用するイントリンシックゲッタリングや例
えば半導体基板の裏面に歪層を形成しそこに不純物をト
ラップさせるようにしたエクストリンシックゲッタリン
グがある。
As the gettering treatment, there are intrinsic gettering utilizing oxygen existing in the substrate and extrinsic gettering in which a strained layer is formed on the back surface of a semiconductor substrate and impurities are trapped therein.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、イント
リンシックゲッタリングでは、基板内部に酸素析出欠陥
を形成するための工程が必要となることや、ウエハの反
りが発生しやすくなるという問題があった。
However, the intrinsic gettering has a problem that a step for forming oxygen precipitation defects inside the substrate is required and that the wafer is likely to be warped.

【0005】また、半導体基板の裏面に歪層を形成する
方法では、半導体基板の裏面側をゲッタリング領域とし
て用いるため、基板表面側でのゲッタリング効果が小さ
いという問題があった。
Further, in the method of forming the strained layer on the back surface of the semiconductor substrate, since the back surface side of the semiconductor substrate is used as the gettering region, there is a problem that the gettering effect on the front surface side of the substrate is small.

【0006】そこで、本発明の目的は、工程数をそれ程
増加させることなく半導体基板の表面側にゲッタリング
領域を形成できる半導体装置の製造方法を提供すること
である。
Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device which can form a gettering region on the front surface side of a semiconductor substrate without increasing the number of steps so much.

【0007】[0007]

【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、素子分離領
域とこの素子分離領域で囲まれた素子形成領域とからな
る素子領域及びこの素子領域の近傍部分を有する半導体
基板の上に、上記素子領域を覆い且つ上記素子分離領域
の部分に開口を有する第1の窒化シリコン膜と、この第
1の窒化シリコン膜よりも大きな膜厚で上記素子領域の
近傍部分を覆い且つその所定位置に開口を有する第2の
窒化シリコン膜を形成する工程と、上記第1の窒化シリ
コン膜の上記開口及び上記第2の窒化シリコン膜の上記
開口を通じて上記半導体基板の表面部分をそれぞれ酸化
する工程と、上記第1及び第2の窒化シリコン膜を除去
する工程とを有する。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention provides an element region including an element isolation region and an element formation region surrounded by the element isolation region, and A first silicon nitride film that covers the element region and has an opening in the element isolation region, and a film thickness larger than the first silicon nitride film on the semiconductor substrate having a portion near the element region. Through a step of forming a second silicon nitride film covering a portion in the vicinity of the element region and having an opening at a predetermined position, through the opening of the first silicon nitride film and the opening of the second silicon nitride film. The method includes a step of oxidizing the surface portion of the semiconductor substrate, and a step of removing the first and second silicon nitride films.

【0008】本発明の一態様では、上記第2の窒化シリ
コン膜を2000Å以上の膜厚に形成する。
In one aspect of the present invention, the second silicon nitride film is formed to a thickness of 2000 Å or more.

【0009】本発明の一態様では、上記半導体基板の上
に酸化シリコン膜を形成した後、上記第1及び第2の窒
化シリコン膜を形成する。
In one aspect of the present invention, after forming a silicon oxide film on the semiconductor substrate, the first and second silicon nitride films are formed.

【0010】本発明の一態様では、素子分離領域とこの
素子分離領域で囲まれた素子形成領域とからなる素子領
域及びこの素子領域の近傍部分を有する半導体基板の上
に窒化シリコン膜を形成する工程と、上記素子領域の上
の上記窒化シリコン膜を所定の膜厚となるまでエッチン
グするとともに、上記素子領域の近傍部分の所定位置の
上の上記窒化シリコン膜を局部的にエッチングして凹部
を形成する工程と、上記素子分離領域の部分及び上記素
子領域の近傍部分の上記所定位置の部分にそれぞれ開口
を形成すべく上記窒化シリコン膜をエッチングする工程
と、上記開口を通じて上記半導体基板の表面部分をそれ
ぞれ酸化する工程と、上記窒化シリコン膜を除去する工
程とを有する。
According to one aspect of the present invention, a silicon nitride film is formed on a semiconductor substrate having an element region including an element isolation region and an element formation region surrounded by the element isolation region and a portion near the element region. Step and etching the silicon nitride film on the element region to a predetermined thickness, and locally etching the silicon nitride film on a predetermined position in the vicinity of the element region to form a recess. A step of forming, a step of etching the silicon nitride film to form an opening in each of the element isolation region and a portion in the vicinity of the element region at the predetermined position, and a surface portion of the semiconductor substrate through the opening Respectively, and a step of removing the silicon nitride film.

【0011】[0011]

【作用】本発明においては、膜厚の大きな窒化シリコン
膜を用いて半導体基板に比較的大きな応力をかけた状態
で半導体基板の表面を選択酸化し、これにより、半導体
基板の表面側にゲッタリング領域を形成する。基板表面
の選択酸化は、LOCOS法による素子分離領域形成時
に同時に行うことができる。従って、工程数をそれ程増
加させずに素子分離領域とゲッタリング領域を同時に形
成することができる。
According to the present invention, the surface of the semiconductor substrate is selectively oxidized while a relatively large stress is applied to the semiconductor substrate by using a silicon nitride film having a large film thickness, and thereby gettering is performed on the surface side of the semiconductor substrate. Form an area. The selective oxidation of the substrate surface can be performed simultaneously with the formation of the element isolation region by the LOCOS method. Therefore, the element isolation region and the gettering region can be formed at the same time without increasing the number of steps.

【0012】また、ゲッタリング領域を半導体基板の表
面側の素子領域の近傍部分に形成するので、基板表面側
からの汚染等に対するゲッタリングの効果が大きい。
Further, since the gettering region is formed in the vicinity of the element region on the front surface side of the semiconductor substrate, the gettering effect on the contamination from the front surface side of the substrate is great.

【0013】[0013]

【実施例】以下、本発明を実施例につき添付図面を参照
しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings with reference to the embodiments.

【0014】図1は、本発明の一実施例による素子分離
領域及びゲッタリング領域の形成方法を工程順に示す概
略断面図である。各図において、素子分離領域とこの素
子分離領域で囲まれた素子形成領域とからなる素子領域
7の部分を左側に、素子領域の近傍部分8、例えばスク
ライブラインの部分を右側にそれぞれ示す。
FIG. 1 is a schematic sectional view showing a method of forming an element isolation region and a gettering region according to an embodiment of the present invention in the order of steps. In each figure, a portion of an element region 7 including an element isolation region and an element formation region surrounded by the element isolation region is shown on the left side, and a portion 8 near the element region, for example, a scribe line portion is shown on the right side.

【0015】まず、図1(a)に示すように、水蒸気や
酸素などの酸化雰囲気中での熱酸化により、シリコン基
板1上に200〜400Åの厚みの酸化シリコン膜2を
形成する。
First, as shown in FIG. 1A, a silicon oxide film 2 having a thickness of 200 to 400 Å is formed on a silicon substrate 1 by thermal oxidation in an oxidizing atmosphere of water vapor or oxygen.

【0016】次に、化学気相成長法により、2000〜
3000Åの厚みの窒化シリコン膜3を全面に形成す
る。
Next, by a chemical vapor deposition method, 2000-
A silicon nitride film 3 having a thickness of 3000Å is formed on the entire surface.

【0017】次に、図1(b)に示すように、フォトエ
ッチング技術により、素子領域7の窒化シリコン膜3を
500〜1500Å程度削り取る。この時、素子領域近
傍部分8において、後に酸化シリコン膜5を形成するた
めの開口9の位置の窒化シリコン膜3も同時にエッチン
グして500〜1500Å程度削り取り、開口9に対応
する位置に凹部9′を形成する。
Next, as shown in FIG. 1B, the silicon nitride film 3 in the element region 7 is shaved off by about 500 to 1500 Å by a photoetching technique. At this time, in the portion 8 near the element region, the silicon nitride film 3 at the position of the opening 9 for later forming the silicon oxide film 5 is also etched at the same time and scraped off by about 500 to 1500 Å, and the recess 9 ′ is provided at the position corresponding to the opening 9. To form.

【0018】次に、図1(c)に示すように、フォトエ
ッチング技術により、素子領域7の窒化シリコン膜3′
に開口10を形成すると同時に、素子領域近傍部分8の
窒化シリコン膜3に開口9を形成する。この時、窒化シ
リコン膜3の開口9に対応する位置に予め凹部9′を形
成しておくことにより、窒化シリコン膜3′の開口10
と窒化シリコン膜3の開口9とをほぼ同時に孔開けする
ことができる。
Next, as shown in FIG. 1C, the silicon nitride film 3'in the element region 7 is formed by the photoetching technique.
At the same time as forming the opening 10 in the silicon nitride film 3, the opening 9 is formed in the silicon nitride film 3 in the portion 8 near the element region. At this time, by forming a recess 9 ′ in a position corresponding to the opening 9 of the silicon nitride film 3 in advance, the opening 10 of the silicon nitride film 3 ′ is formed.
The opening 9 and the opening 9 of the silicon nitride film 3 can be formed almost at the same time.

【0019】次に、図1(d)に示すように、窒化シリ
コン膜3及び3′をそれぞれ耐酸化膜としてシリコン基
板1を熱酸化することにより、開口9及び10の下に酸
化シリコン膜5及び4をそれぞれ形成する。熱酸化は、
所望のフィールド酸化膜厚を得られる条件で行う。本実
施例では、パイロ酸化で温度900〜1000℃で90
分とする。
Next, as shown in FIG. 1 (d), the silicon substrate 1 is thermally oxidized by using the silicon nitride films 3 and 3'as oxidation resistant films, respectively, so that the silicon oxide film 5 is formed under the openings 9 and 10. And 4 respectively. Thermal oxidation
It is performed under the condition that a desired field oxide film thickness can be obtained. In this embodiment, the temperature is 900 to 1000 ° C. and is 90 by pyrooxidation.
Minutes.

【0020】この時、素子領域7では、通常のLOCO
S法によるフィールド酸化膜である酸化シリコン膜4が
形成されるが、素子領域近傍部分8では、窒化シリコン
膜3の膜厚が窒化シリコン膜3′よりも大きく、従っ
て、酸化シリコン膜5を形成するときの体積膨張により
シリコン基板1にかかる応力が大きくなって、シリコン
基板1内に比較的多量の結晶欠陥6が誘起される。これ
らの結晶欠陥6は、重金属などの不純物をトラップする
ことができるので、ゲッタリング源として用いることが
できる。この目的のために、窒化シリコン膜3の膜厚は
2000Å以上であるのが好ましく、5000Å以上で
あるのがより好ましい。
At this time, in the element region 7, a normal LOCO is formed.
Although the silicon oxide film 4 which is a field oxide film is formed by the S method, the film thickness of the silicon nitride film 3 is larger than that of the silicon nitride film 3'in the portion 8 in the vicinity of the element region, so that the silicon oxide film 5 is formed. The stress applied to the silicon substrate 1 increases due to the volume expansion at the time, and a relatively large amount of crystal defects 6 are induced in the silicon substrate 1. Since these crystal defects 6 can trap impurities such as heavy metals, they can be used as a gettering source. For this purpose, the thickness of the silicon nitride film 3 is preferably 2000 Å or more, more preferably 5000 Å or more.

【0021】次に、図1(e)に示すように、窒化シリ
コン膜3、3′及び酸化シリコン膜2をそれぞれ除去す
る。なお、必要な場合には、さらに結晶欠陥6上の酸化
シリコン膜5を全て除去してもよい。
Next, as shown in FIG. 1E, the silicon nitride films 3, 3'and the silicon oxide film 2 are removed. If necessary, the silicon oxide film 5 on the crystal defects 6 may be entirely removed.

【0022】以上の工程により、通常のLOCOS法と
同様のフィールド酸化膜4と素子領域近傍部分のゲッタ
リング領域とを同時に形成することができる。
Through the above steps, the field oxide film 4 and the gettering region in the vicinity of the element region can be formed at the same time as in the normal LOCOS method.

【0023】なお、ゲッタリング領域は、デバイスの素
子領域近傍のゲッタリング源として有効な領域で、デバ
イスの電気的特性に悪影響を及ぼさない領域を選べばよ
く、スクライブライン以外に、例えば、チップの周辺部
分に形成することもできる。
The gettering region is a region effective as a gettering source near the device region of the device, and a region which does not adversely affect the electrical characteristics of the device may be selected. It can also be formed in the peripheral portion.

【0024】以上、本発明の実施例を説明したが、本発
明は上述した実施例に限定されるものではなく、上述し
た実施例は本発明の技術的思想に基づいて各種の有効な
変更ならびに応用が可能である。例えば、酸化シリコン
膜2は、本来、LOCOS法において窒化シリコン膜か
らシリコン基板1への応力を緩和するために設けられる
ものであり、従って、素子領域近傍部分8では、この酸
化シリコン膜2を除去若しくは予め形成せずに、窒化シ
リコン膜3を直接シリコン基板1上に形成してもよい。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-mentioned embodiments, and the above-mentioned embodiments are based on the technical idea of the present invention and various effective modifications and It can be applied. For example, the silicon oxide film 2 is originally provided to relieve the stress from the silicon nitride film to the silicon substrate 1 in the LOCOS method. Therefore, the silicon oxide film 2 is removed in the element region vicinity portion 8. Alternatively, the silicon nitride film 3 may be directly formed on the silicon substrate 1 without being formed in advance.

【0025】[0025]

【発明の効果】本発明によれば、LOCSO法により素
子分離絶縁膜を形成すると同時に、半導体基板の表面側
の素子領域近傍部分にゲッタリング領域を形成すること
ができる。従って、従来の半導体装置の製造工程数をそ
れ程増加させることなく、有効なゲッタリング領域を形
成することができる。
According to the present invention, the gettering region can be formed in the vicinity of the device region on the front surface side of the semiconductor substrate while forming the device isolation insulating film by the LOCSO method. Therefore, an effective gettering region can be formed without increasing the number of manufacturing steps of the conventional semiconductor device.

【0026】また、ゲッタリング領域を半導体基板の表
面側に形成するので、ゲッタリング領域を素子領域の近
傍部分に形成することができ、表面からの汚染などに対
するゲッタリング効果を大きくすることができる。
Further, since the gettering region is formed on the surface side of the semiconductor substrate, the gettering region can be formed in the vicinity of the element region, and the gettering effect against the contamination from the surface can be enhanced. .

【0027】この結果、半導体装置の性能と信頼性を向
上できるとともに、製造歩留りやスループットを向上さ
せることができる。
As a result, the performance and reliability of the semiconductor device can be improved, and the manufacturing yield and throughput can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による素子分離領域及びゲッ
タリング領域の形成方法を工程順に示す概略断面図であ
る。
FIG. 1 is a schematic cross-sectional view showing a method of forming an element isolation region and a gettering region according to an embodiment of the present invention in the order of steps.

【符号の説明】 1 シリコン基板 2 酸化シリコン膜 3、3′ 窒化シリコン膜 4 酸化シリコン膜(フィールド酸化膜) 5 酸化シリコン膜(ゲッタリング領域) 6 結晶欠陥 7 素子領域 8 素子領域近傍部分 9、10 開口[Explanation of Codes] 1 silicon substrate 2 silicon oxide film 3, 3'silicon nitride film 4 silicon oxide film (field oxide film) 5 silicon oxide film (gettering region) 6 crystal defect 7 device region 8 device region vicinity 9, 10 openings

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 素子分離領域とこの素子分離領域で囲ま
れた素子形成領域とからなる素子領域及びこの素子領域
の近傍部分を有する半導体基板の上に、上記素子領域を
覆い且つ上記素子分離領域の部分に開口を有する第1の
窒化シリコン膜と、この第1の窒化シリコン膜よりも大
きな膜厚で上記素子領域の近傍部分を覆い且つその所定
位置に開口を有する第2の窒化シリコン膜を形成する工
程と、 上記第1の窒化シリコン膜の上記開口及び上記第2の窒
化シリコン膜の上記開口を通じて上記半導体基板の表面
部分をそれぞれ酸化する工程と、 上記第1及び第2の窒化シリコン膜を除去する工程とを
有することを特徴とする半導体装置の製造方法。
1. A semiconductor substrate having an element region consisting of an element isolation region and an element formation region surrounded by the element isolation region and a portion near the element region, the element region being covered and the element isolation region being covered. A first silicon nitride film having an opening at a portion and a second silicon nitride film having a larger film thickness than the first silicon nitride film and covering a portion near the element region and having an opening at a predetermined position. A step of forming, a step of oxidizing the surface portion of the semiconductor substrate through the opening of the first silicon nitride film and the opening of the second silicon nitride film, respectively, and the first and second silicon nitride films. And a step of removing the semiconductor device.
【請求項2】 上記第2の窒化シリコン膜を2000Å
以上の膜厚に形成することを特徴とする請求項1に記載
の半導体装置の製造方法。
2. The second silicon nitride film having a thickness of 2000 Å
The method for manufacturing a semiconductor device according to claim 1, wherein the film thickness is formed as described above.
【請求項3】 上記半導体基板の上に酸化シリコン膜を
形成した後、上記第1及び第2の窒化シリコン膜を形成
することを特徴とする請求項1又は2に記載の半導体装
置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the first and second silicon nitride films are formed after forming a silicon oxide film on the semiconductor substrate. .
【請求項4】 素子分離領域とこの素子分離領域で囲ま
れた素子形成領域とからなる素子領域及びこの素子領域
の近傍部分を有する半導体基板の上に窒化シリコン膜を
形成する工程と、 上記素子領域の上の上記窒化シリコン膜を所定の膜厚と
なるまでエッチングするとともに、上記素子領域の近傍
部分の所定位置の上の上記窒化シリコン膜を局部的にエ
ッチングして凹部を形成する工程と、 上記素子分離領域の部分及び上記素子領域の近傍部分の
上記所定位置の部分にそれぞれ開口を形成すべく上記窒
化シリコン膜をエッチングする工程と、 上記開口を通じて上記半導体基板の表面部分をそれぞれ
酸化する工程と、 上記窒化シリコン膜を除去する工程とを有することを特
徴とする半導体装置の製造方法。
4. A step of forming a silicon nitride film on a semiconductor substrate having an element region including an element isolation region and an element formation region surrounded by the element isolation region, and a portion in the vicinity of the element region; Etching the silicon nitride film on the region to a predetermined thickness, and locally forming a recess by locally etching the silicon nitride film on a predetermined position in the vicinity of the element region, A step of etching the silicon nitride film to form an opening in each of the element isolation region and a portion in the vicinity of the element region at the predetermined position; and a step of oxidizing each surface portion of the semiconductor substrate through the opening. And a step of removing the silicon nitride film, the method of manufacturing a semiconductor device.
JP35186893A 1993-12-28 1993-12-28 Method for manufacturing semiconductor device Withdrawn JPH07201976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35186893A JPH07201976A (en) 1993-12-28 1993-12-28 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35186893A JPH07201976A (en) 1993-12-28 1993-12-28 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH07201976A true JPH07201976A (en) 1995-08-04

Family

ID=18420166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35186893A Withdrawn JPH07201976A (en) 1993-12-28 1993-12-28 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH07201976A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323484A (en) * 1999-05-07 2000-11-24 Mitsubishi Electric Corp Semiconductor device and semiconductor storage device
KR100275283B1 (en) * 1997-02-06 2000-12-15 게르트 켈러 Method for manufacturing a semiconductor wafer which is coated on side and provided with a finish
JP2016021547A (en) * 2014-06-16 2016-02-04 富士電機株式会社 Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275283B1 (en) * 1997-02-06 2000-12-15 게르트 켈러 Method for manufacturing a semiconductor wafer which is coated on side and provided with a finish
JP2000323484A (en) * 1999-05-07 2000-11-24 Mitsubishi Electric Corp Semiconductor device and semiconductor storage device
JP2016021547A (en) * 2014-06-16 2016-02-04 富士電機株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5795811A (en) Method for forming insulating films in semiconductor devices
JPH07201976A (en) Method for manufacturing semiconductor device
US4030952A (en) Method of MOS circuit fabrication
JP3542189B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH07201842A (en) Method for manufacturing semiconductor device
US6391701B1 (en) Semiconductor device and process of fabrication thereof
JPH0210730A (en) Forming method and construction of field isolation for field effect transistor on integrated circuit chip
JPH10125688A (en) Method for manufacturing semiconductor device
JP3152289B2 (en) Method for manufacturing semiconductor device
JPH02241033A (en) Manufacture of semiconductor device
JP3539102B2 (en) Method for manufacturing trench-isolated semiconductor substrate
JPH09219535A (en) Manufacture of light emitting element
JPH06132292A (en) Semiconductor device and manufacturing method thereof
JP2756889B2 (en) Method for manufacturing semiconductor device
JPH08274099A (en) Wiring forming method
JPS6213047A (en) Manufacture of semiconductor device
JPH08204015A (en) Method of manufacturing semiconductor device and semiconductor device
JP2664458B2 (en) Element isolation method
JPH06252116A (en) Formation of game insulating film
JPH05335408A (en) Forming method of element isolation region
JPH0491429A (en) Manufacture of semiconductor device
JPH0613390A (en) Method for manufacturing semiconductor device
JPH06163531A (en) Formation of element isolation region in semiconductor
JPH03214735A (en) Manufacture of semiconductor device
US20040150087A1 (en) Method for removing impurities of a semiconductor wafer, semiconductor wafer assembly, and semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306