JPH07190810A - Rotary encoder and input device using the rotary encoder - Google Patents
Rotary encoder and input device using the rotary encoderInfo
- Publication number
- JPH07190810A JPH07190810A JP5348545A JP34854593A JPH07190810A JP H07190810 A JPH07190810 A JP H07190810A JP 5348545 A JP5348545 A JP 5348545A JP 34854593 A JP34854593 A JP 34854593A JP H07190810 A JPH07190810 A JP H07190810A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
- Position Input By Displaying (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、ロータリエンコーダ
に関し、詳しくは、パーソナルコンピューターやワーク
ステーションなどに用いられるマウスやトラックボール
に内蔵され、その移動量あるいは操作量(以下移動量で
代表する)を回転量で検出するセンサとして使用される
ロータリエンコーダに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rotary encoder, and more specifically, it is incorporated in a mouse or a trackball used in a personal computer, a workstation or the like, and its movement amount or operation amount (hereinafter, represented by movement amount) is represented. The present invention relates to a rotary encoder used as a sensor that detects a rotation amount.
【0002】[0002]
【従来の技術】マウスやトラックボールは、通常、ボー
ルとこのボールに摩擦係合してX軸方向の移動量を検出
するローラと、このローラの回転をロータリエンコーダ
等の回転量の検出器で検出するX軸センス機構と、同様
な検出器でY軸方向のローラの回転によりY軸方向の移
動量を検出するY軸センス機構とが内蔵されている。図
5は、X軸あるいはY軸のセンス機構にロータリエンコ
ーダを使用した検出器部分の説明図である。10は検出
器であり、12は、マウスやトラックボールに内蔵され
たボールに摩擦係合するローラの回転軸11に固定され
た円板であって、放射状にスリットが多数設けられ、ボ
ールの回転に連動して回転する。2. Description of the Related Art Usually, a mouse or a trackball comprises a ball and a roller that frictionally engages with the ball to detect the amount of movement in the X-axis direction, and the rotation of the roller is detected by a rotation amount detector such as a rotary encoder. An X-axis sensing mechanism for detecting and a Y-axis sensing mechanism for detecting a movement amount in the Y-axis direction by rotation of a roller in the Y-axis direction with a similar detector are built in. FIG. 5 is an explanatory diagram of a detector portion using a rotary encoder for the X-axis or Y-axis sensing mechanism. Reference numeral 10 is a detector, and 12 is a disk fixed to a rotary shaft 11 of a roller that frictionally engages with a ball built in a mouse or a trackball, and is provided with a large number of radial slits to rotate the ball. Rotates in conjunction with.
【0003】13は、発光ダイオードであり、円板12
のスリット12a を通して反対側に設けられた受光素子
(ホトトランジスタ)14,15にその発光を照射す
る。受光素子14,15は、1つの受光器の内部に配置
され、その配置が発光ダイオード13の光をスリット1
2a を介して受光したときにその受光位置により相互に
ほぼ90゜の位相になる信号を発生するようになってい
る。各受光素子は、ホトトランジスタで構成され、その
コレクタ側が電源ラインVccに接続され、そのエミッタ
側が可変抵抗器R1 ,R2 を介して接地されている。そ
れぞれの受光素子14,15から得られる位相が90度
相違する検出信号をそれぞれA相,B相の電圧信号とし
て可変抵抗器R1 ,R2 から取出してそれをエンコーダ
18のコンパレータ16,17に入力する。Reference numeral 13 denotes a light emitting diode, which is a disk 12
The light-receiving elements (phototransistors) 14 and 15 provided on the opposite side are irradiated with the emitted light through the slit 12a. The light receiving elements 14 and 15 are arranged inside one light receiver, and the arrangement makes the light of the light emitting diode 13 slit 1.
When light is received via 2a, signals having phases of approximately 90 ° are generated depending on the light receiving position. Each light receiving element is composed of a phototransistor, its collector side is connected to the power supply line Vcc, and its emitter side is grounded via variable resistors R1 and R2. The detection signals obtained from the respective light receiving elements 14 and 15 having a phase difference of 90 degrees are taken out from the variable resistors R1 and R2 as voltage signals of A phase and B phase, respectively, and input to the comparators 16 and 17 of the encoder 18. .
【0004】1つの受光器に2つのホトトランジスタが
内蔵されている場合には、ここで光電変換される信号
は、2つのホトトランジスタが順次光を受け関係から各
ホトトランジスタに照射される光は、円板12の回転に
応じて徐々に増加して最大になり減少する。そこで、検
出信号は、矩形波形とはならずに、ほぼ正弦波に近い電
圧信号波形になる。そこで、各電圧信号は、エンコーダ
18のコンパレータ16,17でA相,B相の2つの検
出パルスに波形整形される。これらのA相,B相の検出
パルスは、次にコンパレータ16,17からロジック回
路にそれぞれ入力されてX方向あるいはY方向のパルス
信号にコード化され、あるいは所定のパルスに変換処理
されてコンピュータ等本体側に送出される。なお、この
とき、2つのホトトランジスタの特性の相違を吸収する
ために、可変抵抗器R1 ,R2 が用いられるが、これら
は、複数の抵抗を配置してその中から最適な抵抗を選択
するものでもよく、複数の抵抗の配線をカットして最適
な抵抗値を選択することもある。In the case where two phototransistors are built in one light receiver, the signal photoelectrically converted here is such that the two phototransistors receive light sequentially and the light emitted to each phototransistor is , Increases gradually with the rotation of the disk 12, reaches a maximum, and decreases. Therefore, the detection signal does not have a rectangular waveform but a voltage signal waveform that is almost a sine wave. Therefore, each voltage signal is waveform-shaped by the comparators 16 and 17 of the encoder 18 into two detection pulses of A phase and B phase. These A-phase and B-phase detection pulses are then input to the logic circuits from the comparators 16 and 17, respectively, encoded into pulse signals in the X direction or the Y direction, or converted into predetermined pulses and processed by a computer or the like. It is sent to the body side. At this time, the variable resistors R1 and R2 are used in order to absorb the difference in the characteristics of the two phototransistors, but these are arranged by arranging a plurality of resistors and selecting an optimum resistor from them. However, the optimum resistance value may be selected by cutting the wiring of a plurality of resistors.
【0005】[0005]
【発明が解決しようとする課題】さて、前記の検出パル
スは、A相,B相信号の立ち上がり、立ち下がりのタイ
ミング関係でカウントされ、パルス変換されることが多
いので、これらパルスは、位相差が90度でデューティ
が50%のパルスであることが好ましい。しかし、この
種の従来のロータリエンコーダの検出器では、発光ダイ
オードの発光素子の特性やホトトランジスタの感度のば
らつきにより検出信号の振幅が変動する。その結果とし
て検出パルスの波形が変化し、位相関係が正確でなくな
ることから、可変抵抗器R1 ,R2 により各受光素子の
出力信号のレベル調整が行われている。したがって、こ
の種のロータリエンコーダでは無調整化が難しい。The detection pulse is often counted and pulse-converted according to the timing relationship between the rising and falling edges of the A-phase and B-phase signals. Is preferably 90 degrees and the duty is 50%. However, in the detector of the conventional rotary encoder of this type, the amplitude of the detection signal fluctuates due to variations in the characteristics of the light emitting element of the light emitting diode and the sensitivity of the phototransistor. As a result, the waveform of the detection pulse changes and the phase relationship becomes inaccurate, so the level of the output signal of each light receiving element is adjusted by the variable resistors R1 and R2. Therefore, it is difficult to make no adjustment with this type of rotary encoder.
【0006】図6は、この種の回路を無調整化した回路
である。受光素子とコンパレータとの間にさらに受光素
子の出力信号の平均値を基準レベルとして信号を波形整
形するコンパレータ19,20を設けている。平均値を
発生する回路としてコンパレータ19,20の基準レベ
ル側には抵抗とコンデンサからなる積分回路19a ,2
0a が設けられている。これによりほぼデューティ50
%のパルスが得られるが、位相差については、各受光素
子の出力信号のレベルに影響され、正確さに欠ける欠点
がある。また、この種の回路は、コンデンサを必要とす
るのでIC化が難しく、回路規模が大きくなる欠点があ
る。この発明の目的は、このような従来技術の問題点を
解決するものであって、位相差がほぼ90゜の検出パル
スを無調整回路で発生することができ、IC化に適した
ロータリエンコーダおよびこれを用いた入力装置を提供
することを目的とする。FIG. 6 shows an unadjusted circuit of this type. Further provided between the light receiving element and the comparator are comparators 19 and 20 for shaping the waveform of the signal with the average value of the output signal of the light receiving element as a reference level. On the reference level side of the comparators 19 and 20 as a circuit for generating an average value, integrating circuits 19a and 2a composed of resistors and capacitors are provided.
0a is provided. As a result, the duty is almost 50
% Pulse is obtained, but the phase difference is affected by the level of the output signal of each light receiving element and has a drawback of lacking accuracy. In addition, this type of circuit requires capacitors, which makes it difficult to form an IC and has the drawback of increasing the circuit scale. An object of the present invention is to solve the above-mentioned problems of the prior art, and it is possible to generate a detection pulse having a phase difference of approximately 90 ° by an unadjusted circuit, and to provide a rotary encoder suitable for IC implementation. It is an object to provide an input device using this.
【0007】[0007]
【課題を解決するための手段】このような目的を達成す
るためのこの発明のロータリエンコーダおよびこれを用
いた入力装置の特徴は、発光素子からの光を回転円板に
形成されたスリットを介して受けて相互にほぼ90゜位
相が相違するほぼ正弦波の検出信号を発生する第1およ
び第2の受光素子を有する受光器と、第1及び第2の受
光素子の出力を受けてこれら信号のアナログ加算した信
号から所定の基準値を減算して出力するか、これに近似
する出力を発生する増幅回路と、この増幅回路の出力を
一方の入力に受け前記第1の受光素子の出力を他方の入
力に受けてそれらを比較する第1のコンパレータと、増
幅回路の出力を一方の入力に受け前記第2の受光素子の
出力を他方の入力に受けてそれらを比較する第2のコン
パレータと、第1の受光素子からの信号を受けてそのピ
ーク値をホールドするピークホールド回路と、このピー
クホールド回路のホールド値から前記基準値を発生する
基準値発生回路とを備えるものである。The features of the rotary encoder of the present invention and the input device using the same for achieving the above-mentioned object are that the light from the light emitting element is transmitted through the slit formed in the rotating disk. And a light receiving device having first and second light receiving elements for generating detection signals of substantially sinusoidal waves whose phases are different from each other by 90 ° and receiving the outputs of the first and second light receiving elements. Of the analog-added signal from which a predetermined reference value is subtracted and output, or an amplifier circuit that generates an output approximate to this, and an output of this amplifier circuit that receives the output of the first light-receiving element A first comparator which receives the other input and compares them, and a second comparator which receives the output of the amplifier circuit in one input and receives the output of the second light receiving element in the other input and compares them , First A peak hold circuit for holding the peak value in response to a signal from the light receiving element is one and a reference value generating circuit for generating the reference value from the hold value of the peak hold circuit.
【0008】[0008]
【作用】ロータリエンコーダのそれぞれの受光素子から
得られる信号は、ほぼ正弦波に近いアナログ波形で90
度の位相差があることから、A相,B相の信号を加算し
たA+B相信号は、正側及び負側のA相,B相それぞれ
の信号のピークの間ではこれらを越えた(負側ではそれ
らのピークより小さい値)を採り、正から負へあるいは
その逆に負から正へと移行するA相のピークからB相の
ピークまでの間あるいはB相のピークからA相のピーク
までの間では、それぞれの信号値の間の値を採る。The signal obtained from each light receiving element of the rotary encoder has an analog waveform close to a sine wave.
Since there is a phase difference between the A phase and the B phase, the A + B phase signal added with the A phase and B phase signals exceeds the peaks of the positive and negative A phase and B phase signals (negative side). Values smaller than those peaks) and shift from positive to negative or vice versa from A phase peak to B phase peak or from B phase peak to A phase peak. In between, the value between each signal value is taken.
【0009】そこで、前記のように、A相,B相の信号
を加算したA+B相信号とそれぞれの相の信号とを比較
することによりA相の信号との比較では、A相の正側の
ピークを越えた時点からA相の負側のピークまでの間で
A相の信号レベルを越えているので確実にA相検出パル
スが発生し、同様にB相の信号との比較では、B相の正
側のピークより低下した時点からB相の負側のピークま
での間ではB相の信号のレベル以下となるので確実にB
相検出パルスを発生させることができる。ここで、A+
B相信号を加算処理により発生させると、A相,B相信
号の闇電流によるオフセットにより加算合成した信号に
もオフセットが発生してA+B相信号の振幅基準の電位
がずれる。これを補正するために、一方の信号のピーク
値(極大値)をホールドしてそのピーク値からA+B相
信号の振幅基準を元のA相あるいはB相の信号の振幅基
準に戻すために減算量を発生させる。これを行うのがピ
ークホールド回路と基準値発生回路である。したがっ
て、合成信号の振幅は、第1の受光素子をA相とすれ
ば、このA相信号の振幅基準に一致している。ところ
で、発光ダイオードの発光素子の特性やホトトランジス
タの感度のばらつきにより受光素子の検出信号の振幅が
変動しても、この場合の検出信号は、正弦波に近いもの
であり、この正弦波の上下の振幅の基準レベルは、同一
のチップに形成される受光素子(ホトトランジスタ等)
にあっては、闇電流でオフセットが多少相違していて上
下に変動することがあったとしても、他方の受光素子の
基準レベルについて一方の受光素子の検出信号から得ら
れる基準レベルを用いても大きな差を生じない場合がほ
とんどであるので、他方の受光素子の検出信号に対する
基準レベルとして用いても実際上の検出パルスの位相変
動はほとんど問題にならない程度である。したがって、
これらの比較の結果発生する各検出パルスは、90度の
位相差が保持されている。ここで、A祖、B相の各信号
は、ピークの前後で単純増加、減少する正弦波に近い波
形であることから、たとえ多少のレベル変動があっても
前記の増減の位相関係が維持されるので、A相,B相の
検出パルスにはほとんど影響しない。しかも、前記のロ
ータリエンコーダの検出回路の構成には、可変抵抗もコ
ンデンサも含まれていない。そこで、IC化に適し、か
つ、無調整回路になる。Therefore, as described above, by comparing the A + B-phase signal obtained by adding the A-phase and B-phase signals with each phase signal, the comparison of the A phase signal with the A phase positive side is performed. Since the signal level of the A phase is exceeded between the time when the peak is exceeded and the peak of the negative side of the A phase, the A phase detection pulse is reliably generated. Similarly, in comparison with the B phase signal, the B phase signal is detected. The signal level of the B phase is lower than the level of the signal on the positive side of B to the peak of the B phase on the negative side.
A phase detection pulse can be generated. Where A +
When the B-phase signal is generated by the addition processing, an offset also occurs in the signal that is added and synthesized due to the offset of the A-phase and B-phase signals due to the dark current, and the amplitude-based potential of the A + B-phase signal shifts. In order to correct this, the peak value (maximum value) of one signal is held and the subtraction amount is used to restore the amplitude reference of the A + B phase signal to the original amplitude reference of the A phase or B phase signal from the peak value. Generate. The peak hold circuit and the reference value generation circuit do this. Therefore, if the first light receiving element is in the A phase, the amplitude of the combined signal matches the amplitude reference of the A phase signal. By the way, even if the amplitude of the detection signal of the light receiving element fluctuates due to variations in the characteristics of the light emitting element of the light emitting diode and the sensitivity of the phototransistor, the detection signal in this case is close to a sine wave. The reference level of the amplitude is the light receiving element (phototransistor etc.) formed on the same chip.
In that case, even if the offset is slightly different due to dark current and may fluctuate up and down, even if the reference level obtained from the detection signal of one light receiving element is used for the reference level of the other light receiving element, In most cases, a large difference does not occur, so that even if it is used as a reference level for the detection signal of the other light receiving element, the actual phase fluctuation of the detection pulse is of little concern. Therefore,
Each detection pulse generated as a result of these comparisons holds a phase difference of 90 degrees. Here, since each of the A-phase and B-phase signals has a waveform close to a sine wave that simply increases and decreases before and after the peak, the above-described phase relation of increase and decrease is maintained even if there is some level fluctuation. Therefore, it has almost no effect on the detection pulses of the A phase and the B phase. Moreover, neither the variable resistor nor the capacitor is included in the configuration of the detection circuit of the rotary encoder. Therefore, it becomes a non-adjustment circuit suitable for IC.
【0010】[0010]
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、この発明のロータリエンコー
ダを適用した一実施例の検出回路を中心とするブロック
図、図2は、そのA相がB相より90度進んでいる場合
のコンパレータの比較動作の説明図、図3は、B相のレ
ベルが変動した場合のコンパレータの比較動作の説明
図、図4は、A+B相信号をA相の振幅基準に戻すため
の減算電圧値発生回路の説明図である。なお、図5と同
一の構成は同一の符号で示す。したがって、それらの説
明は割愛する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram centering on a detection circuit of an embodiment to which a rotary encoder of the present invention is applied, and FIG. 2 is an explanatory diagram of a comparison operation of a comparator when the A phase leads the B phase by 90 degrees. 3, FIG. 3 is an explanatory diagram of a comparison operation of the comparator when the level of the B phase is changed, and FIG. 4 is an explanatory diagram of a subtraction voltage value generation circuit for returning the A + B phase signal to the amplitude reference of the A phase. The same components as those in FIG. 5 are designated by the same reference numerals. Therefore, their explanation is omitted.
【0011】図1において、Ra は、A相側の受光素子
14の負荷抵抗であり、可変抵抗器R1 に換えて設けら
れてた固定の抵抗である。Rb は、B相側の受光素子1
5の負荷抵抗であり、可変抵抗器R2 に換えて設けられ
てた固定の抵抗である。これら負荷抵抗Ra ,Rb から
の出力は、加減算回路1に送出され、ここで、A+B相
信号として出力されてコンパレータ16,17に送出さ
れる。In FIG. 1, Ra is a load resistance of the light receiving element 14 on the A phase side, which is a fixed resistance provided in place of the variable resistor R1. Rb is the light receiving element 1 on the B phase side
5 is a load resistance, which is a fixed resistance provided in place of the variable resistor R2. The outputs from these load resistors Ra and Rb are sent to the adder / subtractor circuit 1, where they are output as A + B phase signals and sent to the comparators 16 and 17.
【0012】加減算回路1は、信号合成回路2とオペア
ンプ3と減算電圧値発生回路4とで構成される。信号合
成回路2は、A相信号を受けてオペアンプ3の(+) 入力
端子に加える抵抗2a とB相信号を受けて同様にオペア
ンプ3の(+) 入力端子に加える抵抗2b とからなる。オ
ペアンプ3は、正転増幅器であって、信号合成回路2で
合成されたA+B相信号と減算電圧値発生回路4から減
算する電圧値を受けてこれら各信号レベルを加減算処理
をして振幅基準レベルがA相にほぼ等しいA+B相信号
を発生する。なお、抵抗Rf は、オペアンプ3の増幅率
を決定し、A+B相信号信号の出力レベルを調整するフ
ィードバック抵抗である。The addition / subtraction circuit 1 is composed of a signal synthesis circuit 2, an operational amplifier 3, and a subtraction voltage value generation circuit 4. The signal synthesizing circuit 2 comprises a resistor 2a which receives the A-phase signal and is applied to the (+) input terminal of the operational amplifier 3, and a resistor 2b which receives the B-phase signal and is similarly applied to the (+) input terminal of the operational amplifier 3. The operational amplifier 3 is a non-inverted amplifier, receives the A + B phase signal synthesized by the signal synthesis circuit 2 and the voltage value to be subtracted from the subtraction voltage value generation circuit 4, and adds / subtracts these signal levels to perform an amplitude reference level. Generates an A + B phase signal approximately equal to the A phase. The resistor Rf is a feedback resistor that determines the amplification factor of the operational amplifier 3 and adjusts the output level of the A + B phase signal signal.
【0013】コンパレータ16は、その基準信号端子側
((-) 側)に負荷抵抗Ra からのA相信号出力を受け、
その入力信号端子側((+) 側)にオペアンプ3からのA
+B相信号を受けてA相信号のレベルを越えた時点のA
+B相信号に対応してパルスを発生し、それをA相の検
出出力とする。コンパレータ17は、その入力信号端子
側((+) 側)に負荷抵抗Rb からのA相信号出力を受
け、その基準信号端子側((-) 側)にオペアンプ3から
のA+B相信号を受けてA+B相信号のレベルを越えた
時点のB相信号に対応してパルスを発生し、それをB相
の検出出力とする。The comparator 16 receives the A-phase signal output from the load resistor Ra on its reference signal terminal side ((-) side),
A from the operational amplifier 3 to the input signal terminal side ((+) side)
A when the + B phase signal is received and the level of the A phase signal is exceeded
A pulse is generated corresponding to the + B phase signal, and this is used as the A phase detection output. The comparator 17 receives the A-phase signal output from the load resistor Rb on its input signal terminal side ((+) side) and the A + B-phase signal from the operational amplifier 3 on its reference signal terminal side ((-) side). A pulse is generated corresponding to the B-phase signal at the time when the level of the A + B-phase signal is exceeded, and this is used as the B-phase detection output.
【0014】そこで、A相がB相より90度進んでいる
場合には、図2の(a) ,(b) に示すようにコンパレータ
16では、A+B相信号の位相を基準としてA+B相信
号がA相信号のレベルを越える90度から270度の位
相範囲で検出パルスPA を発生する。コンパレータ17
では、A+B相信号の位相を基準としてA+B相信号が
B相のレベル以下となる180度から360度の位相範
囲で検出パルスPB を発生する。Therefore, when the A-phase leads the B-phase by 90 degrees, the comparator 16 outputs the A + B-phase signal with reference to the phase of the A + B-phase signal, as shown in (a) and (b) of FIG. The detection pulse PA is generated in the phase range of 90 to 270 degrees which exceeds the level of the A phase signal. Comparator 17
Then, the detection pulse PB is generated in the phase range of 180 degrees to 360 degrees where the A + B phase signal becomes equal to or lower than the B phase level with reference to the phase of the A + B phase signal.
【0015】ここで、B相のレベルが変動して低下した
場合であっても、図3の(a) に示すようにB相の信号が
A相より90度遅れているので、B相の信号は、A+B
相信号の90度の位相の点から正方向の増加が始まり、
270度の位相の点から負方向の減少が始まる関係はく
ずれない。したがって、図3の(b) に示すようにコンパ
レータ16では、A+B相信号がA相のレベルを越える
90度から270度の位相範囲で検出パルスPA を発生
し、このパルスの立ち上がり、立ち下がり位置はほとん
ど変動しない。コンパレータ17についてもこのことは
同様であり、A相の信号は、B相より90度進んでいる
ので、A+B相信号の180度の位相の点から負方向の
減少が始まり、360度の位相の点から正方向の増加が
始まるので、A+B相信号がB相のレベル以下となる1
80度から360度の位相範囲で検出パルスPB を発生
し、このパルスの立ち上がり、立ち下がり位置がほとん
ど変動しない。Even if the B-phase level fluctuates and drops, the B-phase signal lags the A-phase by 90 degrees as shown in FIG. 3 (a). Signal is A + B
A positive increase starts at the 90 ° phase point of the phase signal,
The relationship in which the negative decrease starts from the point of the phase of 270 degrees is not broken. Therefore, as shown in FIG. 3B, in the comparator 16, the detection pulse PA is generated in the phase range of 90 to 270 degrees in which the A + B phase signal exceeds the A phase level, and the rising and falling positions of this pulse are detected. Changes little. The same applies to the comparator 17, and since the A-phase signal leads the B-phase signal by 90 degrees, the negative direction begins to decrease at the 180-degree phase point of the A + B-phase signal and the 360-degree phase Since the increase in the positive direction starts from the point, the A + B phase signal becomes below the B phase level 1
The detection pulse PB is generated in the phase range of 80 degrees to 360 degrees, and the rising and falling positions of this pulse hardly change.
【0016】減算電圧値発生回路4の構成は、図4に示
すように、ピークホールド回路5と基準値発生回路6と
からなる。ピークホールド回路5は、A相側の電圧信号
の極大値を検出してそれを基準値発生回路6に送出す
る。基準値発生回路6は、極大値の電圧値から抵抗分割
等により所定の比較基準値を発生してこれをオペアンプ
3の基準信号端子側((-) 側)に加える。ピークホール
ド回路5は、コンパレータ51とゲート回路52、アッ
プカウンタ53、D/A変換回路(D/A)54とで構
成され、ゲート回路52が外部のクロック発生回路55
からクロック信号を受けてコンパレータ51がHIGH
レベルのときにゲートを開いてアップカウンタ53に外
部からのクロックを送出する。アップカウンタ53は、
ゲート回路52から受けたクロックをカウントしてその
カウント値をD/A変換回路54に送出する。D/A変
換回路54は、それをアナログ値に変換してコンパレー
タ51の基準信号端子側((-) 側)に加えるとともに、
基準値発生回路6に送出する。As shown in FIG. 4, the subtraction voltage value generation circuit 4 comprises a peak hold circuit 5 and a reference value generation circuit 6. The peak hold circuit 5 detects the maximum value of the voltage signal on the A phase side and sends it to the reference value generation circuit 6. The reference value generation circuit 6 generates a predetermined comparison reference value from the maximum voltage value by resistance division or the like and applies it to the reference signal terminal side ((-) side) of the operational amplifier 3. The peak hold circuit 5 includes a comparator 51, a gate circuit 52, an up counter 53, and a D / A conversion circuit (D / A) 54, and the gate circuit 52 is an external clock generation circuit 55.
The comparator 51 receives the clock signal from the
At the time of level, the gate is opened and the clock from the outside is sent to the up counter 53. The up counter 53 is
The clock received from the gate circuit 52 is counted and the count value is sent to the D / A conversion circuit 54. The D / A conversion circuit 54 converts it into an analog value and adds it to the reference signal terminal side ((-) side) of the comparator 51.
It is sent to the reference value generation circuit 6.
【0017】コンパレータ51は、入力信号端子側
((+) 側)にA相信号を受けてD/A変換回路54の値
と比較し、A相信号がD/A変換回路54の値を越えて
いる限りHIGHレベルの信号をゲート回路52に送出
し続ける。その結果、A相信号が極大となり、その値が
A/D変換されて基準信号端子側((-) 側)に加えら
れ、次にA相信号が極大から減少しはじめるときに、コ
ンパレータ51がLOWレベルの信号をゲート回路52
に送出する。ここで、ゲート回路52のゲートが閉じて
アップカウンタ53は、カウントを停止する。その結
果、カウント値が極大値で保持される。The comparator 51 receives the A phase signal on the input signal terminal side ((+) side) and compares it with the value of the D / A conversion circuit 54, and the A phase signal exceeds the value of the D / A conversion circuit 54. The HIGH level signal is continuously sent to the gate circuit 52 for as long as it is kept. As a result, the A-phase signal becomes maximum, the value is A / D converted and added to the reference signal terminal side ((-) side), and when the A-phase signal starts to decrease from the maximum next time, the comparator 51 The gate circuit 52 outputs a LOW level signal.
Send to. At this time, the gate of the gate circuit 52 is closed and the up counter 53 stops counting. As a result, the count value is held at the maximum value.
【0018】このとき、基準値発生回路6は、D/A変
換回路54から極大値の電圧信号を受け、以後その状態
は、保持され続ける。なお、ピークホールド回路5は、
電源投入時等に発生するリセット信号Rを外部から受け
てアップカウンタ53等の値がゼロクリアされ、他の回
路も初期状態にリセットされる。At this time, the reference value generation circuit 6 receives the voltage signal of the maximum value from the D / A conversion circuit 54, and thereafter, the state is maintained. The peak hold circuit 5 is
Upon receiving a reset signal R generated when the power is turned on or the like from the outside, the values of the up counter 53 and the like are cleared to zero, and other circuits are also reset to the initial state.
【0019】基準値発生回路6は、バッファアンプ61
と抵抗分圧回路62とからなる。バッファアンプ61
は、いわゆるボルテージフォロア回路であり、抵抗分圧
回路は、抵抗Rc とRd とからなっていて、極大値の電
圧値からA+B相信号の振幅の基準電圧値を決める減算
値を求める。この場合の分圧率は、極大値の電圧の0.
50〜0.65の範囲であって、受光素子14の闇電流
の大きさに応じてあらかじめ選択される。通常は、闇電
流による最低電流のオフセット分を考慮すると、A+B
相信号の振幅の基準電圧を算出するための減算値は、極
大値の0.6程度になる。The reference value generating circuit 6 includes a buffer amplifier 61.
And a resistance voltage dividing circuit 62. Buffer amplifier 61
Is a so-called voltage follower circuit, and the resistance voltage dividing circuit is composed of resistors Rc and Rd, and obtains a subtraction value that determines the reference voltage value of the amplitude of the A + B phase signal from the maximum voltage value. The voltage division ratio in this case is 0.
It is in the range of 50 to 0.65 and is selected in advance according to the magnitude of the dark current of the light receiving element 14. Usually, considering the offset of the minimum current due to dark current, A + B
The subtraction value for calculating the reference voltage of the amplitude of the phase signal is a maximum value of about 0.6.
【0020】ところで、受光素子14,15が1つの受
光器7に内蔵されて形成されているときには、通常は、
同一チップ上に受光素子14,15のホトトランジスタ
が形成される。そこで、ホトトランジスタの特性に応じ
て闇電流で検出信号の極小電圧のレベルに多少の相違が
発生し、さらに発光素子13からの受光感度でその検出
信号の振幅に相違が生じるが、それぞれの振幅の基準と
なる電位には、あまり差が発生しない。したがって、基
準値発生回路6の基準電圧をA+B相信号の振幅基準に
一致する減算値を自動設定するようにすれば、他方の信
号の極大値を求めてその信号の振幅基準を求めてなくて
も製造歩留まりは悪くならない。もちろん、精度の高い
ロータリエンコーダを製造する場合には、A相,B相の
各相について極大値あるいは極大値と極小値とを求めて
それぞれの信号の振幅基準となる電圧を求めるに越した
ことはない。なお、極小値を求める場合には、カウンタ
53をダウンカウンタとし、これにプリセット値を設定
してクロックに応じてデクリメントして最小値でゲート
回路52のゲートを閉じるようにすればよい。By the way, when the light receiving elements 14 and 15 are built in one light receiving device 7, normally,
Phototransistors of the light receiving elements 14 and 15 are formed on the same chip. Therefore, a slight difference occurs in the level of the minimum voltage of the detection signal due to the dark current depending on the characteristics of the phototransistor, and the detection sensitivity of the light emitting element 13 causes a difference in the amplitude of the detection signal. There is not much difference in the potential that serves as the reference. Therefore, if the subtraction value that matches the amplitude reference of the A + B phase signal is automatically set as the reference voltage of the reference value generation circuit 6, the maximum value of the other signal is obtained and the amplitude reference of that signal is not obtained. However, the manufacturing yield does not deteriorate. Of course, when manufacturing a rotary encoder with high accuracy, it is better to obtain the maximum value or the maximum value and the minimum value for each of the A phase and the B phase, and to obtain the voltage as the amplitude reference of each signal. There is no. When obtaining the minimum value, the counter 53 may be a down counter, a preset value may be set to decrement the value according to the clock, and the gate of the gate circuit 52 may be closed at the minimum value.
【0021】以上説明してきたが、A相とB相と関係
は、A相とB相とが入れ替わっても同様であり、A相の
信号に多少のレベル変動があっても検出パルスの立ち上
がり、立ち下がりのタイミング関係は保持される。ま
た、A相がB相より遅れていても前記の動作と同様なこ
とが言える。また、実施例では、A+B相信号を発生す
る加減算回路を抵抗とオペアンプと減算電圧値発生回路
とで構成しているが、A+B相信号のレベルの信号を発
生する回路であればどのような回路であってもい。この
回路は、近似的にA+B相信号のレベルの信号を発生す
ればよい。また、実施例では、1つの発光素子からの発
光を2つの受光素子が受けるものであるが、これは、受
光素子対応にそれぞれ発光素子が設けられていてもよ
い。As described above, the relationship between the A-phase and the B-phase is the same even when the A-phase and the B-phase are interchanged, and even if the signal of the A-phase has some level fluctuation, the detection pulse rises, The fall timing relationship is maintained. Even if the A phase is delayed from the B phase, the same thing as the above operation can be said. Further, in the embodiment, the adder / subtractor circuit for generating the A + B phase signal is composed of the resistor, the operational amplifier and the subtraction voltage value generating circuit, but any circuit can be used as long as it is a circuit for generating the signal of the level of the A + B phase signal. Can be This circuit may generate a signal at the level of the A + B phase signal approximately. Further, in the embodiment, the two light receiving elements receive light emitted from one light emitting element, but each of the light receiving elements may be provided with a corresponding light emitting element.
【0022】[0022]
【発明の効果】この発明にあっては、A相,B相の信号
を加算したA+B相信号とそれぞれの相の信号とを比較
することによりA相の信号との比較では、A相の正側の
ピークを越えた時点からA相の負側のピークまでの間で
A相の信号レベルを越えているので確実に検出パルスが
発生し、同様にB相の信号との比較では、B相の正側の
ピークより低下した時点からB相の負側のピークまでの
間ではB相の信号のレベル以下となるので確実に検出パ
ルスを発生させることができるので、これらの比較の結
果発生する各検出パルスを90度の位相差に保持するこ
とができる。その結果、ロータリエンコーダの検出回路
として、可変抵抗もコンデンサも使用しないで済むの
で、IC化に適し、かつ、無調整回路にできる。According to the present invention, by comparing the signals of the A + B phase and the signals of the respective phases in which the signals of the A phase and the B phase are added, the signals of the A phase are compared with each other. Since the signal level of the A phase is exceeded during the time from when the peak of the A side is crossed to the peak of the negative side of the A phase, a detection pulse is generated without fail. From the time point when it is lower than the peak on the positive side of B to the peak on the negative side of B phase, the level of the signal of B phase is lower, so that the detection pulse can be reliably generated, so that the result of these comparisons occurs. Each detection pulse can be held at a phase difference of 90 degrees. As a result, since it is not necessary to use a variable resistor or a capacitor as a detection circuit of the rotary encoder, it is suitable for an IC and can be an unadjusted circuit.
【図1】図1は、この発明のロータリエンコーダを適用
した一実施例の検出回路を中心とするブロック図であ
る。FIG. 1 is a block diagram centering on a detection circuit of an embodiment to which a rotary encoder of the present invention is applied.
【図2】図2は、そのA相がB相より90度進んでいる
場合のコンパレータの比較動作の説明図である。FIG. 2 is an explanatory diagram of a comparison operation of a comparator when the A phase leads the B phase by 90 degrees.
【図3】図3は、B相のレベルが変動した場合のコンパ
レータの比較動作の説明図である。FIG. 3 is an explanatory diagram of a comparison operation of a comparator when a B-phase level changes.
【図4】図4は、A+B相信号をA相の振幅基準に戻す
ための減算電圧値発生回路の説明図である。FIG. 4 is an explanatory diagram of a subtraction voltage value generation circuit for returning the A + B phase signal to the amplitude reference of the A phase.
【図5】図5は、従来のロータリエンコーダの検出回路
の主要部のブロック図である。FIG. 5 is a block diagram of a main part of a detection circuit of a conventional rotary encoder.
【図6】図6は、従来のロータリエンコーダの他の検出
回路の主要部のブロック図である。FIG. 6 is a block diagram of a main part of another detection circuit of a conventional rotary encoder.
1…加減算回路、2…信号合成回路、3…オペアンプ、
4…減算電圧値発生回路、5…ピークホールド回路、6
…基準値発生回路、10…検出器、11…回転軸、12
…円板、12a …スリット(スリット部)、13…発光
ダイオード、14,15…受光素子(ホトトランジス
タ)、16,17…コンパレータ、51…コンパレー
タ、52…ゲート回路、53…アップカウンタ、54…
D/A変換回路(D/A) 55…クロック発生回路。1 ... Addition / subtraction circuit, 2 ... Signal combining circuit, 3 ... Operational amplifier,
4 ... Subtraction voltage value generation circuit, 5 ... Peak hold circuit, 6
... reference value generation circuit, 10 ... detector, 11 ... rotation axis, 12
... disk, 12a ... slit (slit portion), 13 ... light emitting diode, 14, 15 ... light receiving element (phototransistor), 16, 17 ... comparator, 51 ... comparator, 52 ... gate circuit, 53 ... up counter, 54 ...
D / A conversion circuit (D / A) 55 ... Clock generation circuit.
Claims (3)
スリットを介して受けて相互にほぼ90゜位相が相違す
るほぼ正弦波の検出信号を発生する第1および第2の受
光素子を有する受光器と、前記第1及び第2の受光素子
の出力を受けてこれら信号のアナログ加算した信号から
所定の基準値を減算して出力するか、これに近似する出
力を発生する増幅回路と、この増幅回路の出力を一方の
入力に受け前記第1の受光素子の出力を他方の入力に受
けてそれらを比較する第1のコンパレータと、前記増幅
回路の出力を一方の入力に受け前記第2の受光素子の出
力を他方の入力に受けてそれらを比較する第2のコンパ
レータと、前記第1の受光素子からの信号を受けてその
ピーク値をホールドするピークホールド回路と、このピ
ークホールド回路のホールド値から前記基準値を発生す
る基準値発生回路とを備えるロータリエンコーダ。1. A first and a second light receiving element for receiving light from a light emitting element through a slit formed in a rotating disk and generating detection signals of substantially sinusoidal waves having a phase difference of approximately 90 ° from each other. And an amplifier circuit that receives the outputs of the first and second light receiving elements and subtracts a predetermined reference value from the analog-added signals of these signals to output, or generates an output that approximates this. A first comparator that receives the output of the amplifier circuit at one input and receives the output of the first light receiving element at the other input to compare them; and receives the output of the amplifier circuit at one input. A second comparator that receives the output of the second light receiving element at the other input and compares them, a peak hold circuit that receives the signal from the first light receiving element and holds the peak value thereof, and this peak hold circuit A rotary encoder and a reference value generating circuit for generating the reference value from the hold value.
子の現在の検出信号を直前の検出信号の値と比較するコ
ンパレータと、このコンパレータの比較結果に応じて前
記現在の検出信号が前記直前の検出信号より大きいとき
にはクロック信号のカウントを続け、前記現在の検出信
号が前記直前の検出信号と等しいかそれより小さくなっ
たときに前記クロックのカウントを停止するカウンタ
と、このカウンタの値をアナログ値に変換して前記直前
の検出信号の値として前記コンパレータに出力するD/
A変換回路とを備え、前記D/A変換回路の出力を前記
ホールド値として検出する請求項1記載のロータリエン
コーダ。2. The peak hold circuit includes a comparator for comparing the current detection signal of the first light receiving element with the value of the immediately previous detection signal, and the current detection signal is set to the immediately preceding value according to the comparison result of the comparator. When the current detection signal is equal to or smaller than the immediately previous detection signal, a counter that stops counting the clock signal when the current detection signal becomes equal to or smaller than the immediately previous detection signal, and a value of this counter D / which is converted to a value and output to the comparator as the value of the immediately preceding detection signal
The rotary encoder according to claim 1, further comprising an A conversion circuit, wherein the output of the D / A conversion circuit is detected as the hold value.
スリットを介して受けて相互にほぼ90゜位相が相違す
るほぼ正弦波の検出信号を発生する第1および第2の受
光素子を有する受光器と、前記第1及び第2の受光素子
の出力を受けてこれら信号のアナログ加算した信号から
所定の基準値を減算して出力するか、これに近似する出
力を発生する増幅回路と、この増幅回路の出力を一方の
入力に受け前記第1の受光素子の出力を他方の入力に受
けてそれらを比較する第1のコンパレータと、前記増幅
回路の出力を一方の入力に受け前記第2の受光素子の出
力を他方の入力に受けてそれらを比較する第2のコンパ
レータと、前記第1の受光素子からの信号を受けてその
ピーク値をホールドするピークホールド回路と、このピ
ークホールド回路のホールド値から前記基準値を発生す
る基準値発生回路とを備える第1および第2のロータリ
エンコーダと、 第1のロータリエンコーダが結合されX方向に対応して
配置された第1のロータリエンコーダ回転機構と、 第2のロータリエンコーダが結合されY方向に対応して
配置された第2のロータリエンコーダ回転機構と、 前記第1および第2のロータリエンコーダ回転機構に係
合して前記第1および第2のロータリエンコーダを回転
させるボールとを備える入力装置。3. A first and a second light receiving element for receiving light from a light emitting element through a slit formed in a rotating disk and generating detection signals of substantially sinusoidal waves having a phase difference of approximately 90 ° from each other. And an amplifier circuit that receives the outputs of the first and second light receiving elements and subtracts a predetermined reference value from the analog-added signals of these signals to output, or generates an output that approximates this. A first comparator that receives the output of the amplifier circuit at one input and receives the output of the first light receiving element at the other input to compare them; and receives the output of the amplifier circuit at one input. A second comparator that receives the output of the second light receiving element at the other input and compares them, a peak hold circuit that receives the signal from the first light receiving element and holds the peak value thereof, and this peak hold circuit First and second rotary encoders including a reference value generation circuit that generates the reference value from a hold value, and a first rotary encoder rotation mechanism in which the first rotary encoder is coupled and arranged corresponding to the X direction. A second rotary encoder rotation mechanism in which a second rotary encoder is coupled and arranged corresponding to the Y direction; and the first and second rotary encoder rotation mechanisms engaged with the first and second rotary encoder rotation mechanisms. And an input device including a ball for rotating the rotary encoder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348545A JPH07190810A (en) | 1993-12-27 | 1993-12-27 | Rotary encoder and input device using the rotary encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348545A JPH07190810A (en) | 1993-12-27 | 1993-12-27 | Rotary encoder and input device using the rotary encoder |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07190810A true JPH07190810A (en) | 1995-07-28 |
Family
ID=18397737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348545A Pending JPH07190810A (en) | 1993-12-27 | 1993-12-27 | Rotary encoder and input device using the rotary encoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07190810A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013181982A (en) * | 2012-03-01 | 2013-09-12 | Avago Technologies General Ip (Singapore) Private Ltd | Optical encoder having led current adjustment system |
| CN109084814A (en) * | 2017-06-13 | 2018-12-25 | 发那科株式会社 | Have the function of adjusting the encoder and encoder control method of the threshold value of comparator |
| CN109084813A (en) * | 2017-06-13 | 2018-12-25 | 发那科株式会社 | Have the function of adjusting the encoder and its control method of the threshold value of comparator |
-
1993
- 1993-12-27 JP JP5348545A patent/JPH07190810A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013181982A (en) * | 2012-03-01 | 2013-09-12 | Avago Technologies General Ip (Singapore) Private Ltd | Optical encoder having led current adjustment system |
| CN109084814A (en) * | 2017-06-13 | 2018-12-25 | 发那科株式会社 | Have the function of adjusting the encoder and encoder control method of the threshold value of comparator |
| CN109084813A (en) * | 2017-06-13 | 2018-12-25 | 发那科株式会社 | Have the function of adjusting the encoder and its control method of the threshold value of comparator |
| JP2019002733A (en) * | 2017-06-13 | 2019-01-10 | ファナック株式会社 | Encoder having function to adjust comparator threshold and method for controlling encoder |
| JP2019002741A (en) * | 2017-06-13 | 2019-01-10 | ファナック株式会社 | Encoder having function to adjust comparator threshold and method for controlling encoder |
| US10444041B2 (en) | 2017-06-13 | 2019-10-15 | Fanuc Corporation | Encoder having function of adjusting threshold value of comparator and method for controlling encoder |
| US10451444B2 (en) | 2017-06-13 | 2019-10-22 | Fanuc Corporation | Encoder having function of adjusting threshold value of comparator and method for controlling encoder |
| CN109084813B (en) * | 2017-06-13 | 2020-07-17 | 发那科株式会社 | Encoder having function of adjusting threshold of comparator and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07191805A (en) | Rotary encoder and input device using the same | |
| US5220275A (en) | Accumulator phase digitizer | |
| US4037157A (en) | Electro-optical speed transducer | |
| US5907298A (en) | Interpolation circuit for encoder | |
| US4803354A (en) | Circuit for correcting output phase of rotary encoder | |
| US11499847B2 (en) | Sincos encoder interface | |
| US11788867B2 (en) | Incremental encoder position interpolation | |
| JPH07190810A (en) | Rotary encoder and input device using the rotary encoder | |
| US6501403B2 (en) | Calibrated encoder multiplier | |
| US20050090998A1 (en) | Sensor signal processor | |
| JPH0123724B2 (en) | ||
| JP3326933B2 (en) | Sensor signal processing device | |
| JP3365913B2 (en) | Position detection device | |
| JP2001343255A (en) | Detector | |
| JPS6211113A (en) | Position detector | |
| JPS599714A (en) | Position detecting device | |
| JP2742829B2 (en) | Origin circuit | |
| JP2000337926A (en) | Initial position detector for encoder | |
| JPH0259632A (en) | Measuring instrument for torque | |
| JPS62269014A (en) | Flow rate transmitter | |
| JPH0529045B2 (en) | ||
| JP3155579B2 (en) | Coordinate input device | |
| JPS62187212A (en) | Position detector with phase difference correction | |
| JP2938472B2 (en) | Rotation angle detector | |
| JPH0355048Y2 (en) |