JPH071978B2 - インバ−タの欠相検出回路 - Google Patents
インバ−タの欠相検出回路Info
- Publication number
- JPH071978B2 JPH071978B2 JP61239750A JP23975086A JPH071978B2 JP H071978 B2 JPH071978 B2 JP H071978B2 JP 61239750 A JP61239750 A JP 61239750A JP 23975086 A JP23975086 A JP 23975086A JP H071978 B2 JPH071978 B2 JP H071978B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- phase
- output
- inverter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は三相を含む多相インバータの欠相保護回路に
関する。
関する。
従来のこの種インバータの欠相検出回路としては第４図
（ａ）及び（ｂ）に示す三相インバータを例とした三相
出力電流欠相時の波形変化を利用するものが知られてい
る。第４図の（ａ）は三相インバータ出力電流が各相共
に正常な場合を示し、該図（ｂ）はＷ相欠相時のＵ相及
びＶ相電流波形を示す。すなわちＷ相欠相時Ｕ相電流Iu
はＶ相電流Ivと大きさが等しく位相が反転する。逆にＶ
相電流IvはＵ相電流Iuの反転電流と等しくなる。今各相
電流Iu、Iv及びIwにつきそれぞれの反転電流ｕ、ｖ
及びｗと表はすと上記のＷ相欠相時の各相電流関係は
Iu＝ｖ、Iv＝ｕ、Iw＝０で表はせる。同様にＶ相欠
相時はIw＝ｕ、Iu＝ｗ、Iv＝０となりＵ相欠相時に
はIv＝ｗ、Iw＝ｖ、Iu＝０の関係がそれぞれ成立す
る。つまり三相中のいづれか一相の欠相時、他の二相中
のいづれかの相電流と残りの相の反転電流とが等しくな
る。従来の三相インバータ欠相検出回路は上記の諸関係
を組み合せ演算するものであり回路構成が複雑にならざ
るを得なかった。
（ａ）及び（ｂ）に示す三相インバータを例とした三相
出力電流欠相時の波形変化を利用するものが知られてい
る。第４図の（ａ）は三相インバータ出力電流が各相共
に正常な場合を示し、該図（ｂ）はＷ相欠相時のＵ相及
びＶ相電流波形を示す。すなわちＷ相欠相時Ｕ相電流Iu
はＶ相電流Ivと大きさが等しく位相が反転する。逆にＶ
相電流IvはＵ相電流Iuの反転電流と等しくなる。今各相
電流Iu、Iv及びIwにつきそれぞれの反転電流ｕ、ｖ
及びｗと表はすと上記のＷ相欠相時の各相電流関係は
Iu＝ｖ、Iv＝ｕ、Iw＝０で表はせる。同様にＶ相欠
相時はIw＝ｕ、Iu＝ｗ、Iv＝０となりＵ相欠相時に
はIv＝ｗ、Iw＝ｖ、Iu＝０の関係がそれぞれ成立す
る。つまり三相中のいづれか一相の欠相時、他の二相中
のいづれかの相電流と残りの相の反転電流とが等しくな
る。従来の三相インバータ欠相検出回路は上記の諸関係
を組み合せ演算するものであり回路構成が複雑にならざ
るを得なかった。
この発明は上記に鑑み従来方法に比して回路構成の簡素
化と検出動作の信頼性の向上を計ったインバータの欠相
検出回路を提供することを目的とする。
化と検出動作の信頼性の向上を計ったインバータの欠相
検出回路を提供することを目的とする。
この発明は前記目的を達成するために、インバータの直
流入力電流値を検出する直流変流器と、該インバータの
多相交流出力電流の各相電流値をそれぞれ検出する複数
の交流変流器と、前記直流変流器の検出電流値を適当な
値に減値変成する演算増巾器と、該演算増巾器の出力値
を基準値として前記多相交流出力電流の各相検出値との
大小を判別する複数の電流比較器と、該比較器出力信号
を入力とする複数の時限継電回路と、該複数の時限継電
回路出力信号を入力とする論理和素子と前記インバータ
の出力交流周波数が特定値以上にある場合に出力信号を
発する周波数リミッタと、該リミッタ出力信号と前記論
理和素子の出力信号とを入力とする論理積素子とから成
り、前記演算増巾器による電流基準値よりも前記多相交
流出力電流の各相電流検出値の方が小である期間が前記
インバータの最低動作周波数との関係で決定され且つ前
記複数の時限継電回路に共通の値として設定される設定
時間よりも長くなった場合には前記インバータの出力欠
相状態として欠相信号を発するものとする。
流入力電流値を検出する直流変流器と、該インバータの
多相交流出力電流の各相電流値をそれぞれ検出する複数
の交流変流器と、前記直流変流器の検出電流値を適当な
値に減値変成する演算増巾器と、該演算増巾器の出力値
を基準値として前記多相交流出力電流の各相検出値との
大小を判別する複数の電流比較器と、該比較器出力信号
を入力とする複数の時限継電回路と、該複数の時限継電
回路出力信号を入力とする論理和素子と前記インバータ
の出力交流周波数が特定値以上にある場合に出力信号を
発する周波数リミッタと、該リミッタ出力信号と前記論
理和素子の出力信号とを入力とする論理積素子とから成
り、前記演算増巾器による電流基準値よりも前記多相交
流出力電流の各相電流検出値の方が小である期間が前記
インバータの最低動作周波数との関係で決定され且つ前
記複数の時限継電回路に共通の値として設定される設定
時間よりも長くなった場合には前記インバータの出力欠
相状態として欠相信号を発するものとする。
以下この発明の実施例を図面により説明する。第１図は
三相インバータを欠相検出対象例としたこの発明の実施
例を示す回路図、第２図は第１図に対応してＵ相電流欠
相時を例とする検出動作波形図、第３図は第２図に対し
てインバータ出力周波数が1/2に低下した場合を併記し
た検出動作波形図である。
三相インバータを欠相検出対象例としたこの発明の実施
例を示す回路図、第２図は第１図に対応してＵ相電流欠
相時を例とする検出動作波形図、第３図は第２図に対し
てインバータ出力周波数が1/2に低下した場合を併記し
た検出動作波形図である。
第１図において、直流電源１はトランジスタ２と転流ダ
イオード３を基本素子とする三相トランジスタインバー
タ20に電力を供給し、該インバータ20は三相負荷22に対
し三相可変周波数交流電力を供給する。前記インバータ
20の入力側直流電流検出用の直流変流器４の検出電流Id
cと出力交流変流回路５を構成する交流変流器5a、5b及
び5cにより検出された前記インバータ20の三相交流出力
電流の検出値Iu、Iv及びIwとはそれぞれ欠相演算回路21
に加えられる。該演算回路21において、演算増巾器６は
前記直流検出電流Idcの減値変成用演算器であり、電流
比較器８は前記増巾器６の出力値と前記電流検出値Iuと
の比較演算器であり、時限コンデンサ9aと時限抵抗10a
と電圧比較器11aとは前記電流検出値Iuの継続時間に対
する時限継電回路を構成する。同様に電流比較器8bと時
限コンデンサ9bと時限抵抗10bと電圧比較器11bとは前記
電流検出値Ivの比較判定用のものであり、電流比較器8c
と時限コンデンサ9cと時限抵抗10cと電圧比較器11cとは
前記電流検出値Iwの比較判定用のものである。
イオード３を基本素子とする三相トランジスタインバー
タ20に電力を供給し、該インバータ20は三相負荷22に対
し三相可変周波数交流電力を供給する。前記インバータ
20の入力側直流電流検出用の直流変流器４の検出電流Id
cと出力交流変流回路５を構成する交流変流器5a、5b及
び5cにより検出された前記インバータ20の三相交流出力
電流の検出値Iu、Iv及びIwとはそれぞれ欠相演算回路21
に加えられる。該演算回路21において、演算増巾器６は
前記直流検出電流Idcの減値変成用演算器であり、電流
比較器８は前記増巾器６の出力値と前記電流検出値Iuと
の比較演算器であり、時限コンデンサ9aと時限抵抗10a
と電圧比較器11aとは前記電流検出値Iuの継続時間に対
する時限継電回路を構成する。同様に電流比較器8bと時
限コンデンサ9bと時限抵抗10bと電圧比較器11bとは前記
電流検出値Ivの比較判定用のものであり、電流比較器8c
と時限コンデンサ9cと時限抵抗10cと電圧比較器11cとは
前記電流検出値Iwの比較判定用のものである。
論理和素子（OR素子）12は電圧比較器11a、11b及び11c
それぞれの出力信号を入力としその出力信号は周波数リ
ミッタ７の出力信号と共に論理積素子（AND素子）13に
入力され該素子13の出力信号が所要のインバータ20の欠
相検出信号となる。
それぞれの出力信号を入力としその出力信号は周波数リ
ミッタ７の出力信号と共に論理積素子（AND素子）13に
入力され該素子13の出力信号が所要のインバータ20の欠
相検出信号となる。
この発明の実施例において、前記直流電流Idcは演算増
巾器６に入力され該増巾器６において1/2に減値されIdc
/2となって出力される。該電流値Idc/2は前記三相交流
出力電流検出値Iu、Iv及びIwとの比較演算の基準値とな
るものであり、前記インバータ20の三相交流出力各相に
欠相異常のない場合には前記電流Iu、Iv及びIwのそれぞ
れがその時間変動において必づ通過する値として設定さ
れたものである。上記の交直両電流の大小比較演算は、
前記電流Iu、Iv及びIwに応じてそれぞれ電流比較器8a、
8b及び8cにおいて行なはれる。例えばＵ相電流に関して
は前記電流Iuが前記基準値Idc/2より小となると電流比
較器8aは出力信号を発し次段時限コンデンサ9aの端子電
圧Vcは負電位V-から正電位V+に向って充電昇圧し逆に前
記電流Iuがその基準値Idc/2より大となると電流比較器8
aはその出力を反転し時限コンデンサ9aの端子電圧Vcは
負電位V-にリセットされる。前記Ｕ相出力回路が正常な
場合には前記端子電圧Vcの充電及びリセット動作は前記
電流Iuの各サイクル毎に繰り返され且つ該電圧Vcの値が
零電位0Vに達することはない。上記の電圧Vc及び電流Iu
の変動模様を第２図に示す。第２図において、もし時刻
Tfにおいて前記電流Iuが欠相消滅すると前記端子電圧Vc
は時間Ts経過後零電位0Vに達しこの時点で次段電圧比較
器11aは欠相発生を示す出力信号を発する。すなわち前
記時間Tsは前記時限継電回路の設定時間を与えるもので
あり、時限コンデンサ9aの値Ｃと時限抵抗10aの値Ｒと
によりRs＝0.693RCで与えられる。因に前記端子電圧Vc
の充電時定数はRCである。
巾器６に入力され該増巾器６において1/2に減値されIdc
/2となって出力される。該電流値Idc/2は前記三相交流
出力電流検出値Iu、Iv及びIwとの比較演算の基準値とな
るものであり、前記インバータ20の三相交流出力各相に
欠相異常のない場合には前記電流Iu、Iv及びIwのそれぞ
れがその時間変動において必づ通過する値として設定さ
れたものである。上記の交直両電流の大小比較演算は、
前記電流Iu、Iv及びIwに応じてそれぞれ電流比較器8a、
8b及び8cにおいて行なはれる。例えばＵ相電流に関して
は前記電流Iuが前記基準値Idc/2より小となると電流比
較器8aは出力信号を発し次段時限コンデンサ9aの端子電
圧Vcは負電位V-から正電位V+に向って充電昇圧し逆に前
記電流Iuがその基準値Idc/2より大となると電流比較器8
aはその出力を反転し時限コンデンサ9aの端子電圧Vcは
負電位V-にリセットされる。前記Ｕ相出力回路が正常な
場合には前記端子電圧Vcの充電及びリセット動作は前記
電流Iuの各サイクル毎に繰り返され且つ該電圧Vcの値が
零電位0Vに達することはない。上記の電圧Vc及び電流Iu
の変動模様を第２図に示す。第２図において、もし時刻
Tfにおいて前記電流Iuが欠相消滅すると前記端子電圧Vc
は時間Ts経過後零電位0Vに達しこの時点で次段電圧比較
器11aは欠相発生を示す出力信号を発する。すなわち前
記時間Tsは前記時限継電回路の設定時間を与えるもので
あり、時限コンデンサ9aの値Ｃと時限抵抗10aの値Ｒと
によりRs＝0.693RCで与えられる。因に前記端子電圧Vc
の充電時定数はRCである。
第３図は第２図に示す周波数ｆのＵ相電流Iu（ｆ）とそ
の1/2の周波数をもつ電流 とに対する欠相検出動作模様を併記したものであり、該
両電流が正常な場合には前記端子電圧Vcの充電及び放電
動作周期は前記電流Iu（ｆ）及び に関しそれぞれT0及びT2となる。また前記端子電圧Vcが
電圧比較器11aの動作信号電位0Vに達する時間T1は前記
時間T2より短くT0より長くなる。従って前記電流 に関してはその正常動作時にも電圧比較器11aによる欠
相信号発生の不都合が生じることになる。これを避ける
ために前記時限継電回路の設定時間Tsは前記インバータ
20の最低運転周波数での電流波形における前記T2相当時
間に対し適当な余裕をもったより長い時間として決定さ
れる。該設定時間Tsは前記の他相電流Iv及びIwに関して
もそれぞれの欠相確認用時間として共通に用いられ、そ
れぞれの欠相確認演算結果はＵ相電流Iuの場合と同様に
してそれぞれ電圧比較器11b及び11cから出力され、電圧
比較器11aの出力信号と共に論理和素子（OR素子）12に
対する入力信号となる。該OR素子12の出力信号は、前記
インバータ20の規定最低運転周波数以上において出力信
号を発する周波数リミッタ７の出力信号と共に論理積素
子（AND素子）13に入力され、該両信号が同時に入力さ
れたこれを条件に該AND素子は出力信号Ｓを発する。従
って該信号Ｓは前記時限継電回路の設定時間Tsによる時
間的確認と周波数リミッタ７による周波数確認との二者
による制約を受けその信頼性を高めたものであり、前記
インバータ20の運転週波数が規定値以上にある状態で該
インバータ20の三相交流出力相のいづれかに欠相異常が
発生した場合に出力される欠相検出信号である。
の1/2の周波数をもつ電流 とに対する欠相検出動作模様を併記したものであり、該
両電流が正常な場合には前記端子電圧Vcの充電及び放電
動作周期は前記電流Iu（ｆ）及び に関しそれぞれT0及びT2となる。また前記端子電圧Vcが
電圧比較器11aの動作信号電位0Vに達する時間T1は前記
時間T2より短くT0より長くなる。従って前記電流 に関してはその正常動作時にも電圧比較器11aによる欠
相信号発生の不都合が生じることになる。これを避ける
ために前記時限継電回路の設定時間Tsは前記インバータ
20の最低運転周波数での電流波形における前記T2相当時
間に対し適当な余裕をもったより長い時間として決定さ
れる。該設定時間Tsは前記の他相電流Iv及びIwに関して
もそれぞれの欠相確認用時間として共通に用いられ、そ
れぞれの欠相確認演算結果はＵ相電流Iuの場合と同様に
してそれぞれ電圧比較器11b及び11cから出力され、電圧
比較器11aの出力信号と共に論理和素子（OR素子）12に
対する入力信号となる。該OR素子12の出力信号は、前記
インバータ20の規定最低運転周波数以上において出力信
号を発する周波数リミッタ７の出力信号と共に論理積素
子（AND素子）13に入力され、該両信号が同時に入力さ
れたこれを条件に該AND素子は出力信号Ｓを発する。従
って該信号Ｓは前記時限継電回路の設定時間Tsによる時
間的確認と周波数リミッタ７による周波数確認との二者
による制約を受けその信頼性を高めたものであり、前記
インバータ20の運転週波数が規定値以上にある状態で該
インバータ20の三相交流出力相のいづれかに欠相異常が
発生した場合に出力される欠相検出信号である。
上記のようにこの発明はインバータの交流出力各相の欠
相検出を該交流各相電流それぞれの大きさとその継続時
間による直接判定により行なうために、従来手段に比し
て回路構成の単純化と簡素化とを計っており原理的に三
相を含む多相交流回路に一般的に適用できると共に出力
交流電流の瞬断等に対する誤検出を回避し得るように信
頼性の向上を計ったものである。
相検出を該交流各相電流それぞれの大きさとその継続時
間による直接判定により行なうために、従来手段に比し
て回路構成の単純化と簡素化とを計っており原理的に三
相を含む多相交流回路に一般的に適用できると共に出力
交流電流の瞬断等に対する誤検出を回避し得るように信
頼性の向上を計ったものである。
第１図はこの発明の実施例を示す回路図、第２図は第１
図に対応してＵ相電流欠相時を例とする検出動作波形
図、第３図は第２図に対してインバータ出力周波数が1/
2に低下した場合を併記した検出動作波形図、第４図の
（ａ）は三相交流出力電流が各相共に正常な場合の各相
電流波形図、第４図の（ｂ）は前記（ａ）図においてＷ
相欠相時のＵ相及びＶ相電流の波形図である。 １……直流電源、２……トランジスタ、３……転流ダイ
オード、４……直流変流器、５……出力交流変流回路、
5a.5b.5c……交流変流器、６……演算増巾器、７……周
波数リミッタ、8a.8b.8c……電流比較器、9a.9b.9c……
時限コンデンサ、10a.10b.10c……時限抵抗、11a.11b.1
1c……電圧比較器、12……OR素子、13……AND素子、20
……インバータ、21……欠相演算回路、22……インバー
タ負荷、Ｓ……インバータ欠相信号。
図に対応してＵ相電流欠相時を例とする検出動作波形
図、第３図は第２図に対してインバータ出力周波数が1/
2に低下した場合を併記した検出動作波形図、第４図の
（ａ）は三相交流出力電流が各相共に正常な場合の各相
電流波形図、第４図の（ｂ）は前記（ａ）図においてＷ
相欠相時のＵ相及びＶ相電流の波形図である。 １……直流電源、２……トランジスタ、３……転流ダイ
オード、４……直流変流器、５……出力交流変流回路、
5a.5b.5c……交流変流器、６……演算増巾器、７……周
波数リミッタ、8a.8b.8c……電流比較器、9a.9b.9c……
時限コンデンサ、10a.10b.10c……時限抵抗、11a.11b.1
1c……電圧比較器、12……OR素子、13……AND素子、20
……インバータ、21……欠相演算回路、22……インバー
タ負荷、Ｓ……インバータ欠相信号。
Claims (1)
- 【請求項１】インバータの直流入力電流値を検出する直
流変流器と、該インバータの多相交流出力電流の各相電
流値をそれぞれ検出する複数の交流変流器と、前記直流
変流器の検出電流値を適当な値に減値変成する演算増巾
器と、該演算増巾器の出力値を基準値として前記多相交
流出力電流の各相検出値との大小を判別する複数の電流
比較器と、該比較器出力信号を入力とする複数の時限継
電回路と、該複数の時限継電回路出力信号を入力とする
論理和素子と前記インバータの出力交流周波数が特定値
以上にある場合に出力信号を発する周波数リミッタと、
該リミッタ出力信号と前記論理和素子の出力信号とを入
力とする論理積素子とから成り、前記演算増巾器による
電流基準値よりも前記多相交流出力電流の各相電流検出
値の方が小である期間が前記インバータの最低動作周波
数との関係で決定され且つ前記複数の時限継電回路に共
通の値として設定される設定時間よりも長くなった場合
には前記インバータの出力欠相状態として欠相信号を発
することを特徴とするインバータの欠相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239750A JPH071978B2 (ja) | 1986-10-08 | 1986-10-08 | インバ−タの欠相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239750A JPH071978B2 (ja) | 1986-10-08 | 1986-10-08 | インバ−タの欠相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6395813A JPS6395813A (ja) | 1988-04-26 |
| JPH071978B2 true JPH071978B2 (ja) | 1995-01-11 |
Family
ID=17049370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61239750A Expired - Lifetime JPH071978B2 (ja) | 1986-10-08 | 1986-10-08 | インバ−タの欠相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071978B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040921A (ja) * | 2002-07-04 | 2004-02-05 | Meidensha Corp | 電動車輌の制御方法 |
| JP4697579B2 (ja) * | 2004-12-07 | 2011-06-08 | 株式会社安川電機 | 電力変換装置と欠相検出方法 |
| JP7043352B2 (ja) * | 2018-06-14 | 2022-03-29 | キヤノン電子管デバイス株式会社 | 電源装置及び回転陽極ｘ線管装置 |
-
1986
- 1986-10-08 JP JP61239750A patent/JPH071978B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6395813A (ja) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW405294B (en) | Power conversion device | |
| US4180853A (en) | Two-stage commutation circuit for an inverter | |
| US4336585A (en) | Selective commutation for an inverter | |
| GB2337643A (en) | Power converter | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| JPH099645A (ja) | インバータ装置 | |
| JP2791157B2 (ja) | インバータ装置の異常検出装置 | |
| JPH05232157A (ja) | 電圧低下検出装置 | |
| US4458283A (en) | Static protective relay | |
| JP3287121B2 (ja) | 電圧低下検出回路 | |
| JPH11174105A (ja) | 交流フィルタ回路の異常検出装置 | |
| JPH02272365A (ja) | 開閉器制御装置の位相検出回路 | |
| JPS61157217A (ja) | 短絡および過負荷監視装置 | |
| JPS6229962B2 (ja) | ||
| EP0007920B1 (en) | Auxiliary commutation circuit for an inverter | |
| JP2929466B2 (ja) | 不正電流検出回路 | |
| JPH10201136A (ja) | 無停電電源装置 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPH01110266A (ja) | 電圧低下検出回路 | |
| JP2597025Y2 (ja) | インバータの直流短絡検出装置 | |
| JPS6334427Y2 (ja) | ||
| KR100236259B1 (ko) | 전력변환장치의 퓨우즈고장 검출장치 | |
| JPS61285080A (ja) | 電流形インバ−タの転流失敗検知装置 | |
| JP2000193686A (ja) | 交流電圧の異常を検出する電圧検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |