[go: up one dir, main page]

JPH07183568A - Photodetector - Google Patents

Photodetector

Info

Publication number
JPH07183568A
JPH07183568A JP5326740A JP32674093A JPH07183568A JP H07183568 A JPH07183568 A JP H07183568A JP 5326740 A JP5326740 A JP 5326740A JP 32674093 A JP32674093 A JP 32674093A JP H07183568 A JPH07183568 A JP H07183568A
Authority
JP
Japan
Prior art keywords
light receiving
light
silicon substrate
groove
receiving portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5326740A
Other languages
Japanese (ja)
Inventor
Akihiko Hiroe
昭彦 廣江
Shunsuke Fujita
俊介 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5326740A priority Critical patent/JPH07183568A/en
Publication of JPH07183568A publication Critical patent/JPH07183568A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 受光部のジャンクション端部への電界集中を
防いでエッジブレークダウンをなくし素子の電気的な信
頼性を高めると共に、簡略化したプロセスを用いて高集
積化が行える受光素子を提供する。 【構成】 単結晶シリコン基板5上に少なくともアバラ
ンシェフォトダイオードとして機能する受光部7を有す
る受光素子において、受光部7の周辺部に、単結晶シリ
コン基板5をエッチングして受光部端面Aの傾斜が緩や
かな溝10を形成した。
(57) [Abstract] [Purpose] It is possible to prevent electric field concentration at the junction end of the light receiving part to eliminate edge breakdown, improve the electrical reliability of the device, and perform high integration using a simplified process. A light receiving element is provided. In a light-receiving element having at least a light-receiving portion 7 functioning as an avalanche photodiode on a single-crystal silicon substrate 5, the single-crystal silicon substrate 5 is etched in the peripheral portion of the light-receiving portion 7 so that an inclination of a light-receiving portion end face A A gentle groove 10 was formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光通信、光ピックアッ
プ等の分野で用いられるプロセス技術により作製される
受光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving element manufactured by a process technique used in the fields of optical communication, optical pickup and the like.

【0002】[0002]

【従来の技術】従来、プロセス技術を用いて作製される
受光素子の構造としては、図6に示すように、pn接合
の選択拡散によるプレーナ構造が最もよく用いられてい
る。この場合、pn接合からなる受光部1において、降
伏(アバランシェ・ブレークダウン)は、小さな電圧を
印加することにより、中央の平坦な中央平坦部2よりも
先に、端部の破線で囲まれた拡散周辺部3において生じ
る。このように拡散周辺部3において発生するアバラン
シェ・ブレークダウン現象は、エッジ・ブレークダウン
(edge breakdown)と呼ばれ、電圧を増加しても単に電
流が流れるだけで、中央平坦部2においてpn接合の逆
方向電圧はほとんど増加せず、これによりアバランシェ
・フォトダイオードとしての機能を発揮することができ
ない。
2. Description of the Related Art Conventionally, as a structure of a light receiving element manufactured by using a process technique, a planar structure by selective diffusion of a pn junction is most often used as shown in FIG. In this case, the breakdown (avalanche breakdown) in the light receiving portion 1 formed of the pn junction is surrounded by the broken line at the end before the flat central flat portion 2 by applying a small voltage. It occurs in the diffusion peripheral portion 3. The avalanche breakdown phenomenon that occurs in the diffusion peripheral portion 3 in this way is called edge breakdown, and even if the voltage is increased, only a current flows, and the pn junction of the central flat portion 2 The reverse voltage hardly increases, so that it cannot function as an avalanche photodiode.

【0003】そこで、受光部1の中央にある中央平坦部
2のpn接合領域でアバランシェ・ブレークダウンを生
じさせるためには、拡散周辺部3のブレークダウン電圧
を中央平坦部2のブレークダウン電圧よりも高く設定し
なければならない。このようなことから、拡散周辺部3
を、図7に示すように、不純物濃度勾配が小さく、曲率
半径の大きな傾斜型接合のガードリング(guard ring)
構造に形成し、これにより拡散周辺部3のブレークダウ
ン電圧を高く設定する必要がある。
Therefore, in order to cause avalanche breakdown in the pn junction region of the central flat portion 2 at the center of the light receiving portion 1, the breakdown voltage of the diffusion peripheral portion 3 is set to be lower than the breakdown voltage of the central flat portion 2. Must also be set high. Because of this, the diffusion peripheral part 3
As shown in FIG. 7, a guard ring of an inclined junction having a small impurity concentration gradient and a large radius of curvature is formed.
It is necessary to form the structure so that the breakdown voltage of the diffusion peripheral portion 3 is set high.

【0004】[0004]

【発明が解決しようとする課題】上述したようにアバラ
ンシェフォトダイオードにおいては、受光部1のエッジ
(拡散周辺部3)でのアバランシェ・ブレークダウンを
防ぐために、ガードリング構造とするのが一般的であ
る。特に、III−V族系のアバランシェフォトダイオー
ドでは、pnジャンクションの部分を斜めに形成し電界
強度を低くするいわゆるメサ構造とすることも実験室的
には可能であるが、シリコンを基板とする場合にはその
ようなメサ構造とすることができないため、ガードリン
グ構造などの拡散条件を工夫することは必須の条件とな
っている。このようにガードリング構造とすることによ
り、ジャンクションのエッジへの電界集中を防止して、
拡散周辺部3のブレークダウン電圧を高く設定する作製
方法がとられている。しかし、受光部1のジャンクショ
ンのエッジでの不純物濃度を薄くしたり、濃度勾配を緩
く設定するなどの拡散条件を工夫する方法では、製造プ
ロセスが煩雑となり、しかも、実際問題としてアバラン
シェフォトダイオードをシリコン基板上に集積すること
ができないという問題がある。
As described above, the avalanche photodiode generally has a guard ring structure in order to prevent avalanche breakdown at the edge of the light receiving portion 1 (diffusion peripheral portion 3). is there. In particular, in a III-V group avalanche photodiode, it is possible in the laboratory to form a so-called mesa structure in which the pn junction is formed obliquely to reduce the electric field strength, but when using silicon as the substrate Since such a mesa structure cannot be formed, it is indispensable to devise a diffusion condition such as a guard ring structure. By using a guard ring structure in this way, it is possible to prevent electric field concentration on the edges of the junction,
A manufacturing method is adopted in which the breakdown voltage of the diffusion peripheral portion 3 is set high. However, the method of devising the diffusion conditions such as reducing the impurity concentration at the edge of the junction of the light receiving section 1 or setting the concentration gradient gently complicates the manufacturing process, and as a practical matter, the avalanche photodiode is There is a problem that it cannot be integrated on the substrate.

【0005】[0005]

【課題を解決するための手段】請求項1記載の発明で
は、単結晶シリコン基板上に少なくともアバランシェフ
ォトダイオードとして機能する受光部を有する受光素子
において、前記受光部の周辺部に、前記単結晶シリコン
基板をエッチングして受光部端面の傾斜が緩やかな溝を
形成した。
According to a first aspect of the present invention, in a light receiving element having a light receiving portion functioning as at least an avalanche photodiode on a single crystal silicon substrate, the single crystal silicon is provided around the light receiving portion. The substrate was etched to form a groove having a gentle slope on the end surface of the light receiving portion.

【0006】請求項2記載の発明では、請求項1記載の
発明において、少なくとも2つのアバランシェフォトダ
イオードの受光部を同一基板上に隣接して形成し、これ
ら隣接された受光部のうち少なくとも一対の受光部間に
単結晶シリコン基板をエッチングして溝を形成した。
According to a second aspect of the present invention, in the first aspect of the present invention, the light receiving portions of at least two avalanche photodiodes are formed adjacent to each other on the same substrate, and at least a pair of the light receiving portions adjacent to each other are formed. A groove was formed by etching the single crystal silicon substrate between the light receiving portions.

【0007】請求項3記載の発明では、請求項1記載の
発明において、アルカリ系のエッチャントによる異方性
エッチングを用いて溝を形成した。
According to a third aspect of the invention, in the first aspect of the invention, the groove is formed by using anisotropic etching with an alkaline etchant.

【0008】請求項4記載の発明では、請求項3記載の
発明において、単結晶シリコン基板として、(100)
面の面方位をもつ基板を用いた。
According to the invention of claim 4, in the invention of claim 3, the single crystal silicon substrate is (100)
A substrate having a plane orientation was used.

【0009】請求項5記載の発明では、請求項3記載の
発明において、単結晶シリコン基板をエッチングするエ
ッチャントとして、ヒドラジンやエチレンジアミンピロ
カテコール等のアルカリ金属を含まない溶液を用いた。
According to a fifth aspect of the invention, in the third aspect of the invention, a solution containing no alkali metal such as hydrazine or ethylenediaminepyrocatechol is used as an etchant for etching the single crystal silicon substrate.

【0010】[0010]

【作用】請求項1記載の発明においては、シリコン基板
からなるアバランシェフォトダイオードの受光部の周辺
部をエッチングして端面の傾斜が緩やかな溝を形成する
ことにより、受光部のジャンクション端面への電界集中
を防いでエッジブレークダウンをなくすことが可能とな
り、また、製造プロセスが簡単なメサ構造の基板を作製
することが可能となる。
According to the present invention, the electric field to the junction end surface of the light receiving portion is formed by etching the peripheral portion of the light receiving portion of the avalanche photodiode made of a silicon substrate to form a groove having a gentle slope. It is possible to prevent concentration and eliminate edge breakdown, and it is possible to manufacture a substrate having a mesa structure with a simple manufacturing process.

【0011】請求項2記載の発明においては、一つの基
板上に隣接して複数のアバランシェフォトダイオードの
受光部を形成する際に、それら受光部間の分割を基板に
エッチングして形成された溝によって行うことにより、
受光部間の距離を短くすることが可能となる。
According to the second aspect of the present invention, when the light receiving portions of a plurality of avalanche photodiodes are formed adjacent to each other on one substrate, a groove formed by etching the division between the light receiving portions on the substrate. By doing
It is possible to shorten the distance between the light receiving parts.

【0012】請求項3記載の発明においては、アルカリ
系のエッチャントを用いて異方性エッチングにより溝を
形成することにより、受光部端面の傾斜が一段と緩やか
となり、素子の電気的な安定性を一段と高めることが可
能となる。
According to the third aspect of the present invention, by forming the groove by anisotropic etching using an alkaline etchant, the inclination of the end face of the light receiving portion becomes much gentler, and the electrical stability of the device is further enhanced. It is possible to raise it.

【0013】請求項4記載の発明においては、シリコン
基板の面方位を(100)面とすることにより、受光部
の周囲全体を溝で囲む場合にはその四方全てを斜めの面
で囲むことが可能となり、また、一つの基板上に複数の
アバランシェフォトダイオードを集積しその受光部間を
溝で分割する場合には、溝の底面のなす角度が小さくな
るため、受光部の間隔を一段と短くすることが可能とな
る。
According to the fourth aspect of the present invention, by setting the plane orientation of the silicon substrate to be the (100) plane, when the entire periphery of the light receiving portion is surrounded by the groove, all four sides thereof can be surrounded by oblique surfaces. If a plurality of avalanche photodiodes are integrated on one substrate and the light receiving parts are divided by grooves, the angle formed by the bottom surface of the grooves will be smaller, and the distance between the light receiving parts will be further shortened. It becomes possible.

【0014】請求項5記載の発明においては、エッチャ
ントとして用いる溶液をアルカリ金属を含まない溶液と
することにより、酸化膜中への汚染源となる可動イオン
の取込みを減らし、パターン間の電気的絶縁性を高める
ことが可能となる。
According to the invention of claim 5, the solution used as the etchant is a solution containing no alkali metal to reduce the uptake of mobile ions as a contamination source into the oxide film, thereby electrically insulating the patterns. It becomes possible to raise.

【0015】[0015]

【実施例】本発明の一実施例を図1に基づいて説明す
る。本実施例では、単結晶シリコン基板上に少なくとも
アバランシェフォトダイオードとして機能する受光部を
有する受光素子において、受光部の周辺部に、単結晶シ
リコン基板をエッチングして受光部端面の傾斜が緩やか
な溝を形成したものである。以下、具体例として、受光
部7の回りを完全に溝10で囲む場合の製造プロセスを
図1(a)〜(d)に基づいて述べる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described with reference to FIG. In this embodiment, in a light-receiving element having at least a light-receiving portion functioning as an avalanche photodiode on a single-crystal silicon substrate, the single-crystal silicon substrate is etched in the peripheral portion of the light-receiving portion to form a groove with a gentle slope on the end surface of the light-receiving portion. Is formed. Hereinafter, as a specific example, a manufacturing process in the case where the light receiving portion 7 is completely surrounded by the groove 10 will be described with reference to FIGS.

【0016】まず、(a)では、P+ 層4aとπ層4b
とからなるP+/π 構造をもつシリコンエピタキシャル
基板5(以下、シリコン基板と呼ぶ)の表面に、不純物
濃度1015/cm3 程度のp層6を全面に形成し、さら
に、このp層6の上部にn+層7(以下、受光部7と呼
ぶ)と、その外側領域にp+ チャンネルストッパー層8
とを形成する。次に、(b)では、基板全面を熱酸化に
より酸化膜9(SiO2 )で覆った後、中央の受光部7
とその外側のp+ チャンネルストッパー層8との間の酸
化膜9を、緩衝フッ酸溶液(HF:NHF4F =1:
6)で選択的に除去し、これにより酸化膜9からなるマ
スクパターンを形成する。次に、(c)では、その形成
されたマスクパターンを介して、p層6の表面をフッ硝
酸(HF:HNO3 =1:3)を用いてエッチングを行
う。これにより、受光部7の受光部端面A(以下、端面
Aと呼ぶ)の傾斜の緩やかな溝10を形成することがで
きる。最後に、(d)では、マスクパターンを除去し、
再びシリコン基板5の上面の熱酸化を行い、基板全面を
酸化膜11(SiO2 )で覆った後、Al等からなる電
極12を配線し、接続線13(例えば、ボンディングワ
イヤ)等を用いて電気的接続を行うことにより、所望と
するアバランシェフォトダイオードを作製することがで
きる。
First, in (a), a P + layer 4a and a π layer 4b are provided.
A p layer 6 having an impurity concentration of about 10 15 / cm 3 is formed on the entire surface of a silicon epitaxial substrate 5 (hereinafter referred to as a silicon substrate) having a P + / π structure composed of N + layer 7 (hereinafter referred to as light-receiving portion 7) on the upper part of the p-channel stopper layer 8 on the outer region thereof.
To form. Next, in (b), after covering the entire surface of the substrate with an oxide film 9 (SiO 2 ) by thermal oxidation, the central light receiving portion 7
The oxide film 9 between the p + channel stopper layer 8 and the outside thereof is covered with a buffered hydrofluoric acid solution (HF: NHF 4 F = 1 :).
It is selectively removed in 6), thereby forming a mask pattern made of the oxide film 9. Next, in (c), the surface of the p layer 6 is etched through the formed mask pattern using hydrofluoric nitric acid (HF: HNO 3 = 1: 3). This makes it possible to form the groove 10 having a gentle slope on the light-receiving-portion end surface A of the light-receiving portion 7 (hereinafter referred to as the end surface A). Finally, in (d), the mask pattern is removed,
The upper surface of the silicon substrate 5 is again thermally oxidized, and the entire surface of the substrate is covered with an oxide film 11 (SiO 2 ). Then, an electrode 12 made of Al or the like is wired and a connection wire 13 (for example, a bonding wire) is used. By making electrical connection, a desired avalanche photodiode can be manufactured.

【0017】上述したように、受光部7の周辺部に位置
するシリコン基板5の上面(p層6)を等方性のエッチ
ングを行うことにより、その受光部7の端面Aに一段と
単純な構造での傾斜の緩やかなメサ構造の溝10を形成
することができ、これによりジャンクション端面への電
界集中を防ぎその端面Aでのブレークダウンを防止する
ことができる。また、このような傾斜の緩やかな溝10
を形成することにより、従来のガードリング構造のよう
な拡散条件を工夫する複雑な製造プロセスが不要とな
り、プロセスの簡略化を図ることができる。
As described above, the upper surface (p layer 6) of the silicon substrate 5 located in the peripheral portion of the light receiving portion 7 is isotropically etched, so that the end face A of the light receiving portion 7 has a much simpler structure. It is possible to form the groove 10 having a mesa structure with a gradual inclination, and by doing so, it is possible to prevent electric field concentration on the junction end face and prevent breakdown at the end face A. Moreover, the groove 10 having such a gentle slope is used.
By forming, the complicated manufacturing process for devising the diffusion conditions, such as the conventional guard ring structure, becomes unnecessary, and the process can be simplified.

【0018】次に、本発明の第二の実施例を図2に基づ
いて説明する。なお、前述した第一の実施例と同一部分
についての説明は省略し、その同一部分については同一
符号を用いる。前述した第一の実施例では、フッ硝酸を
用いてシリコン基板5の上面の等方性エッチングを行う
ことにより、アバランシェフォトダイオードの受光部7
の端面に溝10を形成した。これに対して、本実施例で
は、アルカリ系のエッチャントを用いて異方性エッチン
グを行うことにより、V溝14を形成するようにしたも
のである。具体的には、ヒドラジン−水和物を用いて、
温度を80°Cを保ってエッチングを行った。従って、
このようにヒドラジンを用いて異方性エッチングを行っ
てV溝14を形成することにより、受光部7の端面Aの
傾斜を一段と緩やかにすることができ、アバランシェフ
ォトダイオードの電気的特性の安定性を一段と向上させ
ることができる。
Next, a second embodiment of the present invention will be described with reference to FIG. The description of the same parts as those in the first embodiment described above will be omitted, and the same reference numerals will be used for the same parts. In the above-described first embodiment, the upper surface of the silicon substrate 5 is isotropically etched by using hydrofluoric nitric acid, so that the light receiving portion 7 of the avalanche photodiode is obtained.
The groove 10 was formed on the end face of the. On the other hand, in the present embodiment, the V groove 14 is formed by performing anisotropic etching using an alkaline etchant. Specifically, using hydrazine-hydrate,
Etching was performed while maintaining the temperature at 80 ° C. Therefore,
As described above, anisotropic etching is performed using hydrazine to form the V-shaped groove 14, whereby the inclination of the end face A of the light receiving portion 7 can be made more gradual, and the stability of the electrical characteristics of the avalanche photodiode can be improved. Can be further improved.

【0019】次に、本発明の第三の実施例を図3に基づ
いて説明する。なお、前述した第一、二の実施例と同一
部分についての説明は省略し、その同一部分については
同一符号を用いる。本実施例では、アバランシェフォト
ダイオードとして機能する受光部を有する受光素子にお
いて、受光部を同一基板上に少なくとも2つ隣接して形
成し、これら受光部のうち少なくとも一対の受光部間に
シリコン基板5の上面をエッチングしてV溝14を形成
したものである。以下、具体的な製造プロセスについて
述べる。まず、第一の実施例と同様に、シリコン基板5
を用いてその上部にp層6を形成した後、受光部7a,
7bとなるn+ 層を約10μm離して隣接して形成す
る。次に、このようにして形成された2つの受光部7
a,7bの間の部分を除いて、p+ チャンネルストッパ
ー層8とガードリング15とを形成した。次に、熱酸化
により基板全面を酸化膜11(SiO2 、図2参照)で
覆った後、2つの受光部7a,7bの間の部分のみを緩
衝フッ酸溶液を用いて開口除去し、第二の実施例と同様
にヒドラジン−水和物を用いて異方性エッチングを行
い、これにより2つの受光部7a,7b間に傾斜の緩や
かなV溝14を形成する。最後に、塗布された酸化膜1
1を除去した後、基板全面を再び熱酸化により同様な酸
化膜11で覆った後、電極12の形成を行い、これによ
り2分割された受光部7a,7bをもつアバランシェフ
ォトダイオードを作製することができる。
Next, a third embodiment of the present invention will be described with reference to FIG. The description of the same parts as those of the first and second embodiments described above is omitted, and the same reference numerals are used for the same parts. In this embodiment, in a light receiving element having a light receiving portion that functions as an avalanche photodiode, at least two light receiving portions are formed adjacently on the same substrate, and the silicon substrate 5 is provided between at least a pair of light receiving portions among these light receiving portions. The upper surface of is etched to form the V groove 14. The specific manufacturing process will be described below. First, as in the first embodiment, the silicon substrate 5
After forming the p-layer 6 on top of it by using the
Nb layers 7b are formed adjacent to each other with a distance of about 10 μm. Next, the two light receiving portions 7 formed in this way
The p + channel stopper layer 8 and the guard ring 15 were formed except for the portion between a and 7b. Next, the entire surface of the substrate is covered with an oxide film 11 (SiO 2 , see FIG. 2) by thermal oxidation, and then only the portion between the two light receiving portions 7a and 7b is opened and removed by using a buffered hydrofluoric acid solution. Anisotropic etching is performed using hydrazine hydrate in the same manner as in the second embodiment, whereby the V groove 14 having a gentle slope is formed between the two light receiving portions 7a and 7b. Finally, the applied oxide film 1
After removing 1, the whole surface of the substrate is again covered with a similar oxide film 11 by thermal oxidation, and then an electrode 12 is formed to thereby manufacture an avalanche photodiode having light receiving portions 7a and 7b divided into two. You can

【0020】上述したように、2つのアバランシェフォ
トダイオードの受光部7a,7bを同一基板上に隣接し
て形成し、その受光部間のみを異方性エッチングにより
V溝14を形成するようにしたので、p+ チャンネルス
トッパー層8やガードリング15をその受光部間に形成
することを避けることができ、これにより受光部7a,
7bの距離を短くとることができるため、高密度な配置
を行うことができる。また、これと同様な作製方法を用
いて、図4に示すように4分割された受光部7a〜7d
を有するアバランシェフォトダイオードを作製すること
ができる。この場合、受光部7a〜7dは互いに近接し
て配置されており、V溝14は各受光部間で縦横に形成
されている。また、図5は、5個の受光部7a〜7eが
アレイ状に配列された場合の例を示すものであり、この
場合にも、各近接配置された受光部間にはV溝14が形
成されている。このように受光部7a〜7eが多数個近
接して形成されるような場合にも、何ら問題なくV溝1
4を形成することができ、素子の集積度を一段と高める
ことができる。
As described above, the light receiving portions 7a and 7b of the two avalanche photodiodes are formed adjacent to each other on the same substrate, and the V groove 14 is formed only between the light receiving portions by anisotropic etching. Therefore, it is possible to avoid the formation of the p + channel stopper layer 8 and the guard ring 15 between the light receiving portions, and thus the light receiving portions 7a, 7a,
Since the distance of 7b can be shortened, high-density arrangement can be performed. Further, by using the same manufacturing method as this, the light receiving portions 7a to 7d are divided into four as shown in FIG.
It is possible to manufacture an avalanche photodiode having In this case, the light receiving portions 7a to 7d are arranged close to each other, and the V groove 14 is formed vertically and horizontally between the light receiving portions. Further, FIG. 5 shows an example of a case where five light receiving portions 7a to 7e are arranged in an array, and in this case also, the V groove 14 is formed between the light receiving portions arranged in proximity to each other. Has been done. Even when a plurality of light receiving portions 7a to 7e are formed close to each other as described above, the V groove 1 can be formed without any problem.
4 can be formed, and the degree of integration of elements can be further increased.

【0021】また、上述した第二及び第三の実施例で
は、異方性エッチング用のエッチャントとしてヒドラジ
ン−水和物を用いたが、単結晶シリコン基板を異方性エ
ッチングすることのできるエッチャントであれば特に限
定されるものではない。例えば、エチレンジアミンピロ
カテコール、水酸化ナトリウム、水酸化カリウムなどを
用いることができる。ただし、これらのエッチャントの
中でナトリウム(Na)やカリウム(K)といったアル
カリ金属を含むエッチャントは、可動イオンの汚染源と
なり、電気的絶縁性等の信頼性の面であまり好ましくな
い。従って、できるなら、単結晶シリコン基板をエッチ
ングするエッチャントとしては、ヒドラジンやエチレン
ジアミンピロカテコール等のアルカリ金属を含まない溶
液を用いた方がよい。
In the second and third embodiments described above, hydrazine hydrate was used as an etchant for anisotropic etching, but an etchant capable of anisotropically etching a single crystal silicon substrate is used. If there is, it is not particularly limited. For example, ethylenediamine pyrocatechol, sodium hydroxide, potassium hydroxide and the like can be used. However, among these etchants, an etchant containing an alkali metal such as sodium (Na) or potassium (K) becomes a contamination source of mobile ions and is not so preferable in terms of reliability such as electrical insulation. Therefore, if possible, it is better to use a solution containing no alkali metal such as hydrazine or ethylenediaminepyrocatechol as an etchant for etching the single crystal silicon substrate.

【0022】また、上述したすべての実施例では、シリ
コン基板5の面方位として(100)面を用いたが、こ
の他に例えば、(110)面などのようにV溝14を形
成できるような面方位であれば特に限定されるものでは
ない。この場合、(100)面と(110)面とを比較
してみると、(100)面に形成されるV溝14は(1
10)面に形成されるものに比べて、V溝14の底面の
なす角度が小さいため、集積化の面で向いている。しか
も、第一の実施例で述べたように、受光部7の周囲を完
全に溝10で囲むような場合には、(110)面を用い
たとすると直交する2方向に形成された溝10の両方を
V溝にすることができないため、このような点において
も(100)面を用いた方が優れている。
Further, in all the above-mentioned embodiments, the (100) plane is used as the plane orientation of the silicon substrate 5, but other than this, for example, the V groove 14 such as the (110) plane can be formed. The orientation of the plane is not particularly limited. In this case, comparing the (100) plane with the (110) plane, the V groove 14 formed on the (100) plane is (1
Since the angle formed by the bottom surface of the V groove 14 is smaller than that formed on the 10) surface, it is suitable in terms of integration. Moreover, as described in the first embodiment, in the case where the light receiving portion 7 is completely surrounded by the groove 10, the groove 10 formed in two directions orthogonal to each other when the (110) plane is used. Since it is not possible to form both V-grooves, it is better to use the (100) plane also in this respect.

【0023】[0023]

【発明の効果】請求項1記載の発明は、単結晶シリコン
基板上に少なくともアバランシェフォトダイオードとし
て機能する受光部を有する受光素子において、前記受光
部の周辺部に、前記単結晶シリコン基板をエッチングし
て受光部端面の傾斜が緩やかな溝を形成したので、受光
部のジャンクション端面への電界集中を防いでエッジブ
レークダウンをなくし、素子の電気的信頼性を高めるこ
とができる。また、製造プロセスが簡単なメサ構造の基
板を作製することができるため、従来のガードリング構
造のような拡散条件を工夫する複雑な製造プロセスを必
須条件とせず、プロセスの簡略化を図ることができる。
According to the invention described in claim 1, in a light receiving element having a light receiving portion functioning as at least an avalanche photodiode on a single crystal silicon substrate, the single crystal silicon substrate is etched in the peripheral portion of the light receiving portion. Since the groove having a gentle slope is formed on the end surface of the light receiving portion, it is possible to prevent electric field concentration on the end surface of the junction of the light receiving portion, eliminate edge breakdown, and improve the electrical reliability of the device. In addition, since it is possible to fabricate a substrate having a mesa structure with a simple manufacturing process, it is possible to simplify the process without making a complicated manufacturing process such as a conventional guard ring structure that devises diffusion conditions into essential conditions. it can.

【0024】請求項2記載の発明は、請求項1記載の発
明において、少なくとも2つのアバランシェフォトダイ
オードの受光部を同一基板上に隣接して形成し、これら
受光部のうち少なくとも一対の受光部間に単結晶シリコ
ン基板をエッチングして溝を形成したので、受光部間の
距離を短くすることができ、同一基板内での集積度を高
めることができる。
According to a second aspect of the invention, in the first aspect of the invention, the light receiving portions of at least two avalanche photodiodes are formed adjacent to each other on the same substrate, and at least a pair of light receiving portions among these light receiving portions are provided. Since the groove is formed by etching the single crystal silicon substrate, the distance between the light receiving portions can be shortened and the degree of integration in the same substrate can be increased.

【0025】請求項3記載の発明は、請求項1記載の発
明において、溝をアルカリ系のエッチャントによる異方
性エッチングを用いて形成したので、受光部端面の傾斜
が一段と緩やかとなり、これにより素子の電気的な安定
性を一段と高めることができる。
According to a third aspect of the present invention, in the first aspect of the invention, the groove is formed by using anisotropic etching with an alkaline etchant, so that the end face of the light-receiving portion has a more gradual inclination. The electrical stability of can be further enhanced.

【0026】請求項4記載の発明は、請求項3記載の発
明において、単結晶シリコン基板として、(100)面
の面方位をもつ基板を用いたので、受光部の周囲全体を
溝で囲むような場合にはその四方全てを斜めの面で囲む
ことができ、また、一つの基板上に複数の受光部を集積
しその受光部間を溝で分割するような場合には溝の底面
のなす角度を小さくさせることができるため、受光部の
間隔を一段と短くすることができ、これにより素子の集
積度を一段と高めることができる。
According to a fourth aspect of the invention, in the third aspect of the invention, since a substrate having a plane orientation of (100) plane is used as the single crystal silicon substrate, the entire periphery of the light receiving portion is surrounded by a groove. In this case, all four sides can be surrounded by diagonal surfaces, and in the case where multiple light receiving parts are integrated on one substrate and the light receiving parts are divided by grooves, the bottom surface of the groove forms Since the angle can be made smaller, the distance between the light receiving portions can be further shortened, which can further increase the degree of integration of the device.

【0027】請求項5記載の発明は、請求項3記載の発
明において、単結晶シリコン基板をエッチングするエッ
チャントを、ヒドラジン、エチレンジアミンピロカテコ
ール等のアルカリ金属を含まない溶液としたので、酸化
膜中への汚染源となる可動イオンの取込みを減らし、パ
ターン間の電気的絶縁性を高めることができ、これによ
り素子の信頼性を一段と高めることができる。
According to a fifth aspect of the invention, in the third aspect of the invention, the etchant for etching the single crystal silicon substrate is a solution containing no alkali metal such as hydrazine or ethylenediaminepyrocatechol. It is possible to reduce the uptake of mobile ions, which are the source of contamination, and to improve the electrical insulation between the patterns, thereby further improving the reliability of the device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一の実施例を示すものであり、受光
素子の受光部の周囲に溝を形成する場合の工程図であ
る。
FIG. 1 shows a first embodiment of the present invention and is a process drawing in the case of forming a groove around a light receiving portion of a light receiving element.

【図2】本発明の第二の実施例を示すものであり、ヒド
ラジンを用いて異方性エッチングによりV溝を形成した
場合の様子を示す断面図である。
FIG. 2 shows a second embodiment of the present invention and is a cross-sectional view showing a state where a V groove is formed by anisotropic etching using hydrazine.

【図3】本発明の第三の実施例を示すものであり、2個
の受光部間にV溝を形成した場合の様子を示す斜視図で
ある。
FIG. 3 shows a third embodiment of the present invention and is a perspective view showing a state where a V groove is formed between two light receiving portions.

【図4】受光部を4分割して形成した場合の形状を示す
平面図である。
FIG. 4 is a plan view showing a shape of a light receiving portion formed by dividing it into four parts.

【図5】受光部をアレイ状に配列した場合の形状を示す
平面図である。
FIG. 5 is a plan view showing the shape of the light receiving parts arranged in an array.

【図6】従来のプレーナ構造の受光素子の形状を示す断
面図である。
FIG. 6 is a cross-sectional view showing the shape of a conventional light receiving element having a planar structure.

【図7】ガードリングがエッジに形成されている場合の
様子を示す断面図である。
FIG. 7 is a cross-sectional view showing a state in which a guard ring is formed on an edge.

【符号の説明】[Explanation of symbols]

5 単結晶シリコン基板 7,7a〜7d 受光部 10,14 溝 A 受光部端面 5 Single crystal silicon substrate 7, 7a to 7d Light receiving part 10, 14 Groove A Light receiving part end face

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 単結晶シリコン基板上に少なくともアバ
ランシェフォトダイオードとして機能する受光部を有す
る受光素子において、前記受光部の周辺部に、前記単結
晶シリコン基板をエッチングして受光部端面の傾斜が緩
やかな溝を形成したことを特徴とする受光素子。
1. A light-receiving element having a light-receiving portion functioning as at least an avalanche photodiode on a single-crystal silicon substrate, wherein the peripheral portion of the light-receiving portion is etched with the single-crystal silicon substrate so that the end face of the light-receiving portion has a gentle inclination. A light-receiving element characterized in that a transparent groove is formed.
【請求項2】 少なくとも2つのアバランシェフォトダ
イオードの受光部を同一基板上に隣接して形成し、これ
ら隣接された受光部のうち少なくとも一対の受光部間に
単結晶シリコン基板をエッチングして溝を形成したこと
を特徴とする請求項1記載の受光素子。
2. A light receiving portion of at least two avalanche photodiodes is formed adjacent to each other on the same substrate, and a groove is formed by etching a single crystal silicon substrate between at least a pair of light receiving portions of these adjacent light receiving portions. The light receiving element according to claim 1, which is formed.
【請求項3】 アルカリ系のエッチャントを用いて異方
性エッチングにより溝を形成したことを特徴とする請求
項1記載の受光素子。
3. The light receiving element according to claim 1, wherein the groove is formed by anisotropic etching using an alkaline etchant.
【請求項4】 単結晶シリコン基板として、(100)
面の面方位をもつ基板を用いたことを特徴とする請求項
3記載の受光素子。
4. A (100) single crystal silicon substrate
The light receiving element according to claim 3, wherein a substrate having a plane orientation of a plane is used.
【請求項5】 単結晶シリコン基板をエッチングするエ
ッチャントとして、ヒドラジンやエチレンジアミンピロ
カテコール等のアルカリ金属を含まない溶液を用いたこ
とを特徴とする請求項3記載の受光素子。
5. The light receiving element according to claim 3, wherein a solution containing no alkali metal such as hydrazine or ethylenediaminepyrocatechol is used as an etchant for etching the single crystal silicon substrate.
JP5326740A 1993-12-24 1993-12-24 Photodetector Pending JPH07183568A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5326740A JPH07183568A (en) 1993-12-24 1993-12-24 Photodetector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5326740A JPH07183568A (en) 1993-12-24 1993-12-24 Photodetector

Publications (1)

Publication Number Publication Date
JPH07183568A true JPH07183568A (en) 1995-07-21

Family

ID=18191157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5326740A Pending JPH07183568A (en) 1993-12-24 1993-12-24 Photodetector

Country Status (1)

Country Link
JP (1) JPH07183568A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086826A (en) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk Photodiode array, solid image pickup unit and radiation detector
WO2008004547A1 (en) * 2006-07-03 2008-01-10 Hamamatsu Photonics K.K. Photodiode array

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086826A (en) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk Photodiode array, solid image pickup unit and radiation detector
WO2008004547A1 (en) * 2006-07-03 2008-01-10 Hamamatsu Photonics K.K. Photodiode array
US8008741B2 (en) 2006-07-03 2011-08-30 Hamamatsu Photonics K.K. Photodiode array
US8610231B2 (en) 2006-07-03 2013-12-17 Hamamatsu Photonics K.K. Photodiode array including channel surrounding part
US9484366B2 (en) 2006-07-03 2016-11-01 Hamamatsu Phonotics K.K. Photodiode array
US10050069B2 (en) 2006-07-03 2018-08-14 Hamamatsu Photonics K.K. Photodiode array
US10396107B2 (en) 2006-07-03 2019-08-27 Hamamatsu Photonics K.K. Photodiode array

Similar Documents

Publication Publication Date Title
JPS59117271A (en) Semiconductor device with pressure sensing element and its manufacturing method
JPH1098172A (en) Semiconductor photodetector
JPH05175537A (en) Photo diode array and manufacture thereof
JPH04225285A (en) Silicon photodiode for monolithic integrated circuits and its manufacturing method
US3953264A (en) Integrated heater element array and fabrication method
US4035607A (en) Integrated heater element array
JP4095746B2 (en) Semiconductor light receiving device and manufacturing method
JP3161515B2 (en) Method for manufacturing semiconductor device
JPH07183568A (en) Photodetector
JPS63299144A (en) Method of separating interface sealed by oxide protective layer for pad
JPH0471344B2 (en)
JPS6244415B2 (en)
CN110112274B (en) Vertical structure chip and manufacturing method
JPS5939044A (en) Method for manufacturing insulation-separated integrated circuit substrate
JPS6155253B2 (en)
JPS6226837A (en) Manufacture of semiconductor device
JPH10173160A (en) Method for manufacturing semiconductor device
JPH06252381A (en) Schottky barrier diode manufacturing method
KR20010094513A (en) Method for fabricating waveguide photodetectors based on selective area growth technology
JP2610420B2 (en) Etching method for semiconductor substrate
JPH03151635A (en) Manufacture of semiconductor device
JPS6244430B2 (en)
JPH01161766A (en) Manufacture of semiconductor device
CN117894876A (en) Photodiode and preparation method thereof
JPS6116545A (en) Manufacture of semiconductor integrated device