JPH07175075A - Active matrix type liquid crystal panel - Google Patents
Active matrix type liquid crystal panelInfo
- Publication number
- JPH07175075A JPH07175075A JP32188393A JP32188393A JPH07175075A JP H07175075 A JPH07175075 A JP H07175075A JP 32188393 A JP32188393 A JP 32188393A JP 32188393 A JP32188393 A JP 32188393A JP H07175075 A JPH07175075 A JP H07175075A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- short
- circuit bus
- bus lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はアクティブマトリックス
型液晶表示装置に関し、特に静電気対策及び断線対策冗
長に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to protection against static electricity and redundancy against disconnection.
【0002】[0002]
【従来の技術】特開平3−134628に記載されてい
るようにアクティブマトリックス型液晶表示パネルに図
4に示す等価回路を備えたものが知られている。この液
晶パネルは、表示媒体として液晶層を間に挟んで対向配
置されたアクティブマトリックス基板と対向基板とを有
する。対向基板には、表示媒体側のほぼ全面にわたって
対向電極27が形成されている。一方のアクティブマト
リックス基板には走査電極としてのゲートバスライン2
1及び信号配線としてのソースバスライン22が交差す
る状態で配置され、両バスライン21と22とで囲まれ
た領域には薄膜トランジスタ23と画素電極26とが配
置されている。この薄膜トランジスタ23は、ゲートバ
スライン21、ソースバスライン22及び画素電極26
に接続されており、ゲートバスライン21に送られるゲ
ート信号によりオン、オフ制御が行われ、オンの時にソ
ースバスライン22を介して入力されるソース信号を画
素電極26に与える。この画素電極26と対向基板側に
形成された上記対向電極27とは、前記液晶層を挟んで
対向し、コンデンサとして機能する液晶セル24を構成
する。2. Description of the Related Art As described in JP-A-3-134628, an active matrix type liquid crystal display panel having an equivalent circuit shown in FIG. 4 is known. This liquid crystal panel has, as a display medium, an active matrix substrate and a counter substrate which are arranged to face each other with a liquid crystal layer interposed therebetween. A counter electrode 27 is formed on the counter substrate over substantially the entire surface of the display medium. A gate bus line 2 as a scanning electrode is provided on one of the active matrix substrates.
1 and a source bus line 22 as a signal line are arranged in a state of intersecting each other, and a thin film transistor 23 and a pixel electrode 26 are arranged in a region surrounded by both bus lines 21 and 22. The thin film transistor 23 includes a gate bus line 21, a source bus line 22, and a pixel electrode 26.
Is turned on and off by a gate signal sent to the gate bus line 21, and supplies a source signal input via the source bus line 22 to the pixel electrode 26 when turned on. The pixel electrode 26 and the counter electrode 27 formed on the counter substrate side face each other with the liquid crystal layer interposed therebetween, and form a liquid crystal cell 24 that functions as a capacitor.
【0003】上記ゲートバスライン21及びソースバス
ライン22の総ての端部には、短絡バスライン25が接
続されている。この短絡バスライン25は、液晶表示パ
ネルを製造する工程において発生する静電気により薄膜
トランジスタ23が破壊するのを防止するために設けて
いる。また、この短絡バスライン25とゲートバスライ
ン21との間を接続し、かつ短絡バスライン25とソー
スバスライン22との間を接続して、非線形素子10が
設けられている。この非線形素子10は、基準電位配線
である短絡バスライン25と非線形抵抗として電気的に
結合しているため静電気により発生するゲートバスライ
ン21及びソースバスライン22間の電圧を制御するよ
うになっている。従来、例えば薄膜トランジスタなどの
構成のものが用いられている。A short circuit bus line 25 is connected to all ends of the gate bus line 21 and the source bus line 22. The short circuit bus line 25 is provided to prevent the thin film transistor 23 from being broken by static electricity generated in the process of manufacturing the liquid crystal display panel. Further, the non-linear element 10 is provided by connecting the short-circuit bus line 25 and the gate bus line 21 and connecting the short-circuit bus line 25 and the source bus line 22. Since the non-linear element 10 is electrically coupled to the short-circuit bus line 25 which is the reference potential wiring as a non-linear resistance, it controls the voltage between the gate bus line 21 and the source bus line 22 generated by static electricity. There is. Conventionally, a structure such as a thin film transistor has been used.
【0004】なお、非線形素子10を設けた理由は、以
下の通りである。すなわち、短絡バスライン25は、一
般に液晶表示パネルの製造が完成すると、アクティブマ
トリックス基板の端部を欠落させることにより除去され
る。しかし、本従来例では、完成された液晶表示パネル
を使用して行われ、その後の組み立て工程での静電対策
を可能とすべく、非線形素子10を設けるようにしてあ
る。また、この非線形素子10の存在により、液晶表示
パネルの完成品に短絡バスラインを残した状態でも組み
立て工程を行う事が可能となっている。The reason for providing the non-linear element 10 is as follows. That is, the short circuit bus line 25 is generally removed by cutting off the end portion of the active matrix substrate when the manufacture of the liquid crystal display panel is completed. However, in this conventional example, the non-linear element 10 is provided so that the completed liquid crystal display panel is used and electrostatic countermeasures can be taken in the subsequent assembly process. Further, due to the existence of the non-linear element 10, it is possible to perform the assembling process even when the short-circuit bus line is left in the completed product of the liquid crystal display panel.
【0005】[0005]
【発明が解決しようとする課題】上記短絡バスライン2
5を残した液晶表示パネルは、静電気破壊の対策として
有効である。しかしながら、非線形素子10は、上述し
た様に薄膜トランジスタなどの構成のものが用いられて
いるので、スルホールを形成させるなどの理由により製
造工程の複雑化や、非線形素子10部分でのリーク不良
の発生等が招来されるという問題点があった。本発明で
は、このような従来技術の課題を解決すべくなされたも
のであり、短絡バスラインを残すべく非線形素子を形成
しても製造工程の増加がなく、しかも非線形素子での不
良発生を抑制でき、さらに、薄膜トランジスタアレーの
欠陥不良率を改善させることができる構造のアクティブ
マトリックス型液晶パネルを提供することを目的とす
る。The short-circuited bus line 2 described above is to be solved.
The liquid crystal display panel with No. 5 left is effective as a measure against electrostatic breakdown. However, since the non-linear element 10 has a structure such as a thin film transistor as described above, the manufacturing process is complicated due to formation of through holes, and a leak failure occurs in the non-linear element 10. There was a problem that was invited. The present invention has been made to solve such a problem of the conventional technique. Even if a non-linear element is formed to leave a short-circuit bus line, the number of manufacturing steps does not increase, and the occurrence of defects in the non-linear element is suppressed. It is another object of the present invention to provide an active matrix type liquid crystal panel having a structure capable of improving the defect defect rate of the thin film transistor array.
【0006】[0006]
【課題を解決するための手段】本発明の液晶表示パネル
は、液晶層を間にはさんで対向配置された一対の絶縁性
基板の一方の基板が、その面内に複数の走査配線と複数
の信号配線とが相互に交差する状態に形成され、両基板
の交差部近傍部分に接続したスイッチング素子が画素電
極に接続された構成となっており、他方の基板がその面
内に画素電極と向かい合って対向電極が形成された構成
となっているアクティブマトリックス型液晶表示パネル
において、上記走査配線の端部及び/又は信号配線の端
部に、一部を重畳して導電材料からなる短絡バスライン
が配線され、該短絡バスラインと上記走査配線端部とが
重畳する部分に、走査配線端部又は短絡バスラインを陽
極酸化してなる絶縁薄膜が短絡バスラインと走査配線端
部との間に形成され、及び/又は短絡バスラインと信号
配線端部とが重畳する部分に、信号配線端部又は短絡バ
スラインを陽極酸化してなる絶縁薄膜が短絡バスライン
と信号配線端部との間に形成され、この短絡バスライン
を走査配線及び/又は信号配線の端子領域において、そ
れぞれ複数のブロックに分割することにより上記目的が
達成される。In a liquid crystal display panel of the present invention, one of a pair of insulating substrates, which are opposed to each other with a liquid crystal layer interposed therebetween, has a plurality of scanning wirings and a plurality of scanning wirings in its surface. Signal wiring is formed so as to intersect with each other, and the switching element connected to the vicinity of the intersection of both substrates is connected to the pixel electrode, and the other substrate is connected to the pixel electrode in its plane. In an active matrix type liquid crystal display panel having a structure in which opposed electrodes are formed facing each other, a short circuit bus line partially made of a conductive material at an end of the scanning line and / or an end of a signal line. Is provided, and an insulating thin film formed by anodizing the scanning line end or the shorting bus line is provided between the shorting bus line and the scanning line end at a portion where the shorting bus line and the scanning line end overlap. Formed And / or an insulating thin film formed by anodizing the signal wiring end portion or the short circuit bus line is formed between the short circuit bus line and the signal wiring end portion at a portion where the short circuit bus line and the signal wiring end portion overlap. The above object is achieved by dividing the short-circuited bus line into a plurality of blocks in the terminal areas of the scanning wiring and / or the signal wiring.
【0007】[0007]
【作用】絶縁薄膜を挟んで重畳する短絡バスライン部分
と走査配線端部とは、非線形素子として機能する金属−
絶縁膜−金属の3層構造をしたMIM素子を構成する。
また、絶縁膜を挟んで重畳する短絡バスライン部分と信
号配線端部とは、非線形素子として機能するMIM素子
を形成する。上記MIM素子は、通常駆動電圧である3
0V程度以下の電圧印加に対して、駆動信号に影響を与
えることのない抵抗値、例えば1MΩ程度以上の高抵抗
になる。一方、静電気により発生する100V程度以上
の高電圧に対しては、例えば数100kΩ程度より小さ
い低抵抗となり、印加された静電気の電荷を拡散させ
る。よって、この短絡バスラインは、通常の駆動時の表
示特性に影響をあたえないため、パネル完成品に付加す
ることができ、パネル完成以降の組み立て工程での静電
気対策として効果がある。又、MIM素子の絶縁膜は、
この絶縁薄膜を結果的に挟む短絡バスラインと配線との
うちの一方を陽極酸化法を適用して形成している。陽極
酸化法は、走査配線と信号配線との交差部や薄膜トラン
ジスタ部で発生する短絡不良を防止すべく、従来より液
晶表示パネルの製造工程中に使用されているのでMIM
素子を形成するために新たな製造工程を導入する必要が
ない。The short-circuit bus line portion and the scanning wiring end portion, which overlap each other with the insulating thin film sandwiched therebetween, are formed of metal-
An MIM element having an insulating film-metal three-layer structure is formed.
In addition, the short-circuit bus line portion and the signal wiring end portion that overlap with each other with the insulating film interposed therebetween form an MIM element that functions as a non-linear element. The MIM element has a normal driving voltage of 3
When a voltage of about 0 V or less is applied, the resistance value does not affect the drive signal, for example, a high resistance of about 1 MΩ or more. On the other hand, for a high voltage of about 100 V or more generated by static electricity, the resistance becomes lower than, for example, about several 100 kΩ, and the charge of the applied static electricity is diffused. Therefore, this short-circuit bus line does not affect the display characteristics during normal driving, and can be added to the finished panel product, and is effective as a countermeasure against static electricity in the assembly process after the panel is completed. Also, the insulating film of the MIM element is
One of the short-circuit bus line and the wiring that sandwich the insulating thin film as a result is formed by applying the anodic oxidation method. The anodization method has been used in the manufacturing process of a liquid crystal display panel in order to prevent a short circuit defect that occurs at the intersection of the scanning wiring and the signal wiring and the thin film transistor portion.
No new manufacturing steps need to be introduced to form the device.
【0008】[0008]
【実施例】以下に本発明の実施例を説明する。図1は本
実施例のアクティブマトリックス型液晶表示パネルの等
価回路を示す。この液晶表示パネルは、表示媒体として
の液晶層を間に挟んで対向配置されたアクティブマトリ
ックス基板と対向基板とを有する。対向基板には、表示
媒体側のほぼ全面にわたって対向電極8が形成されてい
る。一方のアクティブマトリックス基板にはベースとな
る絶縁性基板16の上に、走査配線としてのゲートバス
ライン1及び信号配線としてのソースバスライン2が交
差する状態に配線され、両バスライン1と2とで囲まれ
た領域には薄膜トランジスタ3と画素電極7とが配置さ
れている。上記薄膜トランジスタ3はゲートバスライン
1及び信号配線としてのソースバスライン2及び画素電
極7に接続されておりゲートバスライン1へ送られるゲ
ート信号によりオンオフ制御が行われ、オンのときにソ
ースバスライン2を介して入力されるソース信号を画素
電極7に与える。この画素電極7と対向基板側に形成さ
れた上記対向電極8とは前記液晶層を挟んで対向しコン
デンサとして機能する液晶セル4を構成する。EXAMPLES Examples of the present invention will be described below. FIG. 1 shows an equivalent circuit of the active matrix type liquid crystal display panel of this embodiment. This liquid crystal display panel has an active matrix substrate and a counter substrate which are opposed to each other with a liquid crystal layer as a display medium interposed therebetween. The counter electrode 8 is formed on almost the entire surface of the counter substrate on the display medium side. On one of the active matrix substrates, a gate bus line 1 serving as a scanning wiring and a source bus line 2 serving as a signal wiring are arranged on an insulating substrate 16 serving as a base so as to intersect with each other. The thin film transistor 3 and the pixel electrode 7 are arranged in a region surrounded by. The thin film transistor 3 is connected to the gate bus line 1, the source bus line 2 as a signal line, and the pixel electrode 7, and on / off control is performed by a gate signal sent to the gate bus line 1. When the thin film transistor 3 is on, the source bus line 2 A source signal input through the pixel electrode 7 is applied to the pixel electrode 7. The pixel electrode 7 and the counter electrode 8 formed on the counter substrate side face each other with the liquid crystal layer sandwiched therebetween to form a liquid crystal cell 4 functioning as a capacitor.
【0009】上記ゲートバスライン1及びソースバスラ
イン2のすべての端部には、この総ての端部と一部を重
畳して短絡バスライン5が形成されている。この短絡バ
スライン5は液晶表示パネルを製造する工程において発
生する静電気により薄膜トランジスタ3が破壊するのを
防止するために設けている。又この短絡バスライン5は
ゲートバスライン1を複数本(例えばa本ずつ)、複数
個(例えばb個ずつ)のブロック及びソースバスライン
2を複数本(例えばc本ずつ)複数個(例えばd個ず
つ)のブロックに等しく分割する様に配置してある。図
1の様に、それぞれ短絡バスライン5はコの字型のパタ
ーンになっており両端2箇所がゲートバスライン1とソ
ースバスライン2と同様に外部と接続できるように電極
端子13がもうけられている。さらに、この短絡バスラ
イン5とゲートバスライン1とを接続し、かつ短絡バス
ライン5とソースバスライン2とを接続して非線形素子
として機能するMIM素子6が設けられている。Short-circuit bus lines 5 are formed at all end portions of the gate bus line 1 and the source bus line 2 so as to partially overlap all the end portions. The short circuit bus line 5 is provided to prevent the thin film transistor 3 from being destroyed by static electricity generated in the process of manufacturing the liquid crystal display panel. The short-circuit bus lines 5 include a plurality of gate bus lines 1 (for example, a lines each), a plurality of blocks (for example, b lines), and a plurality of source bus lines 2 (for example, c lines). It is arranged so that it is divided equally into blocks. As shown in FIG. 1, each short-circuit bus line 5 has a U-shaped pattern, and electrode terminals 13 are provided at both ends so that they can be connected to the outside like the gate bus line 1 and the source bus line 2. ing. Further, an MIM element 6 is provided which connects the short-circuit bus line 5 and the gate bus line 1 and connects the short-circuit bus line 5 and the source bus line 2 to function as a non-linear element.
【0010】一例としてソースバスライン2sに断線3
0が生じ表示欠陥が起こった場合について説明する。液
晶表示パネルが完成した後、断線した入力側及び非入力
側のソースバスライン2sと短絡バスライン5sa、5
sbとのそれぞれの交点14及び15において、ソース
バスライン2sのメタルと短絡バスライン5sa、5s
bのメタルを例えばレーザーでメルティングし、それぞ
れショートさせる。さらに液晶表示パネルにLSI液晶
ドライバーを搭載したTCPと、コントロール回路を搭
載したPWB基板をそれぞれ実装することで入力側のソ
ース信号を入力側の短絡バスライン5sa、TCP及び
PWB基板にもうけられているジャンパー線を介し、反
対の非入力側のTCPに設けられているジャンパー線及
び短絡バスライン5sbを介して同じソース信号を入力
することにより、断線による欠陥を見かけ上修正するこ
とが可能になる。これにより、欠陥による液晶表示パネ
ルの歩留りを改善することができる。As an example, the source bus line 2s is disconnected 3
A case where 0 occurs and a display defect occurs will be described. After the liquid crystal display panel is completed, the input side and non-input side source bus lines 2s and short circuit bus lines 5sa, 5
At the respective intersections 14 and 15 with sb, the metal of the source bus line 2s and the short-circuit bus lines 5sa, 5s
The metal of b is melted by, for example, a laser and short-circuited. Further, by mounting the TCP having the LSI liquid crystal driver mounted on the liquid crystal display panel and the PWB substrate mounting the control circuit, respectively, the source signal on the input side is provided to the short circuit bus line 5sa on the input side, the TCP and the PWB substrate. By inputting the same source signal via the jumper wire and the jumper wire provided on the TCP on the opposite non-input side and the short-circuit bus line 5sb, it becomes possible to apparently correct the defect due to the disconnection. As a result, the yield of the liquid crystal display panel due to defects can be improved.
【0011】図2はMIM素子6の近傍部分を示す断面
図である。このMIM素子6は前記絶縁性基板16の上
に配線されたゲートバスライン1(又はソースバスライ
ン2)と短絡バスライン5との交差部に、ゲートバスラ
イン1(又はソースバスライン2)と短絡バスライン5
とで挟まれた絶縁薄膜9が形成された構造となってい
る。実際のアクティブマトリックス基板は短絡バスライ
ン5より下側に存在するゲートバスライン1及びソース
バスライン2の材料にTaを使用し、短絡バスライン5
と重畳するその表面部分に陽極酸化法で陽極酸化を行
う。これにより短絡バスライン5と重畳するゲートバス
ライン1部分及びソースバスライン2部分の上にTa酸
化膜からなる絶縁薄膜9を形成し、この絶縁薄膜9の上
をTiからなる短絡バスライン5がその一部で覆った状
態に形成されている。なお陽極酸化はゲートバスライン
1及びソースバスライン2に対し部分的に行う必要はな
く全面に行っても良い。FIG. 2 is a sectional view showing a portion near the MIM element 6. The MIM element 6 has a gate bus line 1 (or source bus line 2) at the intersection of the gate bus line 1 (or source bus line 2) and the short-circuit bus line 5 wired on the insulating substrate 16. Short circuit bus line 5
It has a structure in which an insulating thin film 9 sandwiched between and is formed. In an actual active matrix substrate, Ta is used as a material for the gate bus line 1 and the source bus line 2 existing below the short bus line 5, and the short bus line 5 is used.
Anodization is performed on the surface portion overlapping with the anodizing method. As a result, an insulating thin film 9 made of a Ta oxide film is formed on the gate bus line 1 portion and the source bus line 2 portion which overlap the short circuit bus line 5, and the short circuit bus line 5 made of Ti is formed on the insulating thin film 9. It is formed so as to be covered with a part thereof. The anodic oxidation need not be partially performed on the gate bus line 1 and the source bus line 2, but may be performed on the entire surface.
【0012】かかる構成のMIM素子6は図5に示すよ
うに、通常駆動電圧である30V程度以下の電圧印加に
対して駆動信号に影響を与えることのない抵抗値、例え
ば1MΩ程度以上の高抵抗となり、一方静電気等により
発生する100V程度以上の高電圧に対しては例えば数
100KΩ程度より小さい低抵抗となり、印加された静
電気の電荷を拡散させる。即ちMIM素子6は非線形素
子として機能する。As shown in FIG. 5, the MIM element 6 having such a configuration has a resistance value that does not affect the drive signal when a voltage of about 30 V which is a normal drive voltage is applied, for example, a high resistance of about 1 MΩ or more. On the other hand, for a high voltage of about 100 V or higher generated by static electricity or the like, the resistance becomes low, for example, about several hundred KΩ, and the applied static charge is diffused. That is, the MIM element 6 functions as a non-linear element.
【0013】したがって、本発明による場合には、この
ようなMIM素子6と短絡バスライン5とを形成しパネ
ル完成品の状態でも付加させておくと静電気によりゲー
トバスライン1とソースバスライン2との間に高電圧が
生じた場合短絡バスライン5のMIM素子6は低抵抗と
なり高電圧が印加されるゲートバスライン1及びソース
バスライン2と短絡バスライン5の間が低抵抗で接続さ
れた状態となる。この結果ゲートバスライン1又はソー
スバスライン2を介して印加された静電気の電荷は低抵
抗となったMIM素子6を介して短絡バスライン5側に
拡散していくため静電気により液晶表示パネルの薄膜ト
ランジスタが破壊するのを防止することができる。逆に
通常の駆動時にはMIM素子6が高抵抗となって表示特
性に影響を与えないため短絡バスライン5をパネル完成
品に付加することができる。又、上述する短絡バスライ
ン5及びMIM素子6を備えた液晶表示パネルにおいて
はパネル完成以降の組み立て工程での静電気対策として
効果がある。Therefore, in the case of the present invention, if the MIM element 6 and the short-circuit bus line 5 are formed and added even in the state of the panel finished product, the gate bus line 1 and the source bus line 2 are statically charged. When a high voltage is generated between the short-circuit bus line 5, the MIM element 6 of the short-circuit bus line 5 has a low resistance, and the gate bus line 1 and the source bus line 2 to which the high voltage is applied and the short-circuit bus line 5 are connected with a low resistance. It becomes a state. As a result, the static charge applied through the gate bus line 1 or the source bus line 2 diffuses to the short-circuit bus line 5 side through the low resistance MIM element 6, so that static electricity causes a thin film transistor of the liquid crystal display panel. Can be prevented from being destroyed. On the contrary, since the MIM element 6 has a high resistance during normal driving and does not affect the display characteristics, the short-circuit bus line 5 can be added to the finished panel product. Further, the liquid crystal display panel having the short circuit bus line 5 and the MIM element 6 described above is effective as a countermeasure against static electricity in the assembly process after the panel is completed.
【0014】図3に本実施例のMIM素子を設けた場合
と設けない場合の静電気印加電圧による静電破壊率を示
す。MIM素子を設けていないものでは400V程度で
薄膜トタンジスタが破壊されるのに対してMIM素子を
設けているものでは1000V付近まで耐えており約6
00V程度耐圧が改善されている。FIG. 3 shows the electrostatic breakdown rates by the static electricity applied voltage with and without the MIM element of this embodiment. Without the MIM element, the thin-film transistor is destroyed at about 400V, whereas with the MIM element, it withstands up to about 1000V.
The breakdown voltage is improved by about 00V.
【0015】またMIM素子6の絶縁薄膜は陽極酸化法
を適用して形成されているのでピンホールが少なく均一
性の高いものとなっている。この陽極酸化法はゲートバ
スライン1とソースバスライン2との交差部や薄膜トラ
ンジスタ3で発生する短絡不良を防止するための絶縁薄
膜の形成に従来より用いられていることからMIM素子
6を形成するために新たな製造工程を追加する必要はな
い。更にMIM素子6の構造が簡単であるので欠陥発生
の少ない短絡バスライン5の形成が可能となる。Since the insulating thin film of the MIM element 6 is formed by applying the anodic oxidation method, it has few pinholes and is highly uniform. Since this anodization method has been conventionally used for forming an insulating thin film for preventing a short circuit defect occurring at the intersection of the gate bus line 1 and the source bus line 2 and the thin film transistor 3, the MIM element 6 is formed. Therefore, it is not necessary to add a new manufacturing process. Furthermore, since the structure of the MIM element 6 is simple, it is possible to form the short circuit bus line 5 with few defects.
【0016】本実施例ではゲートバスライン1及びソー
スバスライン2を陽極酸化してMIM素子6を形成して
いるが、本発明はこれに限らず短絡バスライン5を陽極
酸化させ、短絡バスライン5上にゲートバスライン1及
びソースバスライン2を形成しても良い。又MIM素子
6の形状については本実施例と異なってもよい。In this embodiment, the gate bus line 1 and the source bus line 2 are anodized to form the MIM element 6. However, the present invention is not limited to this, and the short circuit bus line 5 is anodized to form the short circuit bus line. The gate bus line 1 and the source bus line 2 may be formed on the wiring 5. The shape of the MIM element 6 may be different from that of this embodiment.
【0017】上記実施例ではゲートバスライン1及びソ
ースバスライン2の材料にTaを使用しているが本発明
はTaに限定するものではない。またゲートバスライン
1とソースバスライン2とで材料が異なっても良い。一
方の短絡バスライン5の材料にTiを使用しているが、
本発明はTiに限定するものではない。但しゲートバス
ライン1とソースバスライン2との材料及び短絡バスラ
イン5の材料はMIM素子6としての機能を有効に確保
できるもの同士が好ましい。Although Ta is used as the material for the gate bus line 1 and the source bus line 2 in the above embodiment, the present invention is not limited to Ta. Further, the gate bus line 1 and the source bus line 2 may be made of different materials. Although Ti is used as the material for one of the short circuit bus lines 5,
The present invention is not limited to Ti. However, the materials of the gate bus line 1 and the source bus line 2 and the material of the short circuit bus line 5 are preferably those capable of effectively ensuring the function of the MIM element 6.
【0018】[0018]
【発明の効果】以上詳述したように本発明による場合に
は、液晶表示パネルの製造工程及び液晶表示パネルが完
成した後の組み立て工程においても製造工程で発生する
静電気によるライン欠陥等の不良発生を防止することが
可能となる。更に、短絡バスラインとゲートバスライン
及びソースバスラインを接続させる非線形素子としてピ
ンホールが少なく均一性の高い絶縁薄膜形成が可能であ
る陽極酸化法を用いてMIM素子を形成するので製造工
程を増やすことなく短絡バスラインを容易にかつ不良発
生を防止して形成することが可能となる。さらに短絡バ
スラインが図1の様にゲート及びソース側で分割されて
いるのでゲートバスライン又はソースバスラインの断線
を修正することができ液晶表示パネルの良品率向上が達
成され得る。As described in detail above, according to the present invention, defects such as line defects due to static electricity generated in the manufacturing process of the liquid crystal display panel and in the assembling process after the liquid crystal display panel is completed are generated. Can be prevented. Further, since the MIM element is formed by using the anodic oxidation method as the non-linear element for connecting the short-circuited bus line to the gate bus line and the source bus line, it is possible to form a highly uniform insulating thin film with few pinholes, the number of manufacturing steps is increased. Without this, it becomes possible to easily form the short-circuit bus line and prevent the occurrence of defects. Further, since the short-circuited bus line is divided on the gate and source sides as shown in FIG. 1, disconnection of the gate bus line or the source bus line can be corrected, and improvement in the yield rate of the liquid crystal display panel can be achieved.
【図1】本発明のアクティブマトリックス型液晶表示パ
ネルの配線を示す図である。FIG. 1 is a diagram showing wiring of an active matrix type liquid crystal display panel of the present invention.
【図2】本発明のアクティブマトリックス型液晶表示パ
ネルに使用されるMIM素子の断面図である。FIG. 2 is a cross-sectional view of an MIM element used in the active matrix type liquid crystal display panel of the present invention.
【図3】液晶表示パネルの静電耐圧強度を示した図であ
る。FIG. 3 is a diagram showing the electrostatic breakdown strength of a liquid crystal display panel.
【図4】従来のアクティブマトリックス型液晶表示パネ
ルの等価回路図である。FIG. 4 is an equivalent circuit diagram of a conventional active matrix type liquid crystal display panel.
【図5】MIMの特性を示した図である。FIG. 5 is a diagram showing characteristics of MIM.
1 ゲートバスライン 2 ソースバスライン 2s 断線ソースバスライン 3 薄膜トランジスタ(TFT) 4 液晶セル 5 短絡バスライン 5sa 信号入力側短絡バスライン 5sb 信号非入力側短絡バスライン 6 MIM素子 7 画素電極 8 対向電極 9 絶縁膜 10 非線形素子 11 ゲート電極端子 12 ソース電極端子 13 短絡バスライン電極端子 14 ソースバスラインと短絡バスラインとの交点 15 ソースバスラインと短絡バスラインとの交点 16 絶縁性基板 21 ゲートバスライン 22 ソースバスライン 23 薄膜トランジスタ(TFT) 24 液晶セル 25 短絡バスライン 26 画素電極 27 対向電極 28 ゲート電極端子 29 ソース電極端子 30 断線箇所 1 gate bus line 2 source bus line 2s open source bus line 3 thin film transistor (TFT) 4 liquid crystal cell 5 short circuit bus line 5sa signal input side short circuit bus line 5sb signal non-input side short circuit bus line 6 MIM element 7 pixel electrode 8 counter electrode 9 Insulating film 10 Non-linear element 11 Gate electrode terminal 12 Source electrode terminal 13 Short-circuit bus line electrode terminal 14 Intersection of source bus line and short-circuit bus line 15 Intersection of source bus line and short-circuit bus line 16 Insulating substrate 21 Gate bus line 22 Source bus line 23 Thin film transistor (TFT) 24 Liquid crystal cell 25 Short-circuit bus line 26 Pixel electrode 27 Counter electrode 28 Gate electrode terminal 29 Source electrode terminal 30 Disconnection point
Claims (3)
の絶縁性基板の一方の基板が、その面内に複数の走査配
線と複数の信号配線とが相互に交差する状態に配置さ
れ、両配線の各交差部近傍部分に接続したスイッチング
素子が画素電極に接続され、他方の基板がその面内に画
素電極と向かい合って対向電極が形成され、上記走査配
線の端部及び/又は上記信号配線の端部に、一部を重畳
して導電材料からなる短絡バスラインが配線され、該短
絡バスラインと上記走査配線端部とが重畳する部分の間
に絶縁薄膜が形成され、及び/又は短絡バスラインと信
号配線端部とが重畳する部分の間に絶縁薄膜が形成され
る液晶表示パネルにおいて、上記短絡バスラインが走査
配線の端子領域及び/又は信号配線の端子領域でそれぞ
れ複数本に分割されていることを特徴とするアクティブ
マトリックス型液晶表示パネル。1. A pair of insulative substrates, which are opposed to each other with a liquid crystal layer interposed therebetween, are arranged such that a plurality of scanning wirings and a plurality of signal wirings intersect each other in the plane thereof. The switching element connected to the vicinity of each intersection of both wirings is connected to the pixel electrode, and the other substrate is formed with an opposite electrode facing the pixel electrode in its surface, and the end portion of the scanning wiring and / or the above A short-circuit bus line made of a conductive material is partially overlapped with the end portion of the signal wiring, and an insulating thin film is formed between a portion where the short-circuit bus line and the scanning wiring end portion overlap with each other, and / Alternatively, in the liquid crystal display panel in which the insulating thin film is formed between the portions where the short-circuit bus line and the end portion of the signal wiring overlap, a plurality of the short-circuit bus lines are provided in the scanning wiring terminal area and / or the signal wiring terminal area. Divided into An active matrix type liquid crystal display panel characterized by being
の信号配線と上記短絡バスラインが所定箇所で非線形素
子と電気的に結合していることを特徴とする請求項1記
載の液晶表示パネル。2. The liquid crystal display according to claim 1, wherein the plurality of scanning wirings and / or the plurality of signal wirings and the short-circuit bus line are electrically coupled to a non-linear element at a predetermined position. panel.
は信号配線端部とが重畳する部分に陽極酸化してなる絶
縁薄膜が形成された金属−絶縁膜−金属(MIM)構造
になっていることを特徴とする請求項1に記載の液晶表
示パネル。3. A metal-insulating film-metal (MIM) structure in which an insulating thin film formed by anodic oxidation is formed in a portion where the short-circuit bus line and the scanning wiring end portion and / or the signal wiring end portion overlap each other. The liquid crystal display panel according to claim 1, wherein the liquid crystal display panel is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32188393A JPH07175075A (en) | 1993-12-21 | 1993-12-21 | Active matrix type liquid crystal panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32188393A JPH07175075A (en) | 1993-12-21 | 1993-12-21 | Active matrix type liquid crystal panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175075A true JPH07175075A (en) | 1995-07-14 |
Family
ID=18137473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32188393A Pending JPH07175075A (en) | 1993-12-21 | 1993-12-21 | Active matrix type liquid crystal panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175075A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304305B1 (en) | 1997-10-20 | 2001-10-16 | Nec Corporation | Active matrix liquid crystal display |
| JP2015118387A (en) * | 2004-05-21 | 2015-06-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1993
- 1993-12-21 JP JP32188393A patent/JPH07175075A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304305B1 (en) | 1997-10-20 | 2001-10-16 | Nec Corporation | Active matrix liquid crystal display |
| JP2015118387A (en) * | 2004-05-21 | 2015-06-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9536937B2 (en) | 2004-05-21 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a rectifying element connected to a pixel of a display device |
| US10115350B2 (en) | 2004-05-21 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having rectifying elements connected to a pixel of a display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358660B1 (en) | Display panel | |
| US6411348B2 (en) | Active matrix substrate and producing method of the same | |
| US6118508A (en) | Liquid crystal displays including reference electrode lines that extend across multiple pixels | |
| KR0140971B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JP3066569B2 (en) | Liquid crystal display | |
| JP3343739B2 (en) | Liquid crystal display device and active element substrate | |
| JPH07175075A (en) | Active matrix type liquid crystal panel | |
| JPWO1997034190A1 (en) | liquid crystal display device | |
| JPH11174970A (en) | Thin film device | |
| JP3244447B2 (en) | Liquid crystal display | |
| JP3418684B2 (en) | Active matrix type liquid crystal display | |
| KR100719916B1 (en) | Thin film transistor liquid crystal display with means for line open and interlayer short repair | |
| JP2687967B2 (en) | Liquid crystal display | |
| JPH0750278B2 (en) | Liquid crystal display | |
| JPH1068962A (en) | LCD panel | |
| JP3418683B2 (en) | Active matrix type liquid crystal display | |
| JP3327739B2 (en) | Active matrix substrate | |
| US6341005B1 (en) | Method for producing liquid crystal device with conductors arranged in a matrix | |
| JP3202804B2 (en) | Manufacturing method of liquid crystal display | |
| JP3272137B2 (en) | Liquid crystal display | |
| KR20010064400A (en) | Tft-lcd having means for data line open repair | |
| JPH04278927A (en) | active matrix display device | |
| JPH02275413A (en) | Manufacture of matrix type display device | |
| JP2004133480A (en) | Manufacturing method of liquid crystal device | |
| JPH03204620A (en) | Liquid crystal display panel |