[go: up one dir, main page]

JPH07162157A - 多層基板 - Google Patents

多層基板

Info

Publication number
JPH07162157A
JPH07162157A JP5306824A JP30682493A JPH07162157A JP H07162157 A JPH07162157 A JP H07162157A JP 5306824 A JP5306824 A JP 5306824A JP 30682493 A JP30682493 A JP 30682493A JP H07162157 A JPH07162157 A JP H07162157A
Authority
JP
Japan
Prior art keywords
filling metal
power element
multilayer substrate
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5306824A
Other languages
English (en)
Other versions
JP3520540B2 (ja
Inventor
Yasutomi Asai
浅井  康富
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP30682493A priority Critical patent/JP3520540B2/ja
Priority to DE4443424A priority patent/DE4443424B4/de
Publication of JPH07162157A publication Critical patent/JPH07162157A/ja
Application granted granted Critical
Publication of JP3520540B2 publication Critical patent/JP3520540B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W40/10
    • H10W40/226
    • H10W40/257
    • H10W70/611
    • H10W70/685
    • H10W70/63
    • H10W72/381
    • H10W72/5363
    • H10W90/737
    • H10W90/754

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 過渡ならびに定常熱抵抗を下げることができ
る多層基板を提供することにある。 【構成】 表層の絶縁層1aに熱伝導性のよい熱伝達用
導体としての充填金属4が充填され、その充填金属4上
にパワー素子6が配置されている。そして。パワー素子
6で発生した熱は表層の絶縁層1aの充填金属4に伝達
され放熱される。又、充填金属4には、高融点材料であ
るMoの粒子とアルミ粒子の混合物が使用されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は多層基板に関するもの
である。
【0002】
【従来の技術】従来、多層基板においては、例えば、図
12に示すように、多層よりなるセラミック基板31上
にCuやAgよりなる厚膜導体32が印刷焼成にて形成
され、その上に半田33を介してMoやCuよりなるヒ
ートシンク34が配置され、さらにその上に半田35を
介してパワー素子36が実装されている。尚、図中、3
7はワイヤであり、38はチップターミナルである。
【0003】
【発明が解決しようとする課題】ところが、この構造で
は、過渡的な熱抵抗を下げる必要があるものは、ヒート
シンク34を厚く(体積を増加)しなければならず、ヒ
ートシンク34のコストアップ及び実装容積の拡大を招
いていた。さらに、定常熱抵抗を下げるためには、熱伝
導性のよい基板材料を用いる必要があり、これは材料の
コストアップにつながる。又、定常熱抵抗を下げるため
にはヒートシンク34を薄くしてパワー素子から基板底
面までの距離を小さくし、基板底面からの放熱性を向上
させる必要があったが、ヒートシンク34を薄くするこ
とは過渡熱抵抗を下げることと相反することとなってし
まっていた。
【0004】そこで、この発明の目的は、過渡ならびに
定常熱抵抗を下げることができる多層基板を提供するこ
とにある。
【0005】
【課題を解決するための手段】この発明は、複数の絶縁
層からなる多層基板上にパワー素子を配置し、一以上の
絶縁層のパワー素子下部領域に前記パワー素子の熱伝達
用導体を充填した多層基板をその要旨とする。
【0006】
【作用】パワー素子で発生した熱は、基板内に充填され
た熱伝達用導体を通して伝達され放熱される。この際、
従来のヒートシンクが基板内に配置されていると考える
ならば熱伝達用導体の体積を大きくすることにより過渡
熱抵抗を下げることができ、このように過渡熱抵抗を下
げることができるのでヒートシンクを薄くして定常熱抵
抗を下げることが可能となる。換言すれば、従来のよう
に表層の上方に突出したヒートシンクは不要、もしくは
ヒートシンクを小さくすることが可能となる。
【0007】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図1に全体構成図を示す。3つのア
ルミナよりなる絶縁層1a,1b,1cを重ねて多層基
板2が形成されている。多層基板2の最上層の絶縁層1
aにおける所定領域には充填金属収納用貫通部3が形成
され、この充填金属収納用貫通部3内に熱伝導性のよい
熱伝達用導体としての充填金属4が充填されている。こ
の充填金属4は、絶縁層1bにおける内層配線5と電気
的に接続されている。又、充填金属4には、高融点材料
であるMo(モリブデン)粒子とアルミナ粒子の混合物
が用いられている。ここで、Mo(モリブデン)は、そ
の熱伝導度が0.328cal・cm-1deg-1
-1(20℃)、融点が2622±10℃である。他の充
填金属4としては、高融点材料であるW(タングステ
ン)粒子とアルミナ粒子の混合物、あるいは、Mo(モ
リブデン)粒子とW(タングステン)粒子とアルミナ粒
子との混合物が使用される。ここで、W(タングステ
ン)は、その熱伝導度が0.382cal・cm-1de
-1-1(20℃)、融点が3382℃である。
【0008】充填金属4の上にはパワー素子6が半田
(あるいはAgペースト)によりダイマウントされてい
る。又、パワー素子6はワイヤ7にて多層基板2の最上
層の絶縁層1a上の導体部と電気的に接続されている。
【0009】次に、多層基板2の製造方法を図2〜図6
を用いて説明する。図2に示すように、平板状のアルミ
ナグリーンシート8を用意する。このアルミナグリーン
シート8の厚みは0.254mmである。そして、アル
ミナグリーンシート8の所定領域に正方形状の貫通溝9
をパンチングにより形成する。尚、貫通溝9はスルーホ
ールの形成と同一工程で作ってもよい。
【0010】その後、図3に示すように、2枚重ねにし
たアルミナグリーンシート10上にアルミナグリーンシ
ート8を重ね合わせる。その結果、図4のようになる。
さらに、図5に示すように、エマルジョンマスクあるい
はメタルマスクを用いてMo粒子とアルミナ粒子を混合
したペースト11を印刷により貫通溝9に充填する。
【0011】その後、積層されたアルミナグリーンシー
ト8,10を加圧し、千数百℃以上で焼成することによ
り、多層セラミック基板を得る。さらに、焼成された多
層基板の表面の導体部分(ペースト11を焼成した充填
金属4、メタライズ)に接合性を向上させるためにメッ
キを施す。そして、多層基板の表面または裏面に厚膜導
体、厚膜抵抗体、ガラス等の印刷・焼成を繰り返す。
【0012】そして、図6に示すように、ペースト11
を焼成した充填金属4に、パワー素子6を半田(あるい
はAgペースト)によりダイマウントし、ワイヤ7によ
るワイヤーボンドを施す。
【0013】その結果、図1に示す多層基板2が形成さ
れる。この図1の構成においては、パワー素子6に発生
する熱が充填金属4で吸収できる。又、充填金属4の成
分であるMo(モリブデン)自体も極めて低抵抗である
ため、充填金属4を配線として考えた場合には基板全体
の発熱を軽減できる。
【0014】さらに、充填金属4を厚くできるので、表
層導体(図12の厚膜導体32)を使用した場合に比べ
電気抵抗を数10分の1にできる。さらには、熱抵抗も
例えば、Mo単体の80〜90%程度になるが充填金属
4の厚みや面積を大きくして充填金属4の体積を増加す
ることにより図12のヒートシンク34を使用したもの
よりも熱抵抗を小さくできる。
【0015】又、充填金属4にはMo粒子に対しアルミ
ナ粒子を混合してあるので、充填金属4の熱膨張率をア
ルミナ基板の熱膨張率に近づけることができる。よっ
て、アルミナ基板と充填金属4の熱応力を低く抑えるこ
とができる。
【0016】このように本実施例では、表層(絶縁層1
a)内に熱伝導性のよい充填金属4(熱伝達用導体)を
充填し、その充填金属4上にパワー素子6を配置した。
よって、パワー素子6で発生した熱は、表層(絶縁層1
a)内の充填金属4を通して伝達され放熱される。この
際、従来のヒートシンクが基板内に配置されていると考
えるならば充填金属4の体積を大きくすることにより過
渡熱抵抗を下げることができ、このように過渡熱抵抗を
下げることができるのでヒートシンクを薄くして定常熱
抵抗を下げることが可能となる。換言すれば、従来のよ
うに表層の上方に突出したヒートシンクは不要、もしく
はヒートシンクを小さくすることが可能となり、コスト
ダウンが図れるとともに実装容積を減少させることがで
きる。さらに、放熱のために高価なAlN等の基板材料
を使用する必要もなくなり安価に熱伝導性の優れた基板
を作成することが可能となる。
【0017】又、充填金属4には、高融点材料(多層基
板2の焼成温度よりも融点の高い材料)であるMo(融
点;2622±10℃)の粒子を使用したので、グリー
ンシートに充填金属のペーストを充填した後、グリーン
シートを千数百℃以上で焼成しても充填金属であるMo
が融けることがない。
【0018】尚、この発明は上記実施例に限定されるも
のでなく、例えば、図7に示すように、一層だけでなく
複数層(図7では3層)にわたり充填金属4を充填して
もよい。この場合、パワー素子6で発生した熱は、多層
基板2の裏面を接着材により固定してある金属プレート
12にも早急に吸収することができ、金属プレート12
よりその熱を発散させることができる。又、この場合、
グランド電位の共通化も可能となる。
【0019】又、図8,9のように、多層基板2の最上
層の絶縁層1aにおいて充填金属13を延設状態にて配
置し、その充填金属13の上にパワー素子14と15と
を離間して配置する。即ち、パワー素子14とパワー素
子15とを充填金属13にて電気的に接続してもよい。
【0020】さらに、図10に示すように、多層基板2
の最上層の絶縁層1aに充填金属16を配置するととも
にその充填金属16の上にパワー素子17を配置する。
一方、多層基板2の最上層の絶縁層1aにおいて充填金
属16とは離間して充填金属18を配置するとともにそ
の充填金属18の上にパワー素子19を配置する。さら
に、多層基板2の絶縁層1bに層内での平面方向への配
線を行わせるための配線材料20を充填する。即ち、絶
縁層1aの充填金属16と充填金属18とを、絶縁層1
bの配線材料20で電気的に接続してもよい。
【0021】又、図11に示すように、多層基板2の最
上層の絶縁層1aには充填金属を配置せず、2層目以降
の絶縁層1b,1cのみ充填金属を配置するようにして
もよい。
【0022】又、基板材質としてはガラスとセラミック
の複合材料であるガラスセラミックまたはガラス材を用
いてもよい。この場合の導体材は、Ag,Ag−Pd,
Cu等を用いる。製法はアルミナの場合と同一である。
【0023】
【発明の効果】以上詳述したようにこの発明によれば、
過渡ならびに定常熱抵抗を下げることができる。又、表
層の上方に突出したヒートシンクを無くす、あるいは小
さくすることができるから実装容積を減少させることが
できる。さらに、放熱のために高価なAlN等の基板材
料を使用する必要もなくなり安価に熱伝導性の優れた基
板を作成することが可能となる。
【図面の簡単な説明】
【図1】実施例の多層基板の断面図である。
【図2】多層基板の製造工程図である。
【図3】多層基板の製造工程図である。
【図4】多層基板の製造工程図である。
【図5】多層基板の製造工程図である。
【図6】多層基板の製造工程図である。
【図7】別例の多層基板の断面図である。
【図8】他の別例の多層基板の平面図である。
【図9】他の別例の多層基板の断面図である。
【図10】他の別例の多層基板の断面図である。
【図11】他の別例の多層基板の断面図である。
【図12】従来の多層基板の断面図である。
【符号の説明】
1a 表層(絶縁層) 4 熱伝達用導体としての充填金属 6 パワー素子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層からなる多層基板上にパワ
    ー素子を配置し、一以上の絶縁層のパワー素子下部領域
    に前記パワー素子の熱伝達用導体を充填したことを特徴
    とする多層基板。
JP30682493A 1993-12-07 1993-12-07 多層基板 Expired - Fee Related JP3520540B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30682493A JP3520540B2 (ja) 1993-12-07 1993-12-07 多層基板
DE4443424A DE4443424B4 (de) 1993-12-07 1994-12-06 Anordnungen aus einem mehrschichtigen Substrat und einem Leistungselement und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30682493A JP3520540B2 (ja) 1993-12-07 1993-12-07 多層基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003304692A Division JP2004006993A (ja) 2003-08-28 2003-08-28 多層基板

Publications (2)

Publication Number Publication Date
JPH07162157A true JPH07162157A (ja) 1995-06-23
JP3520540B2 JP3520540B2 (ja) 2004-04-19

Family

ID=17961705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30682493A Expired - Fee Related JP3520540B2 (ja) 1993-12-07 1993-12-07 多層基板

Country Status (2)

Country Link
JP (1) JP3520540B2 (ja)
DE (1) DE4443424B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731067A (en) * 1995-06-07 1998-03-24 Denso Corporation Multi-layered substrate
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP2018530161A (ja) * 2015-10-01 2018-10-11 エルジー イノテック カンパニー リミテッド 発光素子、発光素子の製造方法及び発光モジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376908B1 (en) 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102009023849B4 (de) 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
TW201319507A (zh) * 2011-11-04 2013-05-16 茂晶國際能源股份有限公司 散熱裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4628407A (en) * 1983-04-22 1986-12-09 Cray Research, Inc. Circuit module with enhanced heat transfer and distribution
JPS61288448A (ja) * 1985-06-17 1986-12-18 Sumitomo Electric Ind Ltd 半導体素子塔載用基板
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
DE3843787A1 (de) * 1988-12-24 1990-07-05 Standard Elektrik Lorenz Ag Verfahren und leiterplatte zum montieren eines halbleiter-bauelements
JPH03286590A (ja) * 1990-04-03 1991-12-17 Nippon Cement Co Ltd セラミック配線基板
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
DE4107312A1 (de) * 1991-03-07 1992-09-10 Telefunken Electronic Gmbh Montageanordnung von halbleiterbauelementen auf einer leiterplatte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731067A (en) * 1995-06-07 1998-03-24 Denso Corporation Multi-layered substrate
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP2018530161A (ja) * 2015-10-01 2018-10-11 エルジー イノテック カンパニー リミテッド 発光素子、発光素子の製造方法及び発光モジュール

Also Published As

Publication number Publication date
JP3520540B2 (ja) 2004-04-19
DE4443424A1 (de) 1995-06-08
DE4443424B4 (de) 2009-07-09

Similar Documents

Publication Publication Date Title
JP3671457B2 (ja) 多層基板
JPH0697362A (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3520540B2 (ja) 多層基板
JP2014157949A (ja) 配線基板および電子装置
JPH0823145A (ja) ハイブリッドic用基板
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2004006993A (ja) 多層基板
JP3818310B2 (ja) 多層基板
JP3667130B2 (ja) 配線基板モジュール
JP2002076213A (ja) 半導体素子モジュール
JP2000164996A (ja) セラミック配線基板
JP2703426B2 (ja) 回路基板
JP6166094B2 (ja) 配線基板および電子装置
JP2000340716A (ja) 配線基板
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2013045900A (ja) 配線基板
JP2000077583A (ja) 電子部品用パッケージおよびその製造方法
JP2000114442A (ja) 電子部品用パッケージ
JPH1117047A (ja) 電子部品搭載用基板
JP4574071B2 (ja) 放熱部材および半導体素子収納用パッケージ
JP3934910B2 (ja) 回路基板
JPH0823052A (ja) リード端子付き厚膜ハイブリッドic用基板
JPH08139234A (ja) 半導体装置
JP3561197B2 (ja) 配線基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees