JPH07162002A

JPH07162002A - 半導体膜の製造方法及び薄膜トランジスタの製造方法

Info

Publication number: JPH07162002A
Application number: JP30561093A
Authority: JP
Inventors: Atsushi Yoshinouchi; 淳芳之内; Shigeru Aomori; 繁青森; Shuhei Tsuchimoto; 修平土本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-12-06
Filing date: 1993-12-06
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】高品質な半導体膜の量産性の良い製造方法を
提供すること及びこの半導体膜を使用した薄膜トランジ
スタの量産性の良い製造方法を提供すること。【構成】少なくとも、絶縁性基板１上に非単結晶半導
体膜２を形成する工程と、該非単結晶半導体膜２の表面
層を酸化して酸化膜３を形成する工程と、該酸化膜３を
除去することにより半導体膜２１を製造する工程からな
ることを特徴とする半導体膜の製造方法及びこの半導体
膜を使用したことを特徴とする薄膜トランジスタの製造
方法。【効果】低コストで大面積のガラス基板が使用でき、
スループットが高く量産に適した、高品質な半導体膜及
び薄膜トランジスタの製造方法を提供することができ
る。また、トランジスタ性能を示す移動度などの全ての
特性を向上させることもできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体膜の製造方法に
関する。更に、液晶ディスプレイ、イメージセンサなど
の駆動回路作製に用いられる薄膜トランジスタの製造方
法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年、
液晶ディスプレイ、イメージセンサなどのための外部実
装駆動回路を、ディスプレイやイメージセンサーと同一
基板上に作り込むために、ガラス基板などの透明絶縁性
基板上に、薄膜トランジスタを作製する必要性が高まっ
ている。例えば、大面積のガラス基板上に薄膜トランジ
スタを作製する場合、ガラス基板を使用することができ
る７００℃以下の低温プロセスで、トランジスタを作製
する必要がある。また、薄膜トランジスタ特性は一般に
チャネルとなる半導体膜の質に非常に大きく影響され
る。

【０００３】ここで、駆動回路を形成するためには高移
動度のトランジスタを作製する必要がある。低温プロセ
スにより、高移動度の薄膜トランジスタを作製するに
は、半導体膜中の欠陥を低減して高品質な半導体膜を作
製することが不可欠である。通常半導体膜として用いら
れる多結晶シリコン膜は、直接成膜するよりも、非晶質
シリコンを出発材料として、６００℃程度でアニールし
て多結晶シリコンを形成する固相成長法による方が、結
晶粒径も大きくなり、また大面積にわたって均一性が良
いことが知られている（U.Mitra et al,IEEE,Electron
Device Letters,Vol.12,No.7参照）。

【０００４】ところが、この固相成長法によって得られ
る半導体膜には、結晶粒界や結晶粒内などに欠陥が残っ
てしまうために、トランジスタ特性を十分向上させるこ
とができなかった。また、安価で大面積可能なガラス基
板が使用できる７００℃以下の低温で、かつスループッ
トが大きく量産性の良い処理を行わなければならないと
いう問題もあった。

【０００５】

【課題を解決するための手段】かくして、この発明によ
れば、絶縁性基板上に非単結晶半導体膜を形成する工程
と、該非単結晶半導体膜の表面層を酸化して酸化膜を形
成する工程と、該酸化膜を除去することにより半導体膜
を製造する工程とからなることを特徴とする半導体膜の
製造方法が提供される。

【０００６】また、この発明によれば、絶縁性基板上に
非単結晶半導体膜を形成する工程と、該非単結晶半導体
膜をアニール処理することにより多結晶半導体膜を形成
する工程と、該多結晶半導体膜の表面層を酸化して酸化
膜を形成する工程と、該酸化膜を除去することにより半
導体膜を製造する工程と、該半導体膜をエッチングして
島状に加工する工程と、ゲート絶縁膜を形成する工程
と、ゲート電極を形成する工程とからなることを特徴と
する薄膜トランジスタの製造方法が提供される。特にこ
の発明の半導体膜の製造方法は、酸化膜を形成する工程
を水蒸気を含む雰囲気下で行い、更には高圧下で、そし
て特に７００℃以下で行うことを特徴とする。

【０００７】以下、この発明の製造方法を説明する。ま
ず、この発明に使用することができる絶縁性基板として
は、公知の基板が使用でき、例えばガラス基板、石英、
サファイア、高分子フィルム、樹脂などを挙げることが
できる。また、この基板は絶縁膜で被覆されていてもよ
い。更に、この発明では、半導体膜を７００℃以下で製
造することができるので、安価で大面積の高歪点ガラス
基板を使用することができる。

【０００８】この絶縁性基板の上に、非単結晶半導体膜
を成膜する。この非単結晶半導体膜には、多結晶半導体
膜、微結晶半導体膜、非晶質半導体膜などを使用するこ
とができる。また、その材料としては、シリコン、シリ
コンゲルマニウムなどを使用することができる。

【０００９】例えば、非晶質シリコン膜を使用する場
合、その製造方法は、特に限定されないが、プラズマＣ
ＶＤ法、リモートプラズマＣＶＤ法、ＣＶＤ法、スパッ
タ法などが使用でき、減圧或いは常圧ＣＶＤ法が更に好
ましい。減圧ＣＶＤ法で成膜する場合、その成膜条件
は、形成する膜厚によっても相違するが、基板温度４０
０〜６００℃が好ましく、圧力１．０〜１００Ｔｏｒｒ
で行うことができる。また、使用する原料ガスは、Ｓｉ
Ｈ₄、Ｓｉ₂Ｈ₆、ＳｉＦ₄、ＳｉＦ₂Ｃｌ₂などを使
用することができる。更に、形成される膜厚は、特に限
定されないが、５０〜３００ｎｍが好ましく、更に好ま
しくは５０〜２００ｎｍである。

【００１０】次に、多結晶シリコン膜を使用する場合、
その製造方法は、上記非晶質半導体膜を、真空中また
は、窒素、アルゴンなどの不活性ガス雰囲気下で、ラン
プアニール、レーザーアニール、電子ビームアニール、
炉アニールなどのアニール処理することによって得るこ
とができる。なお、アニール温度は５００〜６５０℃、
時間は６〜４８時間が望ましい。また、最初から多結晶
シリコン膜を形成してもよい。

【００１１】次に、微結晶シリコン膜を使用する場合、
その製造方法は、プラズマＣＶＤ法によりＳｉＨ₄／Ｈ
₂のガス比１／２〜１／１００の混合ガスを導入し、基
板温度２００〜４００℃で形成することによって得るこ
とができる。更に、シリコンゲルマニウムを使用する場
合は、上記、非晶質、多結晶及び微結晶シリコン膜の製
造方法において、原材料のＳｉ部をＧｅに置換したもの
を混合する点を異ならせることによって、製造すること
ができる。

【００１２】次に、非単結晶半導体膜に、酸素、水蒸気
などの雰囲気下で酸化処理を施し、酸化膜を膜厚５〜７
００ｎｍ、好ましくは１０〜５００ｎｍで形成する。酸
化温度は、７００℃以下であれば、安価なガラス基板を
使用でき、更に複数枚の基板を処理することもできるの
で好ましい。また、水蒸気雰囲気下で処理することが、
酸化レートが向上するので更に好ましい。更に、１〜５
０ａｔｍ、特に５〜２５ａｔｍの高圧下で行えば更に酸
化レートが向上するので好ましい。

【００１３】次に、上記酸化膜をエッチングにより除去
し、半導体膜を形成する。エッチング方法は、ドライエ
ッチング或いはウエットエッチングいずれでもよい。ド
ライエッチングには、プラズマエッチング、スパッタエ
ッチングなどが挙げられ、ウエットエッチングには、浸
漬式、流水式、スプレー式などが挙げられる。ここで、
酸化膜がＳｉＯ₂の場合は、使用できるエッチャントと
して、ドライエッチングではＣＨＦ₃などのフッ素系ガ
スを使用することが好ましく、一方、ウエットエッチン
グではフッ酸系のエッチング液を使用することが好まし
い。

【００１４】以上の工程により半導体膜を形成すること
で、この発明の工程により処理される前の非単結晶半導
体膜に比べて、欠陥密度（スピン密度）が小さく高品質
な半導体膜を得ることができる。更に、この発明では、
上記半導体膜の製造方法使用した薄膜トランジスタの製
造方法も提供される。以下に、薄膜トランジスタの製造
方法について説明する。

【００１５】まず、絶縁性基板上に上記半導体薄膜の製
造方法において述べたように、多結晶半導体膜を形成す
る。この多結晶半導体膜を上記と同様にして、酸化処理
及びエッチング除去処理を施し、高品質化した多結晶半
導体膜を得る。次に、多結晶半導体膜をエッチングによ
り島状に形成する。エッチング方法は、特に限定され
ず、ウエットエッチング或いはドライエッチングのいず
れでもよい。続いて、島状の多結晶半導体膜上に、ゲー
ト絶縁膜を膜厚５０〜１５０ｎｍで形成する。このゲー
ト絶縁膜は、常圧或いは減圧ＣＶＤ法、プラズマＣＶＤ
法、リモートプラズマＣＶＤ法、スパッタ法などで成膜
されたＳｉＯ₂膜を使用することが好ましい。また、ゲ
ート絶縁膜に窒素、アルゴンなどの不活性ガス雰囲気中
で、５００〜７００℃、０．５〜１２時間のアニールを
行えば、ゲート絶縁膜の特性が改善されるので特に好ま
しい。

【００１６】次に、ゲート電極を多結晶半導体膜上のゲ
ート絶縁膜上に膜厚１００〜５００ｎｍで積層し、エッ
チングすることによって形成する。形成方法は、特に限
定されないが、ＡｌＳｉ、ＴｉＮ、Ｔｉ、Ｃｒなどの導
電性材料を、ＣＶＤ法、スパッタ法などにより成膜する
方法が利用できる。

【００１７】次に、ゲート電極をマスクとして、不純物
元素イオンを注入して、ソース・ドレイン領域を形成す
る。使用できる不純物元素イオンとしては、ｐ型にする
にはホウ素、砒素などが挙げられ、ｎ型にするにはリン
などが挙げられる。また、イオン注入エネルギーは、ｐ
型の場合２０〜４０ｋｅＶ、ｎ型の場合７０〜１２０ｋ
ｅＶ、ドーズ量１×１０¹⁵〜５×１０¹⁵ｉｏｎｓ／ｃｍ
²の条件により注入することが好ましい。更に、不純物
元素イオンが注入された領域を活性化させるために、炉
アニール、レーザーアニール、ランプアニールなどの活
性化アニールを行うこともできる。また、特願平第４−
３０７３５０号公報に記載されたように、不純物元素イ
オンと水素イオンを、同時に注入すればアニール処理を
行う必要がないので更に好ましい。

【００１８】次に、絶縁性基板全面に層間絶縁膜を３０
０〜５００ｎｍで成膜する。層間絶縁膜はＳｉＯ₂、Ｓ
ｉＮ、ＰＳＧ、ＢＰＳＧ、有機薄膜などが挙げられる。
このうち、常圧ＣＶＤ法により形成されたＳｉＯ₂膜、
テトラエチルオルトシリケート（ＴＥＯＳ，Si(OC
₂H₅)₄）ガスを使用した常圧ＣＶＤ法、プラズマＣＶＤ
法により形成されたＳｉＯ₂膜、或いは、プラズマＣＶ
Ｄ法により形成されたＳｉＮ膜を使用することが好まし
い。更に、プラズマＣＶＤ法により形成されたＳｉＮ膜
は、水素含有量が多いので、この後の工程であるアニー
ル処理で水素が拡散し、多結晶半導体膜中のタングリン
グボンドをターミネートできるので良好な特性を有する
トランジスタを得ることができ特に好ましい。

【００１９】次に、ソース・ドレイン領域上の層間絶縁
膜にコンタクトホールを開口し、引出し電極を形成する
ことにより薄膜トランジスタを製造する。この引出し電
極は、スパッタ法により形成された、Ａｌ、ＡｌＳｉ、
Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｒ、Ｔｉ、ＴｉＮ或いはこ
れらの合金、シリサイド、多層構造などが使用できる。

【００２０】

【作用】上記のようにこの発明では、絶縁性基板上に非
単結晶半導体膜を形成した後、この非単結晶半導体膜を
酸化して酸化膜を形成し前記酸化膜を除去することによ
り、処理前の非単結晶半導体膜の欠陥密度を低減するこ
とができ、高品質な非単結晶半導体膜を形成することが
できる。

【００２１】以下に非単結晶半導体膜に多結晶シリコン
膜を用いた場合の初期の多結晶シリコン膜と、この発明
によって作製した多結晶シリコン膜を電子スピン共鳴法
(Electron Spin Resonance:ＥＳＲ）によって測定した
スピン密度の結果を表１に示す。

【００２２】

【表１】

【００２３】表１からわかるように、この発明によれば
半導体膜のスピン密度が減少していることがわかる。こ
れは膜中の欠陥が低減していることを示しており、半導
体膜が高品質化していることがわかる。同様に、微結晶
膜、非晶質膜などの非単結晶半導体膜でも同様の作用が
得られる。特に単結晶以外の半導体膜では、結晶粒界な
どの欠陥を持っているので、上記のような作用が得られ
欠陥を低減して半導体膜を高品質化することができる。

【００２４】この作用は以下のように考えられる。すな
わち、半導体膜を構成する原子が酸化されて酸化膜を形
成してゆく過程で、酸素原子が半導体膜中の結合に介入
していくために、半導体膜を構成する原子が結合から切
り離され、余剰に半導体構成原子が生成されることとな
る。この生成された半導体構成原子が拡散することによ
って、欠陥が埋め込まれ、欠陥が低減される。この結果
として、半導体膜は高品質化するのではないかと考えら
れる。なお、非単結晶半導体膜を酸化して形成した酸化
膜及び酸化膜と非単結晶半導体膜の界面は良質ではな
く、その界面準位の密度は比較的高いので、この膜は除
去することが必要であり、もし新たに酸化膜が必要であ
ればその都度形成する必要がある。

【００２５】また、非単結晶半導体膜を酸化して酸化膜
を形成する工程を、水蒸気を含む雰囲気で行うことによ
り酸化レートを上げスループットを良くすることができ
る。また、酸素ガスで酸化した場合に比べて、酸化レー
トは１桁以上向上する。更に、水蒸気を含む雰囲気での
酸化は、プラズマなどを用いた酸化に比べて複数枚の基
板の処理が可能であり、量産性に適している。

【００２６】また、特に高圧下でかつ水蒸気を含む雰囲
気で行うことにより、より一層酸化レートを上げスルー
プットを良くすることができる。またさらに前記と同様
に、このような酸化では複数枚の基板の処理が可能であ
り、量産性に適している。また、７００℃以下で処理す
ることにより、前記絶縁性基板に比較的低コストな高歪
点ガラスを使用することができ、石英基板やサファイヤ
基板などと比べて低コストで大面積化できる利点があ
る。

【００２７】以上のように、低コストで大面積可能なガ
ラス基板が使用できる７００℃以下の温度で、スループ
ットが高く量産に適した、高品質な半導体膜の製造方法
を提供することができる。また、表２に従来の方法で作
製したｎ型薄膜トランジスタとこの発明によるｎ型薄膜
トランジスタの特性を示す。

【００２８】

【表２】

【００２９】上記表中(a) の従来法１による薄膜トラン
ジスタは、次のようにして製造した。まず、絶縁性基板
にＳｉ₂Ｈ₆ガスを用いて、基板温度４５０℃で非晶質
シリコン膜を成膜した。次に、窒素ガス中、６００℃で
２４時間アニール処理することによって、多結晶シリコ
ン膜を形成し、そのままエッチングして島状に加工し
た。次に、ゲート絶縁膜として常圧ＣＶＤ法により、４
３０℃で、膜厚１００ｎｍの酸化シリコン膜を成膜し
た。続いてゲート絶縁膜上にゲート電極を形成すること
によって、ｎ型薄膜トランジスタを製造した。

【００３０】上記表中(b) の従来法２による薄膜トラン
ジスタは、次のようにして製造した。まず、絶縁性基板
にＳｉ₂Ｈ₆ガスを用いて、基板温度４５０℃で非晶質
シリコン膜を成膜した。次に、窒素ガス中、６００℃で
２４時間アニール処理することによって、多結晶シリコ
ン膜を形成し、そのままエッチングして島状に加工し
た。この後、高圧（２５ａｔｍ）下で、水蒸気を含む雰
囲気下で、６００℃で約２時間酸化して膜厚５０ｎｍの
酸化シリコン膜を形成した。更に、常圧ＣＶＤ法によ
り、４３０℃で、膜厚５０ｎｍの酸化シリコン膜を成膜
し、膜厚１００ｎｍのゲート絶縁膜を形成した（なお、
ゲート絶縁膜の膜厚をそろえ、耐圧を良好にするため積
層したが、多結晶シリコン膜とゲート絶縁膜の界面は、
酸化して形成した酸化シリコン膜によって形成されてい
る。）。続いてゲート絶縁膜上にゲート電極を形成する
ことによって、ｎ型薄膜トランジスタを製造した。

【００３１】上記表中(c) のこの発明の方法による薄膜
トランジスタは、次のようにして製造した。まず、絶縁
性基板にＳｉ₂Ｈ₆ガスを用いて、基板温度４５０℃で
非晶質シリコン膜を成膜した。次に、窒素ガス中、６０
０℃で２４時間アニール処理することによって、多結晶
シリコン膜を形成した。続いて、高圧（２５ａｔｍ）下
で、水蒸気を含む雰囲気下で、６００℃で約２時間酸化
して膜厚５０ｎｍの酸化シリコン膜を形成した。この
後、酸化シリコン膜をエッチングにより除去した。この
酸化処理により高品質化された多結晶シリコン膜を、エ
ッチングして島状に加工し、ゲート絶縁膜として常圧Ｃ
ＶＤ法により、４３０℃で、膜厚１００ｎｍの酸化シリ
コン膜を成膜した。続いてゲート絶縁膜上にゲート電極
を形成することによって、ｎ型薄膜トランジスタを製造
した。

【００３２】上記の表２からも明らかなように、この発
明の薄膜トランジスタはトランジスタの性能を示す、移
動度、しきい値、Ｓ係数という全ての特性が良くなって
いる。特に、移動度の向上は顕著であり、高性能化して
いることがわかる。以上のように、低コストなガラス基
板使用可能な７００℃以下のプロセス温度で作製でき、
かつ良好な性能を持つ薄膜トランジスタの量産性の良い
製造方法を提供することができる。

【００３３】

【実施例】実施例１以下、図面を参照してこの発明の実施例を詳細に説明す
る。図１〜図３はこの発明の実施例の半導体膜の製造方
法を示す断面図である。図１に示すように、絶縁性基板
であるガラス基板１上に、減圧ＣＶＤ法により原料ガス
にＳｉＨ₄を用いて基板温度５５０℃で、膜厚１５０ｎ
ｍの非単結晶半導体膜である非単結晶シリコン膜２を形
成した。成膜した非単結晶シリコン膜を、不活性ガスで
ある窒素中、６００℃で、２４時間アニールすることに
より、膜厚１５０ｎｍの多結晶シリコン膜を形成した。

【００３４】次に、図２に示すように、前記非単結晶シ
リコン膜２を、酸化炉を用いて水蒸気雰囲気下、圧力２
５ａｔｍ、６００℃で酸化して、膜厚１２５ｎｍの酸化
シリコン膜３を形成した。この水蒸気酸化の際の酸化レ
ートは約３００Å／ｈとした。次に、図３に示すよう
に、前記の酸化シリコン膜３を除去し、膜厚１００ｎｍ
のシリコン半導体膜２１を得た。酸化シリコン膜の除去
方法は、フッ酸（ＨＦ）系のエッチング液を用いたウェ
ットエッチング法で行った。

【００３５】上記のようにして半導体膜を作製すること
により、最初に成膜された非単結晶シリコン膜に比べて
スピン密度（欠陥密度）が小さく高品質な半導体膜にす
ることができた。この実施例１において、前記絶縁性基
板１にはガラス基板を使用したが、石英基板または絶縁
性膜で被覆されたガラス基板を用いてもよい。また、７
００℃以下で処理することができるので、前記絶縁性基
板に比較的低コストな高歪点ガラスを使用することがで
き、石英基板やサファイヤ基板などと比べて低コストで
大面積化できる利点がある。

【００３６】非晶質シリコン膜の成膜には、減圧ＣＶＤ
法の他にも、プラズマＣＶＤ法などを用いることがで
き、原料ガスにはＳｉＨ₄の他に、Ｓｉ₂Ｈ₆などを用い
ることもできる。また、非晶質シリコン膜を固相成長さ
せて、多結晶シリコン膜としたが、最初から多結晶シリ
コン膜を成膜しても構わない。また、非単結晶半導体膜
の材料としては、シリコン（Ｓｉ）以外にシリコンゲル
マニウム（ＳｉＧｅ）などを用いることができる。ま
た、微結晶膜、非晶質膜の非単結晶半導体膜を用いても
構わない。

【００３７】更に、前記の非単結晶半導体膜を酸化して
酸化膜を形成する工程を、常圧水蒸気雰囲気下で行うこ
とにより、Ｏ₂ガス雰囲気下に比べ約７Å／ｈに酸化レ
ートを上げることができ、スループットを良くすること
ができる。また、特に高圧下でかつ水蒸気雰囲気下で行
うことにより、より一層酸化レートを上げスループット
を良くすることができる。さらに、このような酸化では
複数枚の基板の処理が可能であり、量産に適している。
なお、水蒸気に代えてＯ₂ガス雰囲気下で行うこともで
きる。

【００３８】実施例２この発明の薄膜トランジスタの製造方法について述べ
る。図４に示すように、絶縁膜でコーティングしたガラ
ス基板１２上に、減圧ＣＶＤ法により基板温度４５０℃
で、膜厚１００ｎｍの非晶質シリコン膜を成膜した。次
に、Ｎ₂ガス雰囲気下、６００℃で、この非晶質シリコ
ン膜を２４時間アニールすることにより多結晶シリコン
膜を結晶した。多結晶シリコン膜の膜厚は１００ｎｍと
した。ここで、原料ガスはＳｉ₂Ｈ₆を用いた。

【００３９】次に、この多結晶シリコン膜を酸化炉を用
いて、常圧、６００℃及び水蒸気雰囲気下で酸化するこ
とにより酸化膜を形成した。このとき、処理時間を６
ｈ、１２ｈ、２４ｈとし、酸化膜厚をそれぞれ１１、２
２及び４４ｎｍに変化させて作製した。次に、前記の酸
化膜をバッファードフッ酸（ＢＨＦ）溶液でウエットエ
ッチング行うことにより除去し、それぞれ９６、９１及
び７２ｎｍの膜厚の高品質化した多結晶シリコン膜を得
た。

【００４０】次に、この高品質化した多結晶シリコン膜
をエッチングし、島状の多結晶シリコン膜４を形成し、
続いてこの上にゲート絶縁膜７を成膜した。ゲート絶縁
膜７は常圧ＣＶＤ法により４３０℃でＳｉＨ₄ガスとＯ₂
ガスを用いて成膜したＳｉＯ ₂膜を用いた。膜厚は１０
０ｎｍとした。ここでは常圧ＣＶＤ法を用いたが、スパ
ッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法、リモートプ
ラズマＣＶＤ法のいずれかによる膜厚５０〜１５０ｎｍ
のＳｉＯ₂膜を用いても良いことは言うまでもない。

【００４１】次に、ゲート絶縁膜７の膜質を改善するた
めに、Ｎ₂雰囲気中、６００℃で、１２ｈのアニールを
行った。この後、ゲート電極８として多結晶シリコンを
ＣＶＤ法により膜厚３００ｎｍで成膜した。続いて、図
４に示すようにエッチングを行いゲート電極８を形成し
た。ここではＣＶＤ法による多結晶シリコンを使用した
が、スパッタ法により形成してもよく、ＡｌＳｉ、Ｔｉ
Ｎ、Ｔｉ、Ｃｒなどの導電性材を使用してもよい。

【００４２】次に、特願平第４−３０７３５０号に開示
されている方法である不純物元素イオンであるボロン
（ｐ型）又はリン（ｎ型）と水素イオンからなるイオン
１１を同時にイオン注入することにより、自己整合で不
純物元素をドーピングしてソース部５、ドレイン部６を
形成した。この場合、不純物イオンの活性化のためのア
ニールは行わないが、通常のイオン注入装置を用いて不
純物イオンのみを注入し、通常の活性化アニール（炉ア
ニールレーザーアニール、ランプアニールなど）を行
っても良い。

【００４３】続いて、図５のように、層間絶縁膜９を成
膜した。層間絶縁膜９は、プラズマＣＶＤ法により３０
０℃で成膜された膜厚５００ｎｍの窒化シリコン膜とし
た。このプラズマＣＶＤ法による窒化シリコン膜は、水
素含有量が多いため、後の工程の４００℃程度のアニー
ルにより水素が拡散し、多結晶シリコン膜４中のダング
リングボンドをターミネイトして良好なトランジスタ特
性が得られることとなる。なお、層間絶縁膜９として、
段差の被覆性良好な常圧ＣＶＤ法によるＳｉＯ ₂膜、ま
たはＴＥＯＳガスを用いた常圧ＣＶＤ法、プラズマＣＶ
Ｄ法により形成された膜厚３００〜５００ｎｍのＳｉＯ
₂膜を使用してもよい。

【００４４】次に、コンタクトホールを開口した後、引
き出し電極１０をスパッタ法により室温で形成すること
により、薄膜トランジスタを作製した。ここで、表３に
は、多結晶シリコン膜を酸化炉を用いて、常圧６００℃
で水蒸気雰囲気下で、酸化処理時間を６ｈ、１２ｈ、２
４ｈとすることにより酸化膜の膜厚を変化させて作製し
た薄膜トランジスタの特性を示した。また、酸化処理を
行わずに島状に加工して、常圧ＣＶＤ法により４３０℃
で酸化シリコン膜を成膜することにより膜厚１００ｎｍ
のゲート絶縁膜を形成すること以外は上記と同様にして
作成した薄膜トランジスタ（通常処理）、及び酸化処理
を行わずに島状に加工して、酸化炉を用いて常圧６００
℃で水蒸気を導入し、１２時間酸化し、続いて常圧ＣＶ
Ｄ法により４３０℃で更に酸化することにより成膜され
た膜厚１００ｎｍの酸化シリコン膜であるゲート絶縁膜
（ここではゲート絶縁膜の膜厚をそろえ耐圧を良好にす
るためにゲート絶縁膜が作成されているが、多結晶シリ
コン膜とゲート絶縁膜の界面は酸化して形成した酸化膜
によって形成されている。）を形成すること以外は上記
と同様にして作成した薄膜トランジスタ（従来法３）の
特性を併せて記載した。

【００４５】

【表３】

【００４６】表３からも明らかなように、この発明の方
法では、移動度、しきい値及びＳ係数のトランジスタの
特性が、通常処理及び従来法３より向上していることが
判る。また、従来法３のものは、この発明ほど移動度の
顕著な向上が見られず、かつしきい値及びＳ係数が劣化
して大きくなっている。これは通常処理及び従来法３の
ように、酸化して形成した酸化シリコン膜をそのままゲ
ート絶縁膜として使うと、この酸化シリコン膜自体が持
つ固定電荷が多くかつ多結晶シリコン膜と酸化シリコン
膜の界面が不良であるため、しきい値とＳ係数が高くな
っていると考えられる。また、その影響により移動度も
向上しないと考えられる。

【００４７】図６には多結晶シリコン膜を酸化して除去
したときの多結晶シリコン膜の酸化除去膜厚と、ｎ型ト
ランジスタの移動度との関係を示した。図中には高圧６
００℃で水蒸気を導入し酸化膜を形成したときのデータ
も示した。このとき酸化処理前の多結晶シリコン膜厚を
１５０〜３００ｎｍとした。図６から常圧に比べて、高
圧にすることで処理時間の短縮が行われていることがわ
かる。また、高圧にすることにより同じ処理時間で高移
動度化が図れていることがわかる。

【００４８】

【発明の効果】以上説明したように、この発明の半導体
膜の製造方法によれば絶縁性基板上に非単結晶半導体膜
を形成した後、前記非単結晶半導体膜を酸化して酸化膜
を形成し前記酸化膜を除去することにより、酸化処理前
の非単結晶半導体膜の欠陥密度を低減することができ高
品質な非単結晶半導体膜を形成することができる。

【００４９】更に、前記の非単結晶半導体膜を酸化して
酸化膜を形成する工程を、水蒸気を含む雰囲気で行うこ
とにより酸化レートを上げスループットを良くすること
ができる。酸素ガスで酸化した場合に比べて、酸化レー
トは１桁以上向上する。さらに、水蒸気を含む雰囲気で
の酸化はプラズマなどを用いた酸化に比べて複数枚の基
板の処理が可能であり、量産に適している。

【００５０】また、特に高圧下でかつ水蒸気を含む雰囲
気で行うことにより、より一層酸化レートを上げること
ができ、処理時間短縮が図れ、スループットを良くする
ことができる。また、高圧にすることにより、同じ処理
時間で、高移動化を図ることができる。またさらに前記
と同様に、このような酸化では複数枚の基板の処理が可
能であり、量産に適している。

【００５１】また、７００℃以下で処理することによ
り、前記絶縁性基板に比較的低コストな高歪点ガラスを
使用することができ、石英基板やサファイヤ基板などと
比べて低コストで大面積化できる利点がある。以上のよ
うに、低コストで大面積可能なガラス基板が使用できる
７００℃以下の温度で、スループットが高く量産に適し
た、高品質は半導体膜の製造方法を提供することができ
る。

【００５２】また、この発明の薄膜トランジスタの製造
方法によれば、トランジスタ性能を示す移動度、しきい
値、Ｓ係数全ての特性を向上させることができる。特
に、移動の向上は顕著であり、高性能化な薄膜トランジ
スタを量産性良く製造できる。更に、前記の多結晶シリ
コン膜を酸化してシリコン酸化膜を形成する工程を、水
蒸気を含む雰囲気で行うことにより酸化レートを上げス
ループットを良くすることができる。酸素ガスで酸化し
た場合に比べて、酸化レートは１桁以上向上する。さら
に、水蒸気を含む雰囲気での酸化はプラズマなどを用い
た酸化に比べて複数枚の基板の処理が可能であり、量産
に適している。

【００５３】また、特に高圧下でかつ水蒸気を含む雰囲
気で行うことにより、より一層酸化レートを上げること
ができ処理時間短縮が図れスループットを良くすること
ができる。また、高圧にすることにより同じ処理時間で
高移動化が図れる。またさらに前記と同様に、このよう
な酸化では複数枚の基板の処理が可能であり、量産に適
している。

【００５４】また、７００℃以下で処理することによ
り、前記絶縁性基板に比較的低コストな高歪点ガラスを
使用することができ、石英基板やサファイヤ基板などと
比べて低コストで大面積化できる利点がある。以上のよ
うに、低コストなガラス基板使用可能な７００℃以下の
プロセス温度で作製できてかつ良好な性能を持つような
薄膜トランジスタの量産性の良い製造方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】この発明の半導体膜の製造工程を示す概略断面
図である。

【図２】この発明の半導体膜の製造工程を示す概略断面
図である。

【図３】この発明の半導体膜の製造工程を示す概略断面
図である。

【図４】この発明の薄膜トランジスタの製造工程を示す
概略断面図である。

【図５】この発明の薄膜トランジスタの製造工程を示す
概略断面図である。

【図６】多結晶シリコン膜を酸化除去した膜厚に対する
ｎ型薄膜トランジスタの移動度の関係を示すグラフであ
る。

【符号の説明】

１絶縁性基板２非単結晶半導体膜３酸化膜４多結晶シリコン膜５ソース部６ドレイン部７ゲート絶縁膜８ゲート電極９層間絶縁膜１０引き出し電極１１不純物元素イオンおよび水素イオンからなるイ
オン１２ガラス基板２１高品質化された非単結晶半導体膜

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に非単結晶半導体膜を形成
する工程と、該非単結晶半導体膜の表面層を酸化して酸
化膜を形成する工程と、該酸化膜を除去することにより
半導体膜を製造する工程とからなることを特徴とする半
導体膜の製造方法。
【請求項２】酸化膜を形成する工程が、水蒸気を含む
雰囲気下で行われる請求項１記載の半導体膜の製造方
法。
【請求項３】酸化膜を形成する工程が、１〜５０ａｔ
ｍ及び３００〜７００℃で行われる請求項１或いは２に
記載の半導体膜の製造方法。
【請求項４】非単結晶半導体膜が、微結晶膜、非晶質
膜或いは多結晶膜である請求項１〜３いずれか一つに記
載の半導体膜の製造方法。
【請求項５】絶縁性基板上に非単結晶半導体膜を形成
する工程と、該非単結晶半導体膜をアニール処理するこ
とにより多結晶半導体膜を形成する工程と、該多結晶半
導体膜の表面層を酸化して酸化膜を形成する工程と、該
酸化膜を除去することにより半導体膜を製造する工程
と、該半導体膜をエッチングして島状に加工する工程
と、ゲート絶縁膜を形成する工程と、ゲート電極を形成
する工程とからなることを特徴とする薄膜トランジスタ
の製造方法。
【請求項６】酸化膜を形成する工程が、水蒸気を含む
雰囲気下で行われる請求項５記載の薄膜トランジスタの
製造方法。
【請求項７】酸化膜を形成する工程が、１〜５０ａｔ
ｍ及び３００〜７００℃で行われる請求項５或いは６に
記載の薄膜トランジスタの製造方法。