JPH07161919A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07161919A JPH07161919A JP5304344A JP30434493A JPH07161919A JP H07161919 A JPH07161919 A JP H07161919A JP 5304344 A JP5304344 A JP 5304344A JP 30434493 A JP30434493 A JP 30434493A JP H07161919 A JPH07161919 A JP H07161919A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- semiconductor element
- semiconductor elements
- electrode terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W90/00—
-
- H10W70/093—
-
- H10W70/60—
-
- H10W70/614—
-
- H10W70/682—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/5522—
-
- H10W72/874—
-
- H10W72/9413—
-
- H10W90/10—
-
- H10W90/724—
-
- H10W90/754—
-
- H10W99/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 複数の半導体素子の配置間隔を狭め、半導体
装置の小型化と薄型化を図る。 【構成】 複数の半導体素子１をアルミナ基板２やポリ
イミドフィルム４に接着固定、または接続チップにより
機械的に接続し、半導体素子間の接続部周辺にスパッタ
リングや真空蒸着によって導電性被膜３を形成して、前
記導電性被膜をエキシマレーザー等によってパターニン
グし、半導体素子間の電気的接続を行う。
装置の小型化と薄型化を図る。 【構成】 複数の半導体素子１をアルミナ基板２やポリ
イミドフィルム４に接着固定、または接続チップにより
機械的に接続し、半導体素子間の接続部周辺にスパッタ
リングや真空蒸着によって導電性被膜３を形成して、前
記導電性被膜をエキシマレーザー等によってパターニン
グし、半導体素子間の電気的接続を行う。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ、半導体
イメージセンサ装置等の複数の半導体素子で構成される
半導体装置および製造方法に関する。
イメージセンサ装置等の複数の半導体素子で構成される
半導体装置および製造方法に関する。
【０００２】
【従来の技術】従来、このような分野の技術としては、
図８から図１０に示したような方法が知られていた。図
８に示す従来例では、１枚のアルミナ基板２上に複数の
半導体チップ１を接着固定した後、半導体チップ１上の
パッド５とアルミナ基板２上の銅配線６間を金のワイヤ
ーボンディングを行い、複数の半導体チップ１間を電気
的に接続して半導体装置を製造していた。また、図９に
示す従来例の場合は、あらかじめハンダバンプ１９が形
成された半導体チップ１の能動面をアルミナ基板２側に
して銅配線６に対抗させ、およそ２２０℃に加熱するこ
とによってハンダを溶かしハンダバンプ１９と銅配線６
を接続し、複数の半導体チップ１の必要な電極間を電気
的に接続して半導体装置を形成していた。さらに、図１
０に示す従来例では、あらかじめ金バンプ２１が形成さ
れた半導体チップ１とポリイミドフィルム１３に張り付
けられているスズのリード２０を対抗させ約４００℃に
加熱することによって半導体チップ１上の金バンプ２１
とスズのリードを共晶接合する事で接続し、複数の半導
体チップ１間を電気的に接続した半導体装置の製造方法
が知られていた。
図８から図１０に示したような方法が知られていた。図
８に示す従来例では、１枚のアルミナ基板２上に複数の
半導体チップ１を接着固定した後、半導体チップ１上の
パッド５とアルミナ基板２上の銅配線６間を金のワイヤ
ーボンディングを行い、複数の半導体チップ１間を電気
的に接続して半導体装置を製造していた。また、図９に
示す従来例の場合は、あらかじめハンダバンプ１９が形
成された半導体チップ１の能動面をアルミナ基板２側に
して銅配線６に対抗させ、およそ２２０℃に加熱するこ
とによってハンダを溶かしハンダバンプ１９と銅配線６
を接続し、複数の半導体チップ１の必要な電極間を電気
的に接続して半導体装置を形成していた。さらに、図１
０に示す従来例では、あらかじめ金バンプ２１が形成さ
れた半導体チップ１とポリイミドフィルム１３に張り付
けられているスズのリード２０を対抗させ約４００℃に
加熱することによって半導体チップ１上の金バンプ２１
とスズのリードを共晶接合する事で接続し、複数の半導
体チップ１間を電気的に接続した半導体装置の製造方法
が知られていた。
【０００３】
【発明が解決しようとする課題】従来の方法では一応複
数の半導体素子間を電気的に接続できるが以下のような
課題があった。図８に示したワイヤーボンディングによ
って複数の半導体素子を接続する方法では、ワイヤーボ
ンディング装置に制限があるためワイヤーを引きまわす
ための距離ｗが長くなってしまい、隣接する半導体素子
間とは２ｗ以上の距離が必要となるので、製作する複数
の半導体素子から構成される半導体装置が大きくなって
しまい、かつワイヤーを引き出す高さｈも必要であるた
め厚みが厚くなってしまうという課題があった。さら
に、ワイヤー１本当たり約０．２５秒の接続時間が必要
であるため多数の接続をするためには時間がかかり、そ
れにともなってコストが高くなるという課題があった。
図９に示したハンダバンプによって複数の半導体素子を
接続する方法では、ハンダの表面張力によって素子を引
き寄せ接続するため半導体素子が大きくなるとそりや熱
ひずみなどによって接触しないバンプを生じてしまうと
いう課題があった。図１０に示した従来例の場合は、リ
ードの製造能力は約４００ピンが限界であるためパッド
数の多い半導体素子の接続は不可能である。さらに、図
８、図９、図１０のいずれの場合もパッド間のピッチは
約０．１ｍｍ以下は接続ができず、小さいピッチの半導
体素子の接続はできないという課題があった。
数の半導体素子間を電気的に接続できるが以下のような
課題があった。図８に示したワイヤーボンディングによ
って複数の半導体素子を接続する方法では、ワイヤーボ
ンディング装置に制限があるためワイヤーを引きまわす
ための距離ｗが長くなってしまい、隣接する半導体素子
間とは２ｗ以上の距離が必要となるので、製作する複数
の半導体素子から構成される半導体装置が大きくなって
しまい、かつワイヤーを引き出す高さｈも必要であるた
め厚みが厚くなってしまうという課題があった。さら
に、ワイヤー１本当たり約０．２５秒の接続時間が必要
であるため多数の接続をするためには時間がかかり、そ
れにともなってコストが高くなるという課題があった。
図９に示したハンダバンプによって複数の半導体素子を
接続する方法では、ハンダの表面張力によって素子を引
き寄せ接続するため半導体素子が大きくなるとそりや熱
ひずみなどによって接触しないバンプを生じてしまうと
いう課題があった。図１０に示した従来例の場合は、リ
ードの製造能力は約４００ピンが限界であるためパッド
数の多い半導体素子の接続は不可能である。さらに、図
８、図９、図１０のいずれの場合もパッド間のピッチは
約０．１ｍｍ以下は接続ができず、小さいピッチの半導
体素子の接続はできないという課題があった。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体素子をアルミナ基板やポリイミド
フィルムに接着固定したり接続チップを用いたりするこ
とで機械的に接続し、半導体素子間の接続部周辺にスパ
ッタリングや真空蒸着によって導電性被膜を形成して、
エキシマレーザー等の加工装置によって所望のパターン
にパターニングし、半導体素子間の電気的接続を行うこ
とで半導体装置を製造する。
に、本発明は、半導体素子をアルミナ基板やポリイミド
フィルムに接着固定したり接続チップを用いたりするこ
とで機械的に接続し、半導体素子間の接続部周辺にスパ
ッタリングや真空蒸着によって導電性被膜を形成して、
エキシマレーザー等の加工装置によって所望のパターン
にパターニングし、半導体素子間の電気的接続を行うこ
とで半導体装置を製造する。
【０００５】
【作用】以上のような方法により、ワイヤーボンディン
グのように接続に必要な距離や高さが必要でないため非
常に小さなエリアでの接続ができ、つまり半導体装置の
小型、薄型化が可能となる。さらに、１本ずつ接続する
必要がないため接続に要する時間が少なく、結果的に安
価な半導体装置の製作が可能となる。また、ハンダバン
プのようにそりやひずみの制約が小さいため大面積の半
導体素子の製作も可能で、リードの製造が必要でないた
めパッド数の多い半導体素子の接続も可能となる。尚、
エキシマレーザー等の加工装置でのパターニングはピッ
チが約０．０２ｍｍまで可能であるため従来技術ではで
きなかった非常にピッチの狭い半導体素子の接続もでき
るばかりではなく、半導体装置の小型、薄型化が可能で
結果的に安価に製造ができるようになる。
グのように接続に必要な距離や高さが必要でないため非
常に小さなエリアでの接続ができ、つまり半導体装置の
小型、薄型化が可能となる。さらに、１本ずつ接続する
必要がないため接続に要する時間が少なく、結果的に安
価な半導体装置の製作が可能となる。また、ハンダバン
プのようにそりやひずみの制約が小さいため大面積の半
導体素子の製作も可能で、リードの製造が必要でないた
めパッド数の多い半導体素子の接続も可能となる。尚、
エキシマレーザー等の加工装置でのパターニングはピッ
チが約０．０２ｍｍまで可能であるため従来技術ではで
きなかった非常にピッチの狭い半導体素子の接続もでき
るばかりではなく、半導体装置の小型、薄型化が可能で
結果的に安価に製造ができるようになる。
【０００６】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１は本発明の実施例の半導体装置の上面
図、図２は本発明の実施例の半導体装置のＡ−Ａ’断面
図である。半導体チップ１はあらかじめ銅配線６が形成
されたアルミナ基板２上の所定の位置にエポキシ系接着
剤１１で接着固定されている。さらに、前記アルミナ基
板２の表面のうち半導体チップ１上のパッド５と導電極
６の表面を除く部分にポリイミド膜４が約２μｍの厚み
で塗布されている。ポリイミド膜４の上に配線用の厚み
０．３μｍのアルミ膜３が形成され、電気的接続の必要
なパッド５間およびパッド５と銅電極６間が電気的に接
続されている。
説明する。図１は本発明の実施例の半導体装置の上面
図、図２は本発明の実施例の半導体装置のＡ−Ａ’断面
図である。半導体チップ１はあらかじめ銅配線６が形成
されたアルミナ基板２上の所定の位置にエポキシ系接着
剤１１で接着固定されている。さらに、前記アルミナ基
板２の表面のうち半導体チップ１上のパッド５と導電極
６の表面を除く部分にポリイミド膜４が約２μｍの厚み
で塗布されている。ポリイミド膜４の上に配線用の厚み
０．３μｍのアルミ膜３が形成され、電気的接続の必要
なパッド５間およびパッド５と銅電極６間が電気的に接
続されている。
【０００７】次に、本実施例の製造工程について説明す
る。はじめに半導体チップ１をエポキシ系接着剤１１で
あらかじめ銅配線が形成されたアルミナ基板２に接着固
定した後、基板全体にポリイミド膜４をスプレーコート
によって約２μｍの厚みに塗布する。半導体チップ１上
のパッド５およびアルミナ基板２上の銅配線に対応する
位置のポリイミド膜４をエキシマレーザーを３００ｍＪ
／ｃｍ2 、５パルス照射することによって除去し０．０
５×０．０５ｍｍの開孔９を開ける。続いてこのアルミ
ナ基板２をスパッタリング装置の真空チャンバー（図示
せず）に入れ、真空チャンバー内を約１×１０-5Ｔｏｒ
ｒまで真空排気した後、Ａｒガスを導入し真空チャンバ
ー内を７×１０-3Ｔｏｒｒ程度の雰囲気とし、スパッタ
パワーを約５００Ｗ、１０分間印加することでターゲッ
ト材であるアルミを厚み約０．３μｍ基板上に堆積させ
る。アルミ膜形成後、図７に示すように、図６の石英ガ
ラス１４上にライン幅約０．０４ｍｍアルミのマスクパ
ターン１５が形成されたエキシマレーザー用マスクを用
い、エキシマレーザー１６からのビーム２４をミラー２
３、レンズ１７を介し１／２に縮小して（３００ｍＪ／
ｃｍ2 、２パルス）、マスクパターン１５のない部分を
透過したレーザー光がアルミ膜に到達しアルミ膜を除去
することによって、アルミ電極３を形成し複数の半導体
チップ１間を電気的に接続した半導体装置を製作した。
る。はじめに半導体チップ１をエポキシ系接着剤１１で
あらかじめ銅配線が形成されたアルミナ基板２に接着固
定した後、基板全体にポリイミド膜４をスプレーコート
によって約２μｍの厚みに塗布する。半導体チップ１上
のパッド５およびアルミナ基板２上の銅配線に対応する
位置のポリイミド膜４をエキシマレーザーを３００ｍＪ
／ｃｍ2 、５パルス照射することによって除去し０．０
５×０．０５ｍｍの開孔９を開ける。続いてこのアルミ
ナ基板２をスパッタリング装置の真空チャンバー（図示
せず）に入れ、真空チャンバー内を約１×１０-5Ｔｏｒ
ｒまで真空排気した後、Ａｒガスを導入し真空チャンバ
ー内を７×１０-3Ｔｏｒｒ程度の雰囲気とし、スパッタ
パワーを約５００Ｗ、１０分間印加することでターゲッ
ト材であるアルミを厚み約０．３μｍ基板上に堆積させ
る。アルミ膜形成後、図７に示すように、図６の石英ガ
ラス１４上にライン幅約０．０４ｍｍアルミのマスクパ
ターン１５が形成されたエキシマレーザー用マスクを用
い、エキシマレーザー１６からのビーム２４をミラー２
３、レンズ１７を介し１／２に縮小して（３００ｍＪ／
ｃｍ2 、２パルス）、マスクパターン１５のない部分を
透過したレーザー光がアルミ膜に到達しアルミ膜を除去
することによって、アルミ電極３を形成し複数の半導体
チップ１間を電気的に接続した半導体装置を製作した。
【０００８】他の実施例について図３（接続部の拡大上
面図）、図４（接続部のＢ−Ｂ’拡大断面図）に基づい
て説明する。半導体素子７は、両面にシリコン酸化膜１
２およびシリコン酸化膜１２上にライン幅３０μｍ、ス
ペース２０μｍのアルミパターン８が形成されており、
外形の幅３０ｍｍ、長さ６０ｍｍの大きさである。この
２枚の半導体素子７の端部に断面が半導体素子７に対応
する面の方が広く加工された台形状のガラスの接続チッ
プ１０をエポキシ系接着剤１１によって接着することで
２枚の半導体素子を機械的に接続し、この工程を４回繰
り返えすことによって５枚の半導体素子７を接続した。
面図）、図４（接続部のＢ−Ｂ’拡大断面図）に基づい
て説明する。半導体素子７は、両面にシリコン酸化膜１
２およびシリコン酸化膜１２上にライン幅３０μｍ、ス
ペース２０μｍのアルミパターン８が形成されており、
外形の幅３０ｍｍ、長さ６０ｍｍの大きさである。この
２枚の半導体素子７の端部に断面が半導体素子７に対応
する面の方が広く加工された台形状のガラスの接続チッ
プ１０をエポキシ系接着剤１１によって接着することで
２枚の半導体素子を機械的に接続し、この工程を４回繰
り返えすことによって５枚の半導体素子７を接続した。
【０００９】図１１に５枚の半導体素子７を接続した完
成品の上面図を示す。機械的接続終了後、それぞれの半
導体素子７の接続部周辺にポリイミド膜４をスプレーで
コーティングし、エキシマレーザー１６によってアルミ
パターン８に対応する位置にφ０．０１５ｍｍの開孔を
開ける。ポリイミド膜４の開孔終了後、ポリイミド膜４
より内側に前記実施例と同様にスパッタリング装置でア
ルミを０．３μｍ堆積させ、アルミパターン８に合う石
英ガラスのエキシマレーザー用マスク（図示せず）を用
いて前記実施例と同様にエキシマレーザー光を３００ｍ
Ｊ／ｃｍ2 、２パルスのエネルギーで照射し、不要部分
のアルミ膜を除去して幅０．０２ｍのｍアルミ電極３を
形成するような加工を４個所の両面について繰り返して
行い、複数の半導体素子を接続した全体長さが約３００
ｍｍの半導体装置を製作した。尚、本実施例では機械的
強度を向上させるためガラスの接続チップ１０を用いて
機械的接続を行ったが、必要に応じて接着剤のみで行っ
てもよく、また、接続部の断面部のみで接続してもよ
い。さらに、本実施例では、ガラスの接続チップ１０を
用いたが、シリコンウェハーを水酸化カリウム水溶液等
の異方性エッチングで精度良く台形状に加工されたシリ
コンの接続チップ１０を用いてもよい。
成品の上面図を示す。機械的接続終了後、それぞれの半
導体素子７の接続部周辺にポリイミド膜４をスプレーで
コーティングし、エキシマレーザー１６によってアルミ
パターン８に対応する位置にφ０．０１５ｍｍの開孔を
開ける。ポリイミド膜４の開孔終了後、ポリイミド膜４
より内側に前記実施例と同様にスパッタリング装置でア
ルミを０．３μｍ堆積させ、アルミパターン８に合う石
英ガラスのエキシマレーザー用マスク（図示せず）を用
いて前記実施例と同様にエキシマレーザー光を３００ｍ
Ｊ／ｃｍ2 、２パルスのエネルギーで照射し、不要部分
のアルミ膜を除去して幅０．０２ｍのｍアルミ電極３を
形成するような加工を４個所の両面について繰り返して
行い、複数の半導体素子を接続した全体長さが約３００
ｍｍの半導体装置を製作した。尚、本実施例では機械的
強度を向上させるためガラスの接続チップ１０を用いて
機械的接続を行ったが、必要に応じて接着剤のみで行っ
てもよく、また、接続部の断面部のみで接続してもよ
い。さらに、本実施例では、ガラスの接続チップ１０を
用いたが、シリコンウェハーを水酸化カリウム水溶液等
の異方性エッチングで精度良く台形状に加工されたシリ
コンの接続チップ１０を用いてもよい。
【００１０】さらにもう１つの実施例について図５（断
面図）に基づいて説明する。まず、半導体チップ１を厚
み０．０５〜０．１２５ｍｍのポリイミドフィルム１３
にあらかじめ張り付けられている接着フィルム２２を介
し接着固定する。接着終了後、半導体チップ１上のパッ
ド５に対応する位置のポリイミドフィルム１３および接
着フィルム２２をエキシマレーザーを５００ｍＪ／ｃｍ
2 、２０パルス照射することによって除去し０．０５×
０．０５ｍｍの開孔９を開ける。開孔終了後、前記実施
例と同様にしてスパッタリング装置でアルミ膜を厚み約
０．３μｍ基板上に堆積させ、エキシマレーザーを３０
０ｍＪ／ｃｍ2 、２パルスのエネルギーで照射し、マス
クパターン１５のない部分を透過したレーザー光がアル
ミ膜に到達しアルミ膜を除去することによって、幅０．
０５ｍｍのアルミ電極３を形成し、ポリイミドフィルム
１３上に複数の半導体チップを接続した半導体装置を製
作した。
面図）に基づいて説明する。まず、半導体チップ１を厚
み０．０５〜０．１２５ｍｍのポリイミドフィルム１３
にあらかじめ張り付けられている接着フィルム２２を介
し接着固定する。接着終了後、半導体チップ１上のパッ
ド５に対応する位置のポリイミドフィルム１３および接
着フィルム２２をエキシマレーザーを５００ｍＪ／ｃｍ
2 、２０パルス照射することによって除去し０．０５×
０．０５ｍｍの開孔９を開ける。開孔終了後、前記実施
例と同様にしてスパッタリング装置でアルミ膜を厚み約
０．３μｍ基板上に堆積させ、エキシマレーザーを３０
０ｍＪ／ｃｍ2 、２パルスのエネルギーで照射し、マス
クパターン１５のない部分を透過したレーザー光がアル
ミ膜に到達しアルミ膜を除去することによって、幅０．
０５ｍｍのアルミ電極３を形成し、ポリイミドフィルム
１３上に複数の半導体チップを接続した半導体装置を製
作した。
【００１１】以上説明した実施例では、アルミ電極３の
パターン幅が最小０．０２ｍｍ、スペース幅０．０２ｍ
ｍの場合について説明したが、この製造方法ではおよそ
パターン幅、スペース幅ともに０．０１ｍｍまで可能で
ある。また、本実施例で製作した半導体装置の電気的接
続部のアルミ電極は、高温度、高湿度等のの環境試験を
行っても抵抗値変化、断線等の不良発生はなかった。
尚、本実施例では電気的接続にアルミ電極を用いたが
銅、ニッケル、クロム等の他の電極材料を用いても良
い。
パターン幅が最小０．０２ｍｍ、スペース幅０．０２ｍ
ｍの場合について説明したが、この製造方法ではおよそ
パターン幅、スペース幅ともに０．０１ｍｍまで可能で
ある。また、本実施例で製作した半導体装置の電気的接
続部のアルミ電極は、高温度、高湿度等のの環境試験を
行っても抵抗値変化、断線等の不良発生はなかった。
尚、本実施例では電気的接続にアルミ電極を用いたが
銅、ニッケル、クロム等の他の電極材料を用いても良
い。
【００１２】また上記実施例においては、エキシマレー
ザーによる加工を示したが、イオンビームによる加工に
おいても同等の性能が得られた。
ザーによる加工を示したが、イオンビームによる加工に
おいても同等の性能が得られた。
【００１３】
【発明の効果】この発明は以上説明したように、従来の
方法と比較して接続可能な電極のピッチはおよそ０．０
２ｍｍと非常に狭く、接続に必要なエリアも小さくてす
むため、半導体装置の小型、薄型化が可能となり、かつ
１本ずつ接続する必要がないため接続に要する時間が少
なく、結果的に安価な半導体装置の製作が可能である。
また、ハンダバンプのようにそりやひずみの制約が小さ
いため大面積の半導体素子の製作も可能で、さらにリー
ドの製造が必要でないためパッド数の多い半導体素子の
接続も可能である。
方法と比較して接続可能な電極のピッチはおよそ０．０
２ｍｍと非常に狭く、接続に必要なエリアも小さくてす
むため、半導体装置の小型、薄型化が可能となり、かつ
１本ずつ接続する必要がないため接続に要する時間が少
なく、結果的に安価な半導体装置の製作が可能である。
また、ハンダバンプのようにそりやひずみの制約が小さ
いため大面積の半導体素子の製作も可能で、さらにリー
ドの製造が必要でないためパッド数の多い半導体素子の
接続も可能である。
【図１】本発明の半導体装置の上面図である。
【図２】本発明の半導体装置のＡ−Ａ’断面図である。
【図３】本発明の半導体装置の接続部拡大上面図であ
る。
る。
【図４】本発明の半導体装置の接続部Ｂ−Ｂ’拡大断面
図である。
図である。
【図５】本発明の半導体装置の断面図である。
【図６】本発明に用いたエキシマレーザー用マスクの上
面図である。
面図である。
【図７】本発明のエキシマレーザーの照射状態を示す図
である。
である。
【図８】従来の半導体装置の断面図である。
【図９】従来の半導体装置の断面図である。
【図１０】従来の半導体装置の断面図である。
【図１１】本発明の５枚の半導体素子を接続した半導体
装置の上面図である。
装置の上面図である。
１ 半導体チップ ２ アルミナ基板 ３ アルミ電極 ４ ポリイミド ５ パッド ７ 半導体素子 ８ アルミパターン ９ 開孔 １０ 接続チップ １１ エポキシ系接着剤 １３ ポリイミドフィルム １４ 石英ガラス １６ エキシマレーザー １８ 金ワイヤー １９ ハンダバンプ ２１ 金バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 朋之 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内 (72)発明者 竹内 均 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内
Claims (5)
- 【請求項１】 複数の半導体素子の電極端子間、あるい
は半導体素子の電極端子と前記半導体素子を載置する基
板上の接続端子とを電気的に接続し、半導体装置を製造
する方法において、 前記半導体素子を配置、固定する工程と、少なくとも前
記半導体素子間の接続部周辺に導電性被膜を形成する工
程と、レーザーまたはイオンビームから選ばれる加工方
法によって配線のパターニングをすることを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記導電性被膜を形成する方法において
スパッタリング、真空蒸着から選ばれるの薄膜形成方法
を行う事を特徴とする請求項１記載の半導体装装置の製
造方法。 - 【請求項３】 前記導電性被膜のパターニングをエキシ
マレーザーによって行うことを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項４】 複数の半導体素子の電極端子間、あるい
は半導体素子の電極端子と前記半導体素子を載置する基
板上の接続端子とを電気的に接続した半導体装置におい
て、 前記半導体素子の機械的接続部に、断面が前記半導体素
子接触面に比べ非接触面の方が狭い台形状である接続チ
ップを有する事を特徴とする請求項１記載の半導体装
置。 - 【請求項５】 複数の半導体素子の電極端子間、あるい
は半導体素子の電極端子と前記半導体素子を載置する基
板上の接続端子とを電気的に接続した半導体装置におい
て、 前記半導体素子間の接続部の段差部に高分子材料からな
る絶縁材料を有する事を特徴とする請求項１記載の半導
体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304344A JPH07161919A (ja) | 1993-12-03 | 1993-12-03 | 半導体装置およびその製造方法 |
| US08/347,864 US5639693A (en) | 1993-12-03 | 1994-12-01 | Semiconductor device and process for fabricating the same |
| US08/816,195 US5869893A (en) | 1993-12-03 | 1997-03-12 | Semiconductor device having a trapezoidal joint chip |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304344A JPH07161919A (ja) | 1993-12-03 | 1993-12-03 | 半導体装置およびその製造方法 |
| US08/347,864 US5639693A (en) | 1993-12-03 | 1994-12-01 | Semiconductor device and process for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161919A true JPH07161919A (ja) | 1995-06-23 |
Family
ID=26563866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5304344A Pending JPH07161919A (ja) | 1993-12-03 | 1993-12-03 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5639693A (ja) |
| JP (1) | JPH07161919A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107690A (en) * | 1995-09-26 | 2000-08-22 | Micron Technology, Inc. | Coated semiconductor die/leadframe assembly and method for coating the assembly |
| US5874369A (en) * | 1996-12-05 | 1999-02-23 | International Business Machines Corporation | Method for forming vias in a dielectric film |
| US6294455B1 (en) | 1997-08-20 | 2001-09-25 | Micron Technology, Inc. | Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry |
| US6187677B1 (en) | 1997-08-22 | 2001-02-13 | Micron Technology, Inc. | Integrated circuitry and methods of forming integrated circuitry |
| US6143616A (en) * | 1997-08-22 | 2000-11-07 | Micron Technology, Inc. | Methods of forming coaxial integrated circuitry interconnect lines |
| US6444487B1 (en) * | 1998-07-28 | 2002-09-03 | Rosemount Aerospace Inc. | Flexible silicon strain gage |
| US6365968B1 (en) | 1998-08-07 | 2002-04-02 | Corning Lasertron, Inc. | Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device |
| DE10004647C1 (de) * | 2000-02-03 | 2001-07-26 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat |
| EP2355144A1 (en) | 2010-02-09 | 2011-08-10 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Component placement on flexible and/or stretchable substrates |
| EP2461658A1 (en) | 2010-12-03 | 2012-06-06 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate |
| CN115513070A (zh) * | 2021-06-22 | 2022-12-23 | 大族激光科技产业集团股份有限公司 | 芯片邦定方法和芯片邦定结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131863U (ja) * | 1973-03-10 | 1974-11-13 | ||
| JPS57207356A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Semiconductor device |
| US4639760A (en) * | 1986-01-21 | 1987-01-27 | Motorola, Inc. | High power RF transistor assembly |
| US5245216A (en) * | 1990-09-11 | 1993-09-14 | Kabushiki Kaisha Toshiba | Plastic-molded type semiconductor device |
| US5091769A (en) * | 1991-03-27 | 1992-02-25 | Eichelberger Charles W | Configuration for testing and burn-in of integrated circuit chips |
| EP0547807A3 (en) * | 1991-12-16 | 1993-09-22 | General Electric Company | Packaged electronic system |
| JPH06125013A (ja) * | 1992-03-14 | 1994-05-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
| JP3233507B2 (ja) * | 1993-08-13 | 2001-11-26 | 株式会社東芝 | 半導体装置 |
-
1993
- 1993-12-03 JP JP5304344A patent/JPH07161919A/ja active Pending
-
1994
- 1994-12-01 US US08/347,864 patent/US5639693A/en not_active Expired - Lifetime
-
1997
- 1997-03-12 US US08/816,195 patent/US5869893A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5869893A (en) | 1999-02-09 |
| US5639693A (en) | 1997-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554685B2 (ja) | Ｉｃチップを支持基板に接合する方法 | |
| JPH05211205A (ja) | チップ接続構造体 | |
| US6717252B2 (en) | Semiconductor device | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS61145838A (ja) | 半導体素子の接続方法 | |
| US6469397B2 (en) | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures | |
| JPH07161919A (ja) | 半導体装置およびその製造方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPS6221268B2 (ja) | ||
| JP2002299553A (ja) | モジュール及びその製造方法 | |
| JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
| JP2735038B2 (ja) | バンプ形成方法 | |
| EP0117211B1 (en) | Method for fabricating a package for an integrated circuit | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPS62115748A (ja) | 金バンプ形成法 | |
| JPH09102517A (ja) | 半導体装置 | |
| JP3586988B2 (ja) | 半導体素子搭載用基板とその製造方法および半導体装置 | |
| JPH0982752A (ja) | 半導体装置 | |
| JP2001144405A (ja) | 実装基板 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JPH02218143A (ja) | 半導体装置およびその製造方法 | |
| JPH04323842A (ja) | 回路部品搭載用中間基板の製造法 | |
| JP2855960B2 (ja) | 電子部品実装基材の形成方法および電子部品実装体の形成方法 |