[go: up one dir, main page]

JPH0715101A - 酸化物セラミック回路基板及びその製造方法 - Google Patents

酸化物セラミック回路基板及びその製造方法

Info

Publication number
JPH0715101A
JPH0715101A JP5155176A JP15517693A JPH0715101A JP H0715101 A JPH0715101 A JP H0715101A JP 5155176 A JP5155176 A JP 5155176A JP 15517693 A JP15517693 A JP 15517693A JP H0715101 A JPH0715101 A JP H0715101A
Authority
JP
Japan
Prior art keywords
circuit board
copper
ceramic
ceramic circuit
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5155176A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Yoichi Harayama
洋一 原山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5155176A priority Critical patent/JPH0715101A/ja
Priority to US08/265,028 priority patent/US5604018A/en
Publication of JPH0715101A publication Critical patent/JPH0715101A/ja
Priority to US08/689,692 priority patent/US5683791A/en
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H10W70/05—
    • H10W70/095—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/252—Glass or ceramic [i.e., fired or glazed clay, cement, etc.] [porcelain, quartz, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 酸化物セラミックを用いて、低抵抗の銅によ
る内部配線を可能とする。 【構成】 酸化物粉末を原料とするグリーンシート１０
に、銅を配線材料として平面配線１８及び／またはビア
１４を設け、該配線部１４、１８が表面に露出しない様
に該配線部１４、１８を覆ってグリーンシート１０を積
層し一体化した後1083〜1800℃の範囲にある最高温度で
焼成することを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子実装等に用い
られる酸化物セラミック回路基板及びその製造方法に関
する。
【０００２】
【従来の技術】近年、半導体デバイスの高速化高集積化
等に伴い、回路基板、半導体パッケージに対してもこれ
らの要求に応えることのできる諸特性が要求されてい
る。このうち特に電気的特性に関しては導体材料のバル
ク抵抗と絶縁基材の誘電率が問題とされる。例えば伝送
線路上の損失はそのほとんどが導体損と誘電体損で放射
損の寄与は一般に非常に小さい。信号の伝達速度の遅延
は配線周囲に蓄えられる、静電容量と配線材料自体の電
気抵抗によって大きくなる。即ちこれらの成分によって
伝達されるべき波形になまりを生じ、ある一定のスレッ
シュホールド値への到達に遅れが生じ、これが信号伝達
の遅延として現れることになる。従って伝達波形がなま
ることを抑えるためには配線周囲の静電容量、いいかえ
れば配線周囲の誘電率を低くすることと配線材料自体の
電気抵抗値を小さくする必要がある。配線材料自体の直
流抵抗成分を低減させることは、特性インピーダンスの
周波数依存性を小さくすることになるので、特性インピ
ーダンスを調整し、各種配線相互の接続部における反射
損や挿入損を低減させるうえからも必要とされることで
ある。この様なことから光通信を中心とする高速・高周
波の分野では特にこの導通抵抗の低減が求められてい
る。
【０００３】ところで、回路基板あるいはパッケージ材
料として用いられるセラミック材料のうち、従来最も一
般的に用いられるものはアルミナセラミックであるが、
金属配線となる同時焼成メタライズ材料としてはタング
ステンあるいはモリブデン等の高融点金属が用いられて
いた。これはアルミナセラミックの焼成温度が一般的に
1500℃以上と高いため、同時焼成工程中にメタライズが
融解・蒸発あるいはセラミック成分等と著しい反応等を
起こさないように、融点が同時焼成温度より高い（Ｗは
約3380℃、Ｍｏは約2620℃）金属材料として選ばれたも
のである。同時焼成によって得られるこれら金属配線の
抵抗率はそれら本来の比抵抗より一般に高めになる傾向
がある。例えばタングステンは本来の比抵抗は5.6 ×10
-6Ωcmであるがアルミナセラミックとの同時焼成によっ
て得られるタングステン配線の抵抗率は１５×１０-6〜
２０×１０-6Ωcm程度となる。これは不純物やタングス
テンの焼結に伴う緻密化の程度等の影響であると考えら
れている。
【０００４】これらタングステンあるいはモリブデン等
の高融点金属に比べ、銅や金等の低融点金属の比抵抗は
低く、例えば銅本来の比抵抗は1.7 ×１０-6Ωcmとタン
グステンのそれの１／３以下である。これら低抵抗金属
を用いた配線をアルミナセラミック等の基板表面に後焼
成によって形成する技術が従来より知られている。この
場合、この後焼成とは一度1500℃以上の温度で焼成して
得られたアルミナセラミック等の基板上に、これら低抵
抗金属を主成分とするペーストを印刷した後、これら金
属の融点以下の温度で具体的には900 〜1000℃程度の温
度で処理して金属部を緻密化させるものである。このよ
うにして得られる配線の抵抗は例えば銅の場合３×10-6
Ωcm以下の抵抗率が得られ、同時焼成タングステンの様
に本来の比抵抗の数倍という著しい抵抗上昇は一般にみ
られない。上記の様に従来、アルミナセラミック等の15
00℃付近で焼成される基板でもその表面にならば銅等の
低抵抗金属による配線を形成することができる。しかし
配線の高密度化を達成するためには内部メタライズが必
須であり、この内部メタライズは同時焼成によらねばそ
の形成は殆ど不可能である。
【０００５】そこで、これら銅等の低融点金属により低
い温度でも充分緻密化可能なセラミック組成を用いてこ
れら低融点金属と同時焼成する技術が開発されている。
この様な組成のセラミックは一般に低温焼成セラミック
と呼ばれ、その組成としては結晶化ガラスを主成分とす
るものあるいは1000℃以下で充分に流動化するガラスと
アルミナやムライト等のセラミック粉末を混合したもの
を主成分とするものがあり、特に後者のものが一般的で
あることからガラス−セラミック複合セラミックと呼ば
れることもある。このガラス−セラミック複合セラミッ
クは例えば、アルミナ、ムライト、シリカ等から選ばれ
る高融点酸化物あるいは窒化物セラミック粉末の一種以
上と、ホウケイ酸ガラス等の1000℃で充分に流動化する
ガラス粉末とを体積比１：１前後に混合して得られる組
成をもつ。これにより上記低抵抗金属材料を内部配線と
して同時焼成により形成できるようになった。
【０００６】
【発明が解決しようとする課題】しかしながら、このガ
ラスセラミック複合セラミックではアルミナ等従来の高
温で焼成するセラミックの場合とは異なる種々の問題を
抱えている。その一つは、このセラミックの特性に関わ
るものであり、熱伝導率が著しく低いこと、機械的強度
に劣ること、および誘電正接が高いことがあげられる。
熱伝導率は組成により変動するが、本来熱伝導率の低い
材料であるガラスを含んでいるため一般に１〜３wm-1k
-1と一般のセラミックと比べ著しく低く、例えばアルミ
ナの１５〜３０wm-1k -1程度と比べると１／10程度の低
さであり、高密度化・高出力化が進む近年の半導体デバ
イスの実装上問題となる。抗折強度は一般に２０kgfmm
-2前後でアルミナセラミックの３０〜４０kgfmm -2と比
べ低く、やはり応用面での制約を受ける。一方電気的特
性として誘電率が低い点でアルミナセラミックより優れ
るものの、高周波領域の応用で問題となる誘電正接がア
ルミナセラミックの一般値５×１０-4（於１ＭＨｚ）に
対し２０〜４０×１０-4（於１ＭＨｚ）と数倍高い点で
劣る。また製造上の問題点としては脱バインダー性の悪
さがあげられる。即ち、銅と同時焼成する場合、銅の酸
化を抑えるため非酸化性雰囲気で焼成する必要がある
が、その際有機成分が残留し易く、一方このセラミック
の緻密化がこの残留物が系外に除かれ終わる前に開始す
るので残留物がカーボンとして焼成体に残り、該焼成体
の諸特性、特に電気的特性を著しく劣化させ易い。これ
を防ぐため、一般に焼成雰囲気に湿潤性ガスを用いる手
段が知られているが、かなり長い時間をかけて昇温する
ため生産性に劣る上に工程条件の変動の影響を受け易い
ため歩留りが低い。また、焼成体は用いられるガラスの
組成にもよるが、一般に500 ℃前後から軟化が始まる。
従って従来製造に関係して用いられる工程のうち約500
℃を越えるものは採用できなくなってしまうという問題
もある。本発明は上記問題点を解決するものであり、酸
化物セラミックを用いて、低抵抗の銅による内部配線を
可能とする酸化物セラミック回路基板およびその製造方
法を提供することを目的とする。
【０００７】
【問題点を解決するための手段】上記目的による本発明
では、酸化物セラミックを絶縁基材として導体回路が形
成されたセラミック回路基板において、該導体回路の内
の少なくとも基板内部の導体が銅を配線材料とした銅導
体であり、該酸化物セラミックと同時焼成によって形成
されたことを特徴としている。またその製造方法は、酸
化物粉末を原料とするグリーンシートに、銅を配線材料
として平面配線及び／またはビアを設け、該配線部が表
面に露出しない様に該配線部を覆ってグリーンシートを
積層し一体化した後1083〜1800℃の範囲にある最高温度
で焼成することを特徴としている。
【０００８】該酸化物セラミックはアルミナ（Al2O3)、
ムライト（３Al2O3 ・ ２SiO2) 、コーディエライト（２
MgO ・２Al2O3 ・５SiO2）の内の一種の相を主成分とす
るセラミックである。具体的には純度９９％以上の高純
度アルミナセラミック、基板やパッケージ材として多用
されている純度９０〜９７程度のアルミナセラミック、
数パーセントの焼結助剤を含むムライトセラミックおよ
び特開平１−３１７１６４号に開示されている様なSiO2
を含有するムライトセラミックのうちSiO2非晶質相が５
０％未満のもの、ムライトとアルミナとの複合セラミッ
ク、コーディエライトセラミック及びコーディエライト
とムライトとの複合セラミック等が含まれる。
【０００９】これら酸化物セラミックと銅とを同時焼成
する際には銅が1083℃以下で溶融して液化し、一方酸化
物セラミックは一般にこの温度ではまだ殆ど緻密化して
おらず充分な緻密化のためにはこれより数十〜数百度高
い最高温度の条件で焼成されなけらばならないことから
以下の問題が懸念される。 (1) 溶融銅と酸化物セラミックの主成分あるいは助剤等
副成分との化学的反応。 (2) キャピラリ効果による酸化物セラミック成分粒子間
中への溶融銅の浸透。 (3) 溶融して液化した銅の蒸発損失。 (4）銅の酸化物セラミック中への拡散。 (5）酸化物セラミックの主成分あるいは助剤等の副成分
の溶融銅中への溶解。 (6) 銅と酸化物セラミックとの熱膨張係数の差による応
力発生。 (7) 銅と酸化物セラミックとの全プロセス中での体積変
化の差。
【００１０】上記のうち(1) の溶融銅と酸化物セラミッ
クの主成分あるいは助剤等副成分との化学的反応につい
ては、具体的に例えば銅と酸化物セラミック主成分との
化学的反応としてCuAl2O4 、CuAlO2、銅と副成分との化
学的反応としてCaCu2O3 、Ca 2CuO3 、Ca1-x CuO2、Cu5M
g2O7等の化合物状態が知られている。 (2) のキャピラリ効果による酸化物セラミック成分粒子
間中への溶融銅の浸透については、該酸化物セラミック
成分粒子の溶融銅に対するぬれ性の大小の影響を受ける
と考えられるが、このぬれ性は金属やセラミックの熱力
学的性質と相関している他、固体の表面構造等に依存す
ることが知られている。具体的には不純物レベルや雰囲
気の影響などがぬれ性に関与するためかなり複雑な現象
となっている。 (3)の溶融液化した銅の蒸発損失は一般に知られる溶融
金属の蒸発挙動から考えても当然ながら考慮しなければ
ならない現象である。 (4)の銅の酸化物セラミック中への拡散は上記の諸現象
とも関わるものと考えられるが、具体的には、例えば金
属としてチタンをアルミナセラミックと同時焼成する
と、チタンのアルミナセラミック中の明確な拡散分布が
観察されるが、その様な現象が銅ではどうなるかという
問題である。 (5)の酸化物セラミックの主成分あるいは助剤等副成分
の溶融銅中への溶解は固体の液体への溶解現象である。
銅に溶解し易い溶質元素種は種々知られており、助剤成
分やそれ以外の不純物が溶質元素として溶融銅中に溶け
込む可能性は大きいと考えられる。
【００１１】(6)の銅と酸化物セラミックとの熱膨張係
数の差による応力発生については、その結果としてのセ
ラミックの破壊や導体の断線あるいは焼結体の歪みが問
題となる。銅の熱膨張係数は約１７×１０-6／℃、これ
に対しアルミナセラミックは約７×１０-6／℃、ムライ
トセラミックは約４．５×１０-6／℃、SiO2非晶質相を
５０％以下含むムライトセラミックは約３×１０-6〜
４．５×１０-6／℃、コーディエライトは約２．５×１
０-6／℃、コーディエライトとムライトとの複合セラミ
ックはこれら各成分セラミックの中間の値、即ち２．５
×１０-6〜４．５×１０-6／℃の間の値をとる。以上は
室温〜４００℃程度の温度範囲の値だが同時焼成プロセ
ス中の熱膨張係数差も同程度の比率で関与すると考えら
れる。しかしながらこれらの熱膨張係数差がそのまま応
力の大きさにつながってクラックや断線等の問題につな
がるとは限らない。それは銅が本来延性金属であり、上
記酸化物セラミックと比べヤング率が低いためであり、
実際の応力の大きさは銅の配線部の大きさに依存し、あ
る一定値以下の幅、長さおよび厚さの場合には応力の発
生は殆ど無視し得るものと考える。
【００１２】(7)の銅と酸化物セラミックとの全プロセ
ス中での体積変化の差は特に銅が液体状態になる段階以
後に問題となる。即ち銅が液体状態になる1083℃付近で
は該酸化物セラミックはまだ充分な緻密化が起こってい
ないため、グリーン段階での銅配線部における銅の充填
率が低い場合には、この1083℃付近で銅配線部に空隙が
できる。該酸化物セラミックの緻密化がある一定値まで
進む段階以後は今度は逆にグリーン段階での銅配線部に
おける銅の充填率がある一定値以上の場合には溶融銅の
体積に過剰分が生じ、そのため溶融銅と該セラミックの
両方に応力が生じることになる。この様な応力を回避す
るためにはしたがってグリーン段階にある銅の充填率が
１００−〔焼成後のセラミック充填率−グリーン段階で
のセラミックの充填率〕パーセント程度である必要があ
る。
【００１３】本発明では上記諸点につき考慮しつつ種々
検討した結果として以下の様な製造方法が適用される。
即ち前記アルミナ、ムライト、コーディエライト等の酸
化物粉末を原料とするグリーンシートに銅を配線材料と
して必要に応じ平面配線及びビア配線の内の一種以上を
設け該配線部上に該配線部が表面に露出しない様に該配
線部を覆ってグリーンシートを積層一体化した後1083〜
1800℃の範囲にある最高温度で焼成する。
【００１４】ここで導体回路形成用として用いる銅材料
としては、なるべく高純度の材料を用いることが望まし
い。銅が不純物を多く含むと一般に融点降下が起こり、
そのため酸化物セラミックの緻密化が始まる温度との差
が大きくなり、また緻密化が始まる前の酸化物セラミッ
ク粉末との濡れ性が変わり、溶融銅が酸化物セラミック
中に浸透させやすくするためである。銅粉末を主成分と
するペーストを用いる場合はフリットボンドやケミカル
ボンド型の銅ペーストが市販されているがこれらの使用
は一般に好ましくない。酸化物セラミックの原料粉末は
緻密化速度を適度に速める目的からなるべく粒径の小さ
いものが好ましく、少なくとも２μｍ以下の平均粒径を
もつものがよい。また溶融金属との相互作用を小さくす
るためそれ自体なるべく高純度のものが望ましい。この
様な条件を満たす粉末に有機バインダー、可塑剤、有機
溶剤等を加えてスラリーとするが、緻密化速度を促進し
かつ緻密化の開始温度を下げる目的で一般に焼結助剤を
加える。焼結助剤としては周期律表中第２ａ族元素化合
物、周期律表中第３ａ族元素化合物及びSiO2の内の一種
以上が合計で０．１〜５０重量パーセント好ましくは１
〜２０重量パーセントを添加するが、これら成分を全て
酸化物として添加するのが最も一般的である。更に具体
的には一般に酸化物セラミックの助剤として知られてい
るものが好適に採用され、例えばMgO 、CaO 、CaCO3 、
SrO 、BaO 、Y2O3、La2O3 、CeO 、SiO2、3MgO・4SiO
2(タルク）、Al2O3 ・2SiO2(カオリン）等が好適に用い
られ、これらを用いる場合は、少なくとも後に述べる条
件で焼成する限りは前記した様な溶融銅との間の問題と
なる相互作用はみられない。
【００１５】こうして得られたスラリーをドクターブレ
ード法によってグリーンシートとする。グリーンシート
の密度はなくべく高密度にする。これは配線材料である
銅が溶融した時点で、この液体金属を取り囲む酸化物セ
ラミックの粉末が、より密に充填されているようにする
ことで、銅の酸化物セラミック中での移動を防ぎ、かつ
緻密化速度を速めるためである。グリーンシートの密度
を高めるにはバインダー及び可塑剤の量を成形に必要な
最小限度にして無機成分そのものの充填密度を上げるこ
と、スラリー中での無機粉末の分散性を高めること、成
形速度や乾燥条件を調整することによって行う。この様
にして得たグリーンシートに平面方向の配線及びビア配
線あるいはこれらのどちらかの配線を行う。平面方向の
配線は一般に銅箔の接着あるいは銅ペーストをスクリー
ン印刷することで形成できる。一方ビア配線の場合はあ
らかじめグリーンシートに設けたスルーホールに銅ペー
ストを充填することで形成される。
【００１６】次にこの様なグリーンシートを積層する
が、最終的に積層体の表面に前記銅配線が一部でも露出
しないように平面配線部あるいはビア端面上にはその表
面上にグリーンシートを積層する様にし、加熱加圧およ
び必要に応じグリーンシート中の有機成分と相溶性のあ
る溶剤を塗布して一体化する。加熱加圧の条件は一般的
に５０℃以上の温度で１００Kgf ／cm2 以上の圧力とす
ることが望ましい。この様にして得られた積層体の脱バ
インダーを非酸化性雰囲気中で行った後、同様に非酸化
性雰囲気中1083〜1800℃の温度範囲にある最高温度で焼
成を行う。焼成時の最適な最高温度は前記酸化物セラミ
ックの種類と組成により大きく変わり、例えば通常の純
度９０〜９７％アルミナセラミックは1500〜1600℃、純
度９９％以上の高純度アルミナセラミックの場合は1500
〜1800℃（超微粉を用いたものでは1300〜1500℃）、Mg
O 、Y2O3、CaO 等を添加した９５〜９９％ムライトセラ
ミックは1450〜1600℃、純度９９％以上のムライトは15
50〜1700℃、SiO2非晶質相を５０重量パーセント以下含
むムライトセラミックは、添加するY2O3等の量にもよる
が1200〜1600℃、純度８０〜９９％のコーディエライト
セラミックは1000〜1350℃の各範囲に最適な最高温度が
ある。脱バインダー及び焼成工程における雰囲気は銅の
酸化を防ぐために非酸化性とし、具体的には窒素ガスあ
るいはアンモニア分解ガスが好適に用いられるが、有機
成分を効率良く除去するためにはこれらガスの湿潤雰囲
気が好適に用いられる。
【００１７】この脱バインダー及びそれに次ぐ焼成工程
における条件に依存して前記した銅と酸化物セラミック
間の相互作用として問題となる現象が起こる。具体的に
は一般的な例として銅配線部周囲が赤茶色ににじんだ様
に着色する現象があげられる。これは銅が酸化物セラミ
ック中へ拡散した結果現れるものと考えられるが、銅を
脱バインダーから本焼工程中の雰囲気および酸化物セラ
ミックの三者の相互作用が関与していることが推測され
ている。この様な現象は特に低純度の窒素ガスのみを用
いた場合や、湿潤雰囲気を用いた場合に認められること
が多い。湿潤雰囲気を用いた場合には、露点と湿潤雰囲
気を導入する最高温度及びその温度での保持時間に依存
して前記現象が認められる。例えば同一露点でもより高
温まで湿潤状態として導入すると認められ易く、また同
一露点、同一最高導入温度でもその温度における保持時
間が長い程認められ易く、また露点は高い程認められ易
い傾向にあるが最高導入温度が充分低ければ前記現象の
発生を防ぐことができるという関係にある。一方、これ
ら条件はグリーンシート中に含まれる有機成分の種類や
量に依存して最適値が決められねばならないことからこ
れら３条件の組合せとして最適なものを単純に示すこと
は難しい。しかしごく一般的に適用可能な条件範囲とし
ては露点６０℃以下で最高導入温度 850℃以下、１気圧
で２時間以下というのが平均粒径１〜２μｍの銅ペース
トを用いた場合の一例としてあげられる。
【００１８】以上の様な工程及び条件で銅を内部配線と
して含む酸化物セラミックが得られるが、平面配線を有
するものにおいてその配線長が特に長く、配線形成に銅
ペーストを用い、該ペースト中の銅の充填率が低い場
合、焼成工程中の銅の著しい体積減少と酸化物セラミッ
クの溶融銅に対する濡れ性が低いことなどが原因とな
り、該配線部に断線がみられることが多い。これを防ぐ
ためには、該銅ペースト中に、チタンを０．１〜５重量
％含有させるかあるいはタングステンを１０〜５０体積
パーセント含有させることが有効である。チタンを銅ペ
ーストに添加する場合、該チタンは金属酸化物あるいは
その他の化合物として添加して良いが、金属として添加
するのが最も好適な結果を与える。前記のごとく、銅と
酸化物セラミックとの有害な相互作用を防ぐため、一般
に銅への不純物の混入は好ましくなく。チタンの混入に
よっても融点降下等の該相互作用を促進すると考えられ
る影響が推定されるが、本発明者らの検討の結果、チタ
ン自体の酸化物セラミック側への拡散はみられるが、銅
の酸化物セラミック側への拡散を誘起しないことが明ら
かとなった。
【００１９】しかしながらチタンの添加は導体抵抗の増
大および導体周囲の酸化物セラミックの誘電率を上げる
など、本来の目的に相反する効果も認められるため、そ
の添加量は多くても５重量％以下で、好ましくは前記断
線を防ぐのに必要な下限としての０．１重量％近くにと
どめるのが良い。一方タングステンを銅ペーストに添加
する場合は、１〜２０μ程度の平均粒径のタングステン
粉が良好に用いられる。銅とタングステンの組合せでは
相互の溶解度が非常に小さく、タングステン自体の酸化
物セラミック中への拡散も銅の酸化物セラミック中への
拡散の誘起も起こらないと予測できるが、タングステン
含量の増加に伴い、配線抵抗が上昇するので前記断線が
防げる範囲でなるべくタングステンの添加量を少なくす
る。銅とタングステンの前記焼成工程における温度等の
条件下での相互の濡れ性は良好で、走査型電子顕微鏡に
よる微構造観察では暗くみえる溶融銅のマトリックス中
に白くみえるタングステン粒が均一に分散したものとし
て認められる。添加するタングステン粉の平均粒径が小
さくなると、銅の蒸発を促進する傾向にあり、そのため
銅の溶融からの酸化物セラミックの緻密化が始まる迄の
間を非常に遅い昇温速度にすると該ペーストの焼結体は
非常に気孔の多いスポンジ様の構造になる場合もみられ
た。これは銅がタングステンに非常に良く濡れるため、
有効な蒸発表面積がタングステンの存在によって大きく
なるためと考えられる。
【００２０】次に、この様にして得られる銅の内部配線
を含む酸化物セラミック基板を研磨あるいは研削するこ
とにより、該基板内部の導体の一部を表面に露出する様
にする。内部導体としては平面方向の配線とビア配線が
あるが、多くの場合表面に露出させるのはビアの端面で
ある。続いて表面に露出した前記内部導体の一部を接続
する表面配線あるいはパッド状等の表面端子を形成する
が、その形成方法としては厚膜法あるいは薄膜法が好適
に利用できる。厚膜法ではポスト焼成用の銅ペーストを
用いることができフリットボンド型、ケミカルボンド型
いづれの種類も採用できる。この様なペーストを該基板
表面にスクリーン印刷し窒素ガス等非酸化性雰囲気中 9
00℃前後で焼成することにより表面配線を形成する。一
方薄膜法ではスパッタリング等の方法により表面に直接
配線を形成する。配線材としては銅の他従来多用されて
いるチタン−ニッケル−金の構成を採用しても良い。以
上の様にして銅を内部導体として含有する酸化物セラミ
ック基板を完成させるが必要に応じ外部リードやシール
リング等を取りつけても良い。また本発明によれば約15
00℃以下の従来のタングステンメタライズには低過ぎる
温度においても良好なメタライズを可能にしている。
【００２１】
【実施例】実施例１ 図１(a) 〜(f) は実施例１の工程を示す。平均粒径約１
μｍの酸化アルミニウム粉末にMgO 、SiO2、CaCO3 を混
合して得られた９２重量パーセントアルミナセラミック
をグリーンシート１０に成形した（図１ａ）。このグリ
ーンシート１０に約２００μｍ径のスルーホール１２を
多数形成した（図１ｂ）後、平均粒径約１〜２μｍの銅
粉末を用いて調製した銅ペースト１４をこれらスルーホ
ール１２に充填し、乾燥した（図１ｃ）。次いで、この
様に銅ペースト１４が充填されたグリーンシート１０の
２枚とこれらの上下に各一枚銅ペーストの印刷を施して
ないグリーンシート１０を配置して積層し、温度６０℃
圧力２００Kgf ／cm2 で５分間熱圧着し一体化した（図
１ｄ）。これをアンモニア分解ガスと窒素ガスの混合
（１：２）雰囲気中で最高温度1570℃で２時間焼成した
（図１ｅ）。途中 150℃から1000℃の間を露点４５℃で
湿潤させ有機成分除去を促進させた。得られた焼結体は
均一な白色の緻密体で内部のビア１６がわずかに透けて
みえた。これを研磨してビア１６端面を表面に露出させ
たところ（図１ｆ）、ビア１６端面は銅本来の色相で金
属光沢を呈するものとして観察された。この部分のＥＰ
ＭＡによる成分分布調査の結果、銅の分布はビア−セラ
ミック界面からビア以内に限られ、またアルミニウム、
酸素、Si、Mg、Caの分布はいづれもセラミック中のみに
限られていた。
【００２２】実施例２ 焼結助剤として平均粒径約１μｍの酸化イットリウムを
２重量％添加した平均粒径約１μｍのムライト粉を主成
分とするグリーンシートを用い、他は実施例１と同様に
してグリーン積層体を作製し焼成を行った。得られた焼
結体は均一な白色の緻密体であった。これを研磨して露
出させたビア端面のＥＰＭＡ測定の結果、本実施例でも
実施例１と同様に銅の分布はビア部のみに限られており
（図３ａ）、一方、Al（図３ｂ）、Si（図３ｃ）、O
（図３ｄ）、Y （図３ｅ）の分布はセラミック側のみに
限定されていた。
【００２３】実施例３ 平均粒径約１μｍの酸化アルミニウム粉末にMgO 、Si
O2、CaCO3 を混合して得られた９６重量パーセントアル
ミナセラミックグリーンシートに約２００μｍ径のスル
ーホールを形成し、平均粒径約１〜２μｍの銅粉末を用
いて調製した銅ペーストでスルーホールを充填すると共
に、幅約２４０μｍの平面配線をスクリーン印刷し乾燥
した。これを実施例１と同様に表面に銅配線が露出しな
いように積層一体化し実施例１と同じ条件で焼成を行っ
た。得られた焼結体を透過光で観察したところ平面配線
の不連結部がみられ、研磨して内部導体を露出させた結
果断線が認められた。
【００２４】実施例４ 図２(a) 〜(g) は実施例４の工程を示す。平均粒径約１
μｍの酸化アルミニウム粉末にMgO 、SiO2、CaCO3 を混
合して得られた９６重量パーセントアルミナセラミック
をグリーンシート１０に成形し、このグリーンシート１
０に約２００μｍ径のスルーホール１２を形成した（図
２ａ）。平均粒径約１〜２μｍの銅粉末に平均粒径０．
６μｍの金属チタンを５重量パーセント添加して調製し
た銅ペースト１４でスルーホール１２を充填すると共に
（図２ｂ）、幅約２４０μｍの平面配線１８をスクリー
ン印刷し乾燥した（図２ｃ）。これを実施例１と同様に
表面に銅配線が露出しないように積層一体化し（図２
ｄ）、実施例１と同じ条件で焼成を行った（図２ｅ）。
これを研磨して内部の平面配線１８を露出させたことろ
（図２ｆ）、断線は認められなかったが、この平面配線
１８及びビア配線１６の周囲はぼんやりと黒く着色して
いた。ＥＭＰＡによりこのビア−セラミック界面近傍の
成分分布を調査した結果、実施例１と同様、銅はビア部
のみに検出されチタンは当初銅ペースト中に混入してい
たにもかかわらず焼結後ではビア部には殆ど検出され
ず、セラミック側に検出された。さらにビア１６に接続
してスパッタ法によりチタン、モリブデン、ニッケル、
金の順で薄膜を形成し、パターンエッチング後、薄膜−
ビア−薄膜−ビア−薄膜間の導通がとれていることを確
認した（図２ｇ）。
【００２５】実施例５ 実施例２で用いたムライトセラミックのグリーンシート
と、実施例４で用いたチタン含有の銅ペーストを用いて
実施例３と同様にして焼結体を得た。これを研磨して内
部配線を露出させたが断線は認められず、実施例４と同
様に平面配線およびビア配線の周囲が黒くにじんだよう
に着色していた。ＥＰＭＡによりこのビア−セラミック
界面近傍の成分分布を調査した結果、実施例４と同様銅
はビア部のみに検出され、チタンは図４に示すようにビ
ア部に殆ど検出されずセラミック中に分布しており、ま
たAl、Si、O 、Y はいずれもセラミック側のみに検出さ
れた。
【００２６】実施例６ 実施例２で用いたムライトセラミックのグリーンシート
と、平均粒径１６μｍのタングステン粉を３０体積パー
セント含有する平均粒径約１μｍの銅粉を主成分とする
銅ペーストを用いて実施例３と同様にして焼結体を得
た。配線に不連続部は認められず、配線まわりのにじみ
着色等の現象はみられなかったが、表面に露出させたビ
ア端面は白色系を呈していた。
【００２７】実施例７ 平均粒系約１０μｍのSiO2粉末３１重量パーセントと平
均粒径約１μｍの酸化イットリウム粉２重量パーセント
添加した平均粒径約２μｍのムライト粉を主成分とする
グリーンシートを用いた他は実施例１と同様にして焼結
体を得た。本実施例では均一な白色の緻密体が得られ銅
の分布はビア部のみであった。
【００２８】実施例８ 平均粒径約１０μｍのSiO2粉末４４重量パーセントと平
均粒径約１μｍの酸化イットリウム粉１重量パーセント
添加した平均粒径約２μｍのムライト粉を主成分とする
グリーンシートを用い、焼成時の最高温度を1510℃とし
た他は実施例１と同様にして焼結体を得た。本実施例で
も均一な白色の緻密体が得られ銅の分布はビア部のみで
あった。
【００２９】実施例９ 平均粒径約２μｍのアルミナ粉末７７．３重量パーセン
ト、平均粒径約２μｍのムライト粉末１７．７重量パー
セント、平均粒径約１μｍの酸化イットリウム５重量パ
ーセントを無機成分混合物として成るグリーンシートを
用いた他は実施例１と同様にして焼結体を得た。本実施
例でも均一な白色の緻密体が得られセラミック側の銅の
分布はみられなかった。
【００３０】実施例１０ 実施例１と同じグリーンシートに約１２０μｍ径のスル
ーホールを７００μｍピッチで設け実施例１と同様にし
て銅ペースト充填、積層、焼成を行い、焼結体を得た。
これを固定砥粒の平面研削盤で研削した後、ダイアモン
ド遊離砥粒を用いたラップ機およびポリッシュ機で研磨
を行い、ビア端面が露出したＲａ＝０．１μｍの面をだ
した。この上に、スパッタ法によりチタン、モリブデ
ン、ニッケル、金の順で薄膜を形成し、パターンエッチ
ング後、薄膜−ビア−薄膜−ビア−薄膜間の導通がとれ
ていることを確認した。
【発明の効果】本発明によれば従来タングステンあるい
はモリブデン−マンガンといった高抵抗材料で内部配線
されていたアルミナやムライト等の酸化物セラミック
に、比抵抗の小さい銅を内部配線材として用いた基板が
提供されるため実用域で実績のある機械的強度に加え、
導体損が低く、高い信号伝播速度が得られる。またムラ
イト、ムライト−SiO2、コーディエライトセラミックを
用いた場合は低誘電率および低熱膨張係数も同時に実現
できる。その際約1500℃以下の従来のタングステンメタ
ライズ技術では低過ぎる温度で焼成される組成のセラミ
ックにも良好に低抵抗内部配線を施すことができる。本
発明ではまた上記の様な優れた特性を有する配線基板を
従来アルミナやムライト等の製造に用いられていた設備
を用いて得られ、本発明の基板を得るのに新しい設備導
入を必要とせず、比較的安価に得られるという効果もあ
る。
【図面の簡単な説明】
【図１】実施例１の工程図を示す。
【図２】実施例４の工程図を示す。
【図３】実施例２で得られた基板のビア部およびその近
傍のＥＰＭＡによる各成分の平面分布と線分布を示し、
同図ａはCu、同図ｂはA l 、同図ｃはSi、同図ｄはO 、
同図ｅはY の成分分布を示す。
【図４】実施例５で得られた基板のビア部およびその近
傍のTiのＥＰＭＡ分析による平面分布と線分布を示す。
【符号の説明】
１０ グリーンシート １２ スルーホール １４ 銅ペースト １６ ビア １８ 平面配線
【手続補正書】
【提出日】平成６年１月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】しかしながら、このガ
ラスセラミック複合セラミックではアルミナ等従来の高
温で焼成するセラミックの場合とは異なる種々の問題を
抱えている。その一つは、このセラミックの特性に関わ
るものであり、熱伝導率が著しく低いこと、機械的強度
に劣ること、および誘電正接が高いことがあげられる。
熱伝導率は組成により変動するが、本来熱伝導率の低い
材料であるガラスを含んでいるため一般に１〜３wm-1k
-1と一般のセラミックと比べ著しく低く、例えばアルミ
ナの１５〜３０wm-1k -1程度と比べると１／10程度の低
さであり、高密度化・高出力化が進む近年の半導体デバ
イスの実装上問題となる。抗折強度は一般に２０kgfmm
-2前後でアルミナセラミックの３０〜４０kgfmm -2と比
べ低く、やはり応用面での制約を受ける。一方電気的特
性として誘電率が低い点でアルミナセラミックより優れ
るものの、高周波領域の応用で問題となる誘電正接がア
ルミナセラミックの一般値５×１０-4（於１ＭＨｚ）に
対し２０〜４０×１０-4（於１ＭＨｚ）と数倍高い点で
劣る。また製造上の問題点としては脱バインダー性の悪
さがあげられる。即ち、銅と同時焼成する場合、銅の酸
化を抑えるため非酸化性雰囲気で焼成する必要がある
が、その際有機成分が残留し易く、一方このセラミック
の緻密化がこの残留物が系外に除かれ終わる前に開始す
るので残留物がカーボンとして焼成体に残り、該焼成体
の諸特性、特に電気的特性を著しく劣化させ易い。これ
を防ぐため、一般に焼成雰囲気に湿潤性ガスを用いる手
段が知られているが、かなり長い時間をかけて昇温する
ため生産性に劣る上に工程条件の変動の影響を受け易い
ため歩留りが低い。また、焼成体は用いられるガラスの
組成にもよるが、一般に500 ℃前後から軟化が始まる。
従って従来製造に関係して用いられる工程のうち約500
℃を越えるもの（例えば800 〜900 ℃でのピンやシール
リング等の銀ろう付け) は採用できなくなってしまうと
いう問題もある。本発明は上記問題点を解決するもので
あり、酸化物セラミックを用いて、低抵抗の銅による内
部配線を可能とする酸化物セラミック回路基板およびそ
の製造方法を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】以上の様な工程及び条件で銅を内部配線と
して含む酸化物セラミックが得られるが、平面配線を有
するものにおいてその配線長が特に長く、配線形成に銅
ペーストを用い、該ペースト中の銅の充填率が低い場
合、焼成工程中の銅の著しい体積減少と酸化物セラミッ
クの溶融銅に対する濡れ性が低いことなどが原因とな
り、該配線部に断線がみられることが多い。これを防ぐ
ためには、該銅ペースト中に、チタンを０．１〜５重量
％含有させるかあるいはタングステンを１０〜５０体積
パーセント含有させることが有効である。チタンを銅ペ
ーストに添加する場合、該チタンは金属酸化物あるいは
その他の化合物として添加して良いが、金属として添加
するのが最も好適な結果を与える。前記のごとく、銅と
酸化物セラミックとの有害な相互作用を防ぐため、一般
に銅への不純物の混入は好ましくなく、チタンの混入に
よっても融点降下等の該相互作用を促進すると考えられ
る影響が推定されるが、本発明者らの検討の結果、チタ
ン自体の酸化物セラミック側への拡散はみられるが、銅
の酸化物セラミック側への拡散を誘起しないことが明ら
かとなった。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｈ 6921−4Ｅ Ｓ 6921−4Ｅ Ｔ 6921−4Ｅ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 酸化物セラミックを絶縁基材として導体
    回路が形成されたセラミック回路基板において、該導体
    回路の内の少なくとも基板内部の導体が銅を配線材料と
    した銅導体であり、該酸化物セラミックと同時焼成によ
    って形成されたことを特徴とする酸化物セラミック回路
    基板。
  2. 【請求項２】 該酸化物セラミックはアルミナ、ムライ
    ト、コーディエライトの内の一種以上の相を主成分とす
    ることを特徴とする請求項１記載のセラミック回路基
    板。
  3. 【請求項３】 該銅導体には焼成前の段階でチタンが
    ０．１〜５重量％含有されていることを特徴とする請求
    項１記載のセラミック回路基板。
  4. 【請求項４】 前記焼成によって得られた焼結体を研磨
    あるいは研削により、前記基板内部の導体の一部を表面
    に露出させたことを特徴とする請求項１記載のセラミッ
    ク回路基板。
  5. 【請求項５】 研摩あるいは研削により前記基板の表面
    に露出した導体部分の上に厚膜法あるいは薄膜法によっ
    て表面導体が形成されたことを特徴とする請求項１記載
    のセラミック回路基板。
  6. 【請求項６】 該酸化物セラミックには主成分以外に周
    期律表中２ａ族元素化合物、周期律表中３ａ族元素化合
    物及びSi02の内の一種以上が合計で０．１〜５０重量％
    添加されていることを特徴とする請求項１記載のセラミ
    ック回路。
  7. 【請求項７】 該周期律表中２ａ族元素酸化物は MgO、
    CaO 、SrO 、BaO 、該周期律表中３ａ族元素酸化物はY2
    O3、La2O3 、CeO である請求項６記載のセラミック回路
    基板。
  8. 【請求項８】 該銅導体にはタングステンが１０〜５０
    体積パーセント含有されていることを特徴とする請求項
    １記載のセラミック回路基板。
  9. 【請求項９】 酸化物粉末を原料とするグリーンシート
    に、銅を配線材料として平面配線及び／またはビアを設
    け、該配線部が表面に露出しない様に該配線部を覆って
    グリーンシートを積層し一体化した後1083〜1800℃の範
    囲にある最高温度で焼成することを特徴とするセラミッ
    ク回路基板の製造方法。
  10. 【請求項１０】 該酸化物セラミックはアルミナ、ムラ
    イト、コーディエライトの内の一種以上の相を主成分と
    することを特徴とする請求項９記載のセラミック回路基
    板の製造方法。
  11. 【請求項１１】 該銅導体には焼成前の段階でチタンが
    ０．１〜５重量％含有されていることを特徴とする請求
    項９記載のセラミック回路基板の製造方法。
  12. 【請求項１２】 前記焼成によって得られた焼結体を研
    磨あるいは研削することにより、前記基板内部の導体の
    一部を表面に露出させることを特徴とする請求項９記載
    のセラミック回路基板の製造方法。
  13. 【請求項１３】 研摩あるいは研削により前記基板の表
    面に露出した導体部分の上に厚膜法あるいは薄膜法によ
    って表面導体を形成することを特徴とする請求項９記載
    のセラミック回路基板の製造方法。
  14. 【請求項１４】 該酸化物セラミックには主成分以外に
    周期律表中２ａ族元素化合物、周期律表中３ａ族元素化
    合物及びSi02の内の一種以上が合計で０．１〜５０重量
    ％添加されていることを特徴とする請求項９記載のセラ
    ミック回路基板の製造方法。
  15. 【請求項１５】 該周期律表中２ａ族元素酸化物は Mg
    O、CaO 、SrO 、BaO、該周期律表中３ａ族元素酸化物は
    Y2O3、La2O3 、CeO である請求項１４に記載のセラミッ
    ク回路基板の製造方法。
  16. 【請求項１６】 該銅導体にはタングステンが１０〜５
    ０体積パーセント含有されていることを特徴とする請求
    項９記載のセラミック回路基板の製造方法。
JP5155176A 1993-06-25 1993-06-25 酸化物セラミック回路基板及びその製造方法 Pending JPH0715101A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5155176A JPH0715101A (ja) 1993-06-25 1993-06-25 酸化物セラミック回路基板及びその製造方法
US08/265,028 US5604018A (en) 1993-06-25 1994-06-24 Ceramic oxide circuit board
US08/689,692 US5683791A (en) 1993-06-25 1996-08-13 Ceramic oxide circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5155176A JPH0715101A (ja) 1993-06-25 1993-06-25 酸化物セラミック回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0715101A true JPH0715101A (ja) 1995-01-17

Family

ID=15600160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5155176A Pending JPH0715101A (ja) 1993-06-25 1993-06-25 酸化物セラミック回路基板及びその製造方法

Country Status (2)

Country Link
US (2) US5604018A (ja)
JP (1) JPH0715101A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135900A (ja) * 1997-10-28 1999-05-21 Kyocera Corp 窒化アルミニウム質配線基板及びその製造方法
JP2000022338A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 多層配線基板およびその製造方法
JP2000077805A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 配線基板およびその製造方法
JP2000164992A (ja) * 1998-11-26 2000-06-16 Kyocera Corp 配線基板およびその製造方法
JP2000188453A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 配線基板およびその製造方法
JP2003174115A (ja) * 2001-09-26 2003-06-20 Kyocera Corp 複合セラミック部品及びその製造方法
JP2007053206A (ja) * 2005-08-17 2007-03-01 Tdk Corp 電子部品及びその製造方法
JP2009158690A (ja) * 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2011210828A (ja) * 2010-03-29 2011-10-20 Tdk Corp 薄膜回路形成用基板、薄膜回路部品及びその製造方法
JP2012138432A (ja) * 2010-12-25 2012-07-19 Kyocera Corp プローブカード用セラミック配線基板
JP2018056433A (ja) * 2016-09-30 2018-04-05 住友金属鉱山株式会社 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法
JP2020114789A (ja) * 2019-01-17 2020-07-30 新光電気工業株式会社 セラミック部材及びその製造方法
JP2020124867A (ja) * 2019-02-05 2020-08-20 新光電気工業株式会社 複合グリーンシート、セラミック部材、複合グリーンシートの製造方法及びセラミック部材の製造方法
JP2021168408A (ja) * 2015-08-28 2021-10-21 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
US5919546A (en) * 1995-06-22 1999-07-06 Shinko Electric Industries Co. Ltd. Porous ceramic impregnated wiring body
KR100392320B1 (ko) * 1996-06-24 2003-11-17 삼성전자주식회사 금도금 단자부 세척장치
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5922142A (en) * 1996-11-07 1999-07-13 Midwest Research Institute Photovoltaic devices comprising cadmium stannate transparent conducting films and method for making
US20040109298A1 (en) * 1998-05-04 2004-06-10 Hartman William F. Dielectric material including particulate filler
US6616794B2 (en) 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
US6608760B2 (en) 1998-05-04 2003-08-19 Tpl, Inc. Dielectric material including particulate filler
JP2000244123A (ja) 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
DE60102602T2 (de) * 2000-01-26 2005-03-31 NGK Spark Plug Co., Ltd., Nagoya Metallisierter keramischer Körper, Verfahren zu seiner Herstellung, Vakuumschalter und Vakuumgefäss
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
US20060074164A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Structured composite dielectrics
US20060074166A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Title And Interest In An Application Moldable high dielectric constant nano-composites
US20080128961A1 (en) * 2003-12-19 2008-06-05 Tpl, Inc. Moldable high dielectric constant nano-composites
US7538035B2 (en) * 2005-03-18 2009-05-26 Hitachi Global Storage Technologies Netherlands B.V. Lapping of gold pads in a liquid medium for work hardening the surface of the pads
KR100930348B1 (ko) * 2005-07-14 2009-12-08 유겡가이샤 소피아 프로덕트 산화물 접합용 솔더 합금
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
JP2008245668A (ja) * 2007-03-29 2008-10-16 Fujinon Corp 電子内視鏡の撮像装置、および電子内視鏡
AU2007355605B2 (en) * 2007-06-25 2012-04-26 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
US10390441B1 (en) * 2008-05-28 2019-08-20 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
CN101657074B (zh) * 2008-08-19 2011-07-27 富葵精密组件(深圳)有限公司 电路板及电路板的制作方法
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540621A (en) * 1983-07-29 1985-09-10 Eggerding Carl L Dielectric substrates comprising cordierite and method of forming the same
US4770953A (en) * 1986-02-20 1988-09-13 Kabushiki Kaisha Toshiba Aluminum nitride sintered body having conductive metallized layer
US4883704A (en) * 1987-03-30 1989-11-28 Kabushiki Kaisha Toshiba Circuit substrate comprising nitride type ceramics, method for preparing it, and metallizing composition for use in it
US4897509A (en) * 1987-04-27 1990-01-30 Corning Incorporated Glass-ceramics for electronic packaging
JP2608289B2 (ja) * 1987-06-23 1997-05-07 キヤノン株式会社 セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
JP2765885B2 (ja) * 1988-11-14 1998-06-18 新光電気工業株式会社 窒化アルミニウム回路基板及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135900A (ja) * 1997-10-28 1999-05-21 Kyocera Corp 窒化アルミニウム質配線基板及びその製造方法
JP2000022338A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 多層配線基板およびその製造方法
JP2000077805A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 配線基板およびその製造方法
JP2000164992A (ja) * 1998-11-26 2000-06-16 Kyocera Corp 配線基板およびその製造方法
JP2000188453A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 配線基板およびその製造方法
JP2003174115A (ja) * 2001-09-26 2003-06-20 Kyocera Corp 複合セラミック部品及びその製造方法
JP2007053206A (ja) * 2005-08-17 2007-03-01 Tdk Corp 電子部品及びその製造方法
JP2009158690A (ja) * 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2011210828A (ja) * 2010-03-29 2011-10-20 Tdk Corp 薄膜回路形成用基板、薄膜回路部品及びその製造方法
JP2012138432A (ja) * 2010-12-25 2012-07-19 Kyocera Corp プローブカード用セラミック配線基板
JP2021168408A (ja) * 2015-08-28 2021-10-21 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
JP2018056433A (ja) * 2016-09-30 2018-04-05 住友金属鉱山株式会社 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法
JP2020114789A (ja) * 2019-01-17 2020-07-30 新光電気工業株式会社 セラミック部材及びその製造方法
US11370709B2 (en) 2019-01-17 2022-06-28 Shinko Electric Industries Co., Ltd. Ceramic member
JP2020124867A (ja) * 2019-02-05 2020-08-20 新光電気工業株式会社 複合グリーンシート、セラミック部材、複合グリーンシートの製造方法及びセラミック部材の製造方法

Also Published As

Publication number Publication date
US5604018A (en) 1997-02-18
US5683791A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
JPH0715101A (ja) 酸化物セラミック回路基板及びその製造方法
US4861646A (en) Co-fired metal-ceramic package
JP2765885B2 (ja) 窒化アルミニウム回路基板及びその製造方法
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP3566569B2 (ja) 配線基板およびその製造方法
WO1989001461A1 (en) Co-sinterable metal-ceramic packages and materials therefor
JP2598872B2 (ja) ガラスセラミックス多層基板
JP4535576B2 (ja) 多層配線基板の製造方法
JP3527038B2 (ja) 低温焼成セラミックス、該セラミックスから成る配線基板
JPH07245482A (ja) セラミック回路基板及びその製造方法
JPH06125153A (ja) 窒化アルミニウム回路基板及びその製造方法
JP2003073162A (ja) ガラスセラミックスおよびそれを用いた配線基板
JP2003040670A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP2000114724A (ja) 多層配線基板
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP3792355B2 (ja) 高強度セラミック焼結体及びその製造方法並びに配線基板
JP4762711B2 (ja) セラミック焼結体及び配線基板
JP3420424B2 (ja) 配線基板
JP2892163B2 (ja) 低温焼成ガラスセラミック体
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP5004548B2 (ja) 低温焼成磁器およびその製造方法、ならびにそれを用いた配線基板
JP3688919B2 (ja) セラミック多層配線基板