JPH0714144B2 - Output circuit of integrated circuit - Google Patents
Output circuit of integrated circuitInfo
- Publication number
- JPH0714144B2 JPH0714144B2 JP1097214A JP9721489A JPH0714144B2 JP H0714144 B2 JPH0714144 B2 JP H0714144B2 JP 1097214 A JP1097214 A JP 1097214A JP 9721489 A JP9721489 A JP 9721489A JP H0714144 B2 JPH0714144 B2 JP H0714144B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- output terminal
- channel mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、集積回路（以下IC）の出力回路に関し、詳
しくは、その回路の論理レベルより高い論理レベルの回
路を駆動できるような出力回路において、静電破壊やサ
ージ電圧破壊が強い出力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output circuit of an integrated circuit (hereinafter referred to as an IC), and more specifically, an output circuit capable of driving a circuit having a logic level higher than the logic level of the circuit. In, it relates to an output circuit with strong electrostatic breakdown and surge voltage breakdown.
［従来の技術］ 従来、ICの出力回路としては、第２図に示されるよう
に、インバータ１とドライバ２とで構成され、静電破壊
から回路を保護するために出力端子３（OUT）と電源＋
ＶDDラインとの間に保護ダイオードＤが挿入されている
回路を挙げることができる。[Prior Art] Conventionally, as shown in FIG. 2, an output circuit of an IC is composed of an inverter 1 and a driver 2, and an output terminal 3 (OUT) for protecting the circuit from electrostatic breakdown. Power +
A circuit in which a protection diode D is inserted between the VDD line and the VDD line can be mentioned.
ここで、１は、ＰチャネルMOSFETQ1,NチャネルMOSFETQ2
で構成されている１段のインバータであって、グランド
（GND）と電源＋ＶDDの電圧との間に１つの閾値を持っ
ている。この閾値を境にして入力（IN）に加えられた電
圧に応じてその出力側にHIGHレベル（以下“H"）又はLO
Wレベル（以下“L"）の出力を発生し、それをドライバ
２のＮチャネルMOSFETQ3のゲートに入力してこれを駆動
し、そのドレインに接続された出力端子３に所定のレベ
ルの出力を発生させる。Here, 1 is P-channel MOSFET Q 1 , N-channel MOSFET Q 2
It is a one-stage inverter composed of, and has one threshold value between the ground (GND) and the voltage of the power supply + VDD. Depending on the voltage applied to the input (IN) with this threshold as the boundary, HIGH level (hereinafter “H”) or LO is applied to the output side.
It generates a W level (hereinafter "L") output, inputs it to the gate of the N-channel MOSFET Q 3 of the driver 2 and drives it, and outputs a predetermined level output to the output terminal 3 connected to its drain. generate.
その全体的な動作としては、インバータ１の出力が“H"
となったときに、ドライバ２のＮチャネルMOSFETQ3が
“ON"して、出力端子３が“L"となり、これに応じて次
段の回路が駆動される。また、インバータ１の出力が
“L"となったときに、ＮチャネルMOSFETQ3が“OFF"し
て、次段の回路との関係で、通常、出力端子３が“H"と
なり、これに応じて次段回路が駆動される。The overall operation is that the output of inverter 1 is "H".
Then, the N-channel MOSFET Q 3 of the driver 2 turns “ON” and the output terminal 3 becomes “L”, and the circuit of the next stage is driven in response to this. Further, when the output of the inverter 1 becomes "L", and N-channel MOSFET Q 3 is "OFF", in relation to the next stage circuit, usually, the output terminal 3 becomes "H", according to this The next stage circuit is driven.
ここで、出力端子３に電源＋ＶDDの電圧より1Vf（だた
し、1Vfは、ダイオードの順方向降下電圧）より高い電
圧が加えられたときには、前記の保護ダイオードＤが
“ON"して外部からの電流が電源＋ＶDDラインを介して
グランドへと流れ、回路が保護される。Here, when a voltage higher than the voltage of the power supply + VDD by 1 Vf (however, 1 Vf is the forward drop voltage of the diode) is applied to the output terminal 3, the protection diode D is turned "ON" from the outside. Current flows to the ground via the power supply + VDD line, and the circuit is protected.
この種の出力回路は、周辺回路或は他の論理回路等の駆
動に用いられるが、各種の論理動作をするICの中には、
例えば、“H"の電圧が5V仕様のものや、3V仕様、或は12
V仕様と高い論理電圧を必要とするものがあって、その
論理電圧レベルに相違がある。This kind of output circuit is used to drive peripheral circuits or other logic circuits, but some ICs that perform various logic operations include
For example, if the "H" voltage is 5V specification, 3V specification, or 12V
Some require V and high logic voltage, and there are differences in the logic voltage level.
［解決しようとする課題］ しかし、この種の出力回路では、保護ダイオードＤがク
ランプ動作をするため、“H"のレベルが電源＋ＶDDの電
圧レベルより1Vf以上高い電圧で論理動作をする次段回
路等を駆動することができない。そこで、このような出
力回路で1Vf以上の高い論理レベルの回路を駆動するよ
うな動作をさせるには、通常、保護ダイオードＤを排除
してオープンドレインの出力回路が用いられる。しか
し、オープンドレイン回路は静電破壊に弱い問題があ
る。また、ソースフォロア回路等を出力回路とする場合
には、駆動電圧が電源＋ＶDDの電圧より低い電圧とな
り、使用条件に制限がある。[Problems to be Solved] However, in this type of output circuit, since the protection diode D performs a clamp operation, the next-stage circuit that performs a logical operation at a voltage whose “H” level is higher than the voltage level of the power supply + VDD by 1 Vf or more. Cannot be driven. Therefore, in order to operate such an output circuit as to drive a circuit having a high logic level of 1 Vf or more, an open drain output circuit without the protection diode D is usually used. However, the open drain circuit has a problem that it is weak against electrostatic breakdown. Further, when the source follower circuit or the like is used as the output circuit, the driving voltage becomes a voltage lower than the voltage of the power source + VDD, and there is a limitation on the use condition.
前記のような保護ダイオードＤを挿入する回路で高い論
理レベルの次段回路を駆動するには、多数のダイオード
を直列に接続してクランプ電圧を稼ぐことができる。し
かし、出力端子に高い静電電圧が加わったときの放電経
路が保護ダイオードＤから電源電圧＋ＶDDラインへと流
れるためにここに高耐圧でかつ電流容量の大きなダイオ
ードを使用することが必要になる。その結果、これに対
して特別な製造工程が要求される欠点がある。In order to drive the next-stage circuit having a high logic level in the circuit in which the protection diode D is inserted, a large number of diodes can be connected in series to earn a clamp voltage. However, since a discharge path when a high electrostatic voltage is applied to the output terminal flows from the protection diode D to the power supply voltage + VDD line, it is necessary to use a diode having a high withstand voltage and a large current capacity. As a result, there is a drawback that a special manufacturing process is required for this.
この発明は、このような従来技術の問題点を解決するも
のであって、多数の保護ダイオードを用いなくても回路
保護ができ、静電圧破壊に対する耐圧性が高く、回路破
壊され難いICの出力回路を提供することを目的とする。The present invention solves the above-mentioned problems of the prior art. The circuit can be protected without using a large number of protection diodes, the withstand voltage against electrostatic breakdown is high, and the output of an IC that is not easily broken The purpose is to provide a circuit.
［課題を解決するための手段］ このような目的を達成するためのこの発明のICの出力回
路の構成は、グランドと出力端子との間に接続され、こ
れらの間を導通させることが可能なトランジスタを有す
るドライバと、出力端子と電源ラインとの電位差が所定
値以上になったときに動作するスイッチ回路とを備えて
いて、スイッチ回路が動作することによりトランジスタ
が駆動されてグランドと出力端子との間が導通するもの
である。[Means for Solving the Problems] The configuration of the output circuit of the IC of the present invention for achieving such an object is such that it is connected between a ground and an output terminal and can conduct between them. A driver having a transistor and a switch circuit that operates when the potential difference between the output terminal and the power supply line exceeds a predetermined value are provided, and the transistor is driven by the operation of the switch circuit and the ground and the output terminal are provided. There is continuity between the two.
［作用］ このように、ICの出力回路が接続される出力端子と電源
＋ＶDDとの電位差が所定値以上になったときに動作する
スイッチ回路を設けて、このスイッチ回路の動作に応じ
て出力回路のドライバのトランジスタを“ON"状態にす
ることにより出力端子に加えられる電圧に対して前記ト
ランジスタ自体による放電経路を形成することができ
る。したがって、出力端子に高い電圧が加わったときで
も出力回路を含め、IC内部の各回路に高い静電電圧が加
わらないようにこのトランジスタの動作により出力電圧
をクランプすることができ、このことでこれら回路を保
護することできる。[Operation] As described above, a switch circuit that operates when the potential difference between the output terminal to which the output circuit of the IC is connected and the power supply + VDD is equal to or greater than a predetermined value is provided, and the output circuit is operated according to the operation of the switch circuit. By turning on the transistor of the driver in the "ON" state, a discharge path by the transistor itself can be formed for the voltage applied to the output terminal. Therefore, even when a high voltage is applied to the output terminal, the output voltage can be clamped by the operation of this transistor so that a high electrostatic voltage is not applied to each circuit inside the IC including the output circuit. The circuit can be protected.
その結果、ダイオードから電源電圧＋ＶDDラインへと流
れる経路に高耐圧でかつ電流容量の大きなダイオードを
使用しなくても済み、次段に論理レベルが相違するよう
な回路が接続されたとしても静電破壊に強く、かつ、十
分にそれをドライブすることができる出力回路を実現す
ることができる。As a result, it is not necessary to use a diode with a high withstand voltage and a large current capacity in the path that flows from the diode to the power supply voltage + VDD line, and even if a circuit with a different logic level is connected to the next stage, electrostatic discharge will occur. It is possible to realize an output circuit that is resistant to destruction and that can drive it sufficiently.
［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.
第１図は、この発明を適用した一実施例のICの出力回路
のブロック図である。なお、第２図と同等の構成要素は
同一の符号で示す。FIG. 1 is a block diagram of an output circuit of an IC according to an embodiment of the present invention. The same components as those in FIG. 2 are designated by the same reference numerals.
第１図では、第２図に示す保護ダイオードＤに換えてＰ
チャネルMOSFETQ4と抵抗R1の直列回路が出力端子に接続
されている。また、インバータ１の出力とＮチャネルMO
SFETQ3のゲート入力との間に抵抗R0が挿入されている。In FIG. 1, instead of the protection diode D shown in FIG.
A series circuit of channel MOSFET Q 4 and resistor R 1 is connected to the output terminal. Also, the output of the inverter 1 and the N channel MO
Resistor R 0 is inserted between the gate input of SFETQ 3 .
ここで、ＰチャネルMOSFETQ4は、スイッチ動作をするト
ランジスタであって、そのゲートが電源＋ＶDDラインに
接続され、そのドレインがＮチャネルMOSFETQ3のゲート
に接続され、そのソースが抵抗R1を介して出力端子３に
接続されている。そのスイッチ動作としては、出力端子
３に所定以上の高い電圧が加わったときに、これが“O
N"状態となってＮチャネルMOSFETQ3を“ON"させて出力
端子３の電圧をクランプし、この回路を含めて他の回路
を保護するものである。Here, the P-channel MOSFET Q 4 is a transistor that performs a switch operation, its gate is connected to the power supply + VDD line, its drain is connected to the gate of the N-channel MOSFET Q 3 , and its source is connected via the resistor R 1. It is connected to the output terminal 3. As the switch operation, when a high voltage higher than a predetermined voltage is applied to the output terminal 3, this is "O
In the N "state, the N-channel MOSFET Q3 is turned" ON "to clamp the voltage of the output terminal 3 and protect other circuits including this circuit.
なお、この場合の所定以上の電圧値であるクランプ電圧
は、抵抗R1とＰチャネルMOSFETQ4の閾値、そして抵抗R0
の値により選択される。そこで、ここでは、“H"の論理
レベルが12V程度の次段回路をドライブする場合を仮定
し、このクランプ電圧が15V程度に設定されているもの
とする。In this case, the clamp voltage, which is a voltage value higher than the predetermined value, is the threshold value of the resistor R 1 and the P-channel MOSFET Q 4 , and the resistor R 0.
It is selected by the value of. Therefore, it is assumed here that the clamp voltage is set to about 15V, assuming the case where the next-stage circuit whose logic level of "H" is about 12V is driven.
次に、このようなクランプ電圧が設定された場合を例と
してその動作を説明する。Next, the operation will be described by taking the case where such a clamp voltage is set as an example.
インバータ１は、従来の第２図に示すものと同様にグラ
ンドと電源＋ＶDDの電圧との間に１つの閾値を持ってい
て、論理動作では、この閾値を境にして抵抗R0を介して
ＮチャネルMOSFETQ4のゲートに“H"又は“L"の出力を加
える。また、出力端子３に加えられる電圧として“H"が
12V程度の電圧（15V以下の所定値電圧）のときには、Ｐ
チャネルMOSFETQ3は“OFF"状態となっていて、インバー
タ１の出力に応じてドライバ２のＮチャネルMOSFETQ3が
“ON/OFF"動作をし、その動作に応じて次段回路（外部
回路）が出力端子３を介して駆動される。The inverter 1, have a one threshold value between the conventional voltage of the second one shown in FIG similarly to the ground and the power source + VDD, the logic operation, through the resistor R 0 to the threshold value as a boundary N Apply “H” or “L” output to the gate of channel MOSFET Q 4 . Also, "H" is the voltage applied to the output terminal 3.
When the voltage is about 12V (predetermined voltage less than 15V), P
The channel MOSFET Q 3 is in the “OFF” state, the N-channel MOSFET Q 3 of the driver 2 operates “ON / OFF” according to the output of the inverter 1, and the next stage circuit (external circuit) operates according to the operation. It is driven via the output terminal 3.
さて、出力端子３に前記の所定電圧である15より高い電
圧が加えられたときには、ＰチャネルMOSFETQ4が“ON"
状態となって、ＮチャネルMOSFETQ3が“ON"状態とな
る。このときに、出力端子３とＮチャネルMOSFETQ3、グ
ランドとの放電経路が形成され、出力端子３に加えられ
る電圧による電流がＮチャネルMOSFETQ3からグランドへ
と流れ、回路が保護される。Now, when a voltage higher than the predetermined voltage of 15 is applied to the output terminal 3, the P-channel MOSFET Q 4 turns "ON".
Then, the N-channel MOSFET Q 3 is turned on. At this time, a discharge path is formed between the output terminal 3, the N-channel MOSFET Q 3 and the ground, and a current due to the voltage applied to the output terminal 3 flows from the N-channel MOSFET Q 3 to the ground to protect the circuit.
一方、インバータ１のＮチャネルMOSFETQ2は、抵抗R0が
ＮチャネルMOSFETQ3とゲートとの間に挿入されているこ
とからまずＮチャネルMOSFETQ3が“ON"状態となり、こ
れが“ON"することでＮチャネルMOSFETQ2は、“OFF"状
態のままとなる。また、そのようにこの抵抗値R0を選択
する。このようにすることにより出力端子３の電圧上昇
を早期に食い止めることができ、出力端子３に加わる電
圧は、例えば、前記の設定した所定電圧である15V程度
にクランプされる。On the other hand, in the N-channel MOSFET Q 2 of the inverter 1, since the resistor R 0 is inserted between the N-channel MOSFET Q 3 and the gate, first the N-channel MOSFET Q 3 is in the “ON” state, and this is “ON”. N channel MOSFETQ 2 will remain in the "OFF" state. Also, so select this resistance value R 0 . By doing so, the voltage rise of the output terminal 3 can be stopped at an early stage, and the voltage applied to the output terminal 3 is clamped to, for example, about 15 V which is the predetermined voltage set above.
ここで、ＮチャネルMOSFETQ2より先にＮチャネルMOSFET
Q3が“ON"状態となるには、抵抗R2とＰチャネルMOSFETQ
4が“ON"状態になったときのインピーダンスの和Ａが抵
抗R0とＮチャネルMOSFETQ2が“ON"状態になったときの
インピーダンスの和Ｂより小さければよい。言い換えれ
ば、Ａ＜Ｂの関係にあればよい。また、ここでは、Ｎチ
ャネルMOSFETQ3が“ON"状態となり、放電経路が形成さ
れることからＰチャネルMOSFETQ4はＮチャネルMOSFETQ2
より多少大きめ程度のトランジスタで済む。そして、こ
こでのこのクランプ電圧は、これら抵抗R1,R0の値を選
択することによりある程度自由に設定、或は調整可能で
ある。Here, before the N-channel MOSFET Q 2 , the N-channel MOSFET is
The Q 3 becomes "ON" state, the resistance R 2 and P-channel MOSFETQ
It suffices that the sum A of impedances when 4 is in the "ON" state is smaller than the sum B of impedances when the resistance R 0 and the N-channel MOSFET Q 2 are in the "ON" state. In other words, the relationship of A <B is sufficient. Further, here, since the N-channel MOSFET Q 3 is in the “ON” state and the discharge path is formed, the P-channel MOSFET Q 4 is the N-channel MOSFET Q 2
A slightly larger transistor is enough. The clamp voltage here can be freely set or adjusted to some extent by selecting the values of the resistors R 1 and R 0 .
以上説明してきたが、実施例では、ＰチャネルMOSFETQ4
に抵抗R1を直列に挿入しているが、この抵抗R1に換え、
或はこれに直列にダイオードやツェナーダイオードを挿
入してもよい。このようにダイオードやツェナーダイオ
ードを挿入しても、従来と相違し、放電経路がＮチャネ
ルMOSFETQ3となっているので、これらは従来より破壊さ
れ難い。As described above, in the embodiment, the P-channel MOSFET Q 4
A resistor R 1 is inserted in series with this, but instead of this resistor R 1 ,
Alternatively, a diode or a Zener diode may be inserted in series with this. Even if a diode or a Zener diode is inserted in this way, unlike the conventional case, the discharge path is the N-channel MOSFET Q 3 , so that these are less likely to be destroyed than in the conventional case.
実施例では、ドライバやインバータは１段構成となって
いるが、これは複数段従属接続されていてもよく、ドラ
イバのトランジスタは、複数個パラレルに接続されてい
てもよい。In the embodiment, the driver and the inverter have a one-stage configuration, but they may be cascade-connected in a plurality of stages, and a plurality of driver transistors may be connected in parallel.
また、実施例では、論理回路を中心として説明している
が、この発明は、このような論理回路に限定されるもの
ではなく、次段回路との接続において動作レベルの相違
する出力回路や、次段回路が他のレベル変換回路、出力
回路がワイヤドOR回路等となっていても、これらに対し
て適用できる。さらに、これらの場合に次段回路は、同
一IC内に集積されたものであってもよいことももちろん
である。Further, in the embodiments, the description has been given centering on the logic circuit, but the present invention is not limited to such a logic circuit, and an output circuit having a different operation level in the connection with the next-stage circuit, Even if the next-stage circuit is another level conversion circuit and the output circuit is a wired OR circuit, etc., it can be applied to these. Further, in these cases, it goes without saying that the next-stage circuit may be integrated in the same IC.
［発明の効果］ 以上の説明から理解できるように、この発明では、ICの
出力回路が接続される出力端子と電源＋ＶDDとの電位差
が所定値以上になったときに動作するスイッチ回路を設
けて、このスイッチ回路の動作に応じて出力回路のドラ
イバのトランジスタを“ON"状態にすることにより出力
端子に加えられる電圧に対して前記トランジスタ自体に
よる放電経路を形成することができる。したがって、出
力端子に高い電圧が加わったときでも出力回路を含め、
IC内部の各回路に高い静電電圧が加わらないようにこの
トランジスタの動作により出力電圧をクランプすること
ができ、このことでこれら回路を保護することできる。[Effects of the Invention] As can be understood from the above description, in the present invention, the switch circuit that operates when the potential difference between the output terminal to which the output circuit of the IC is connected and the power supply + VDD is greater than or equal to a predetermined value is provided. By turning on the transistor of the driver of the output circuit in accordance with the operation of the switch circuit, a discharge path by the transistor itself can be formed for the voltage applied to the output terminal. Therefore, even when a high voltage is applied to the output terminal, including the output circuit,
The output voltage can be clamped by the operation of this transistor so that a high electrostatic voltage is not applied to each circuit inside the IC, and thus these circuits can be protected.
その結果、ダイオードから電源電圧＋ＶDDラインへと流
れる経路に高耐圧でかつ電流容量の大きなダイオードを
使用しなくても済み、次段に論理レベルが相違するよう
な回路が接続されたとしても静電破壊に強く、かつ、十
分にそれをドライブすることができる出力回路を実現す
ることができる。As a result, it is not necessary to use a diode with a high withstand voltage and a large current capacity in the path that flows from the diode to the power supply voltage + VDD line, and even if a circuit with a different logic level is connected to the next stage, electrostatic discharge will occur. It is possible to realize an output circuit that is resistant to destruction and that can drive it sufficiently.
第１図は、この発明を適用した一実施例のICの出力回路
のブロック図、第２図は、従来の出力回路のブロック図
である。 １……インバータ、２……ドライバ、 ３……出力端子、Ｄ……ダイオード、 Q1,Q4……ＰチャネルMOSFET、 Q2,Q3……ＮチャネルMOSFET、 R0,R1……抵抗。FIG. 1 is a block diagram of an output circuit of an IC of one embodiment to which the present invention is applied, and FIG. 2 is a block diagram of a conventional output circuit. 1 ...... inverter, 2 ...... driver, 3 ...... output terminal, D ...... diodes, Q 1, Q 4 ...... P-channel MOSFET, Q 2, Q 3 ...... N-channel MOSFET, R 0, R 1 ...... resistance.
Claims (1)
れらの間を導通させることが可能なトランジスタを有す
るドライバと、前記出力端子と電源ラインとの電位差が
所定値以上になったときに動作するスイッチ回路とを備
え、前記スイッチ回路が動作することにより前記トラン
ジスタが駆動されて前記グランドと前記出力端子との間
が導通することを特徴とする集積回路の出力回路。1. A driver having a transistor connected between a ground and an output terminal and capable of electrically connecting between them, and a potential difference between the output terminal and a power supply line becomes a predetermined value or more. An output circuit of an integrated circuit, comprising: an operating switch circuit, wherein the transistor is driven by the operation of the switch circuit so that the ground is electrically connected to the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097214A JPH0714144B2 (en) | 1989-04-17 | 1989-04-17 | Output circuit of integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097214A JPH0714144B2 (en) | 1989-04-17 | 1989-04-17 | Output circuit of integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02274124A JPH02274124A (en) | 1990-11-08 |
| JPH0714144B2 true JPH0714144B2 (en) | 1995-02-15 |
Family
ID=14186373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097214A Expired - Fee Related JPH0714144B2 (en) | 1989-04-17 | 1989-04-17 | Output circuit of integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714144B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150114333A (en) * | 2014-04-01 | 2015-10-12 | (주) 엔피홀딩스 | Digitizer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4926468B2 (en) | 2005-12-07 | 2012-05-09 | ローム株式会社 | Electrostatic breakdown protection circuit and semiconductor integrated circuit device having the same |
-
1989
- 1989-04-17 JP JP1097214A patent/JPH0714144B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150114333A (en) * | 2014-04-01 | 2015-10-12 | (주) 엔피홀딩스 | Digitizer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02274124A (en) | 1990-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004590B1 (en) | Output buffer circuit | |
| US5559659A (en) | Enhanced RC coupled electrostatic discharge protection | |
| US4459498A (en) | Switch with series-connected MOS-FETs | |
| JP4619812B2 (en) | Gate drive circuit | |
| US20060255852A1 (en) | Open drain driver, and a switch comprising the open drain driver | |
| US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
| US20100264958A1 (en) | Output circuit and multi-output circuit | |
| US10354991B2 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| EP0509632A2 (en) | Circuits for preventing breakdown of low-voltage device inputs during high voltage antifuse programming | |
| US5034875A (en) | Voltage multiplier circuit | |
| JP4926468B2 (en) | Electrostatic breakdown protection circuit and semiconductor integrated circuit device having the same | |
| CN111865223A (en) | Driver circuits, corresponding devices and systems | |
| US5412531A (en) | Apparatus and method for extending the breakdown capability of a switching circuit | |
| JPH0714144B2 (en) | Output circuit of integrated circuit | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| US7057867B1 (en) | Electrostatic discharge (ESD) protection clamp circuitry | |
| JP2024105260A (en) | Motor Drive Unit | |
| JP2005142494A (en) | Semiconductor integrated circuit | |
| CN111769730A (en) | power module | |
| JP3258050B2 (en) | Circuit device with inductive load MOSFET | |
| JP2007088599A (en) | Gate circuit of insulated gate semiconductor device | |
| US7564665B2 (en) | Pad ESD spreading technique | |
| JP3282378B2 (en) | Power element drive protection circuit and MOSFET drive protection circuit | |
| US6194923B1 (en) | Five volt tolerant output driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |