[go: up one dir, main page]

JPH0714111B2 - Multilayer substrate with built-in capacitor - Google Patents

Multilayer substrate with built-in capacitor

Info

Publication number
JPH0714111B2
JPH0714111B2 JP63204191A JP20419188A JPH0714111B2 JP H0714111 B2 JPH0714111 B2 JP H0714111B2 JP 63204191 A JP63204191 A JP 63204191A JP 20419188 A JP20419188 A JP 20419188A JP H0714111 B2 JPH0714111 B2 JP H0714111B2
Authority
JP
Japan
Prior art keywords
capacitor
ceramic substrate
built
ceramic
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63204191A
Other languages
Japanese (ja)
Other versions
JPH0252498A (en
Inventor
治文 万代
公英 須郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63204191A priority Critical patent/JPH0714111B2/en
Publication of JPH0252498A publication Critical patent/JPH0252498A/en
Publication of JPH0714111B2 publication Critical patent/JPH0714111B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はコンデンサ内蔵多層基板に関し、特に積層さ
れた基板を誘電体とするコンデンサを内蔵する、コンデ
ンサ内蔵多層基板に関する。
Description: TECHNICAL FIELD The present invention relates to a capacitor-embedded multilayer substrate, and more particularly to a capacitor-embedded multilayer substrate that incorporates capacitors having laminated substrates as dielectrics.

〔従来技術〕[Prior art]

セラミックグリーンシートに内部電極を印刷して積層圧
着して一体焼成する。コンデンサ内蔵多層基板がよく知
られている。
Internal electrodes are printed on a ceramic green sheet, laminated and pressure-bonded, and integrally fired. Multilayer substrates with built-in capacitors are well known.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

従来のコンデンサ内蔵多層基板は、トリミングが行えな
いので、内蔵されたコンデンサの静電容量値のばらつき
が±20%と大きかった。したがって、±3%の精度が要
求される高精度コンデンサは内蔵せず、外付部品とし
て、コンデンサチップを付加していた。このように外付
コンデンサを付加しなければならないということが、高
密度化を阻害していた。
Since the conventional multilayer board with a built-in capacitor cannot be trimmed, the variation in the capacitance value of the built-in capacitor was as large as ± 20%. Therefore, a high-precision capacitor that requires an accuracy of ± 3% is not built in, but a capacitor chip is added as an external component. The fact that an external capacitor has to be added in this way impedes high density.

それゆえに、この発明の主たる目的は、より高精度なコ
ンデンサを内蔵することができる。コンデンサ内蔵多層
基板を提供することである。
Therefore, the main object of the present invention is to be able to incorporate a more accurate capacitor. A multilayer substrate with a built-in capacitor is provided.

〔課題を解決するための手段〕[Means for Solving the Problems]

この発明は、簡単にいえば、非還元セラミック材料から
なる多層セラミック基板、多層セラミック基板の一部に
形成されたコンデンサ領域、および多層セラミック基板
の表面にコンデンサ領域に対応するように形成されたレ
ーザトリミング用の穴または凹みを備える、コンデンサ
内蔵多層基板である。
Briefly, the present invention provides a multilayer ceramic substrate made of a non-reducing ceramic material, a capacitor region formed in a part of the multilayer ceramic substrate, and a laser formed on the surface of the multilayer ceramic substrate so as to correspond to the capacitor region. It is a multilayer board with a built-in capacitor, which has a hole or a recess for trimming.

〔作用〕[Action]

レーザトリミング用の穴または凹みを通してレーザ光を
照射すると、コンデンサ領域においてコンデンサを形成
する内部電極の全部または一部が除去され、それによっ
て静電容量が変化する。
Irradiation with laser light through the laser trimming hole or recess removes all or part of the internal electrodes forming the capacitor in the capacitor region, thereby changing the capacitance.

多層セラミック基板に非還元性の材料を用いているの
で、レーザ光を照射することによって多層セラミック基
板の絶縁抵抗が劣化することはない。
Since the non-reducing material is used for the multi-layer ceramic substrate, the insulation resistance of the multi-layer ceramic substrate is not deteriorated by irradiating the laser beam.

〔発明の効果〕〔The invention's effect〕

この発明によれば、レーザトリミング用の穴または凹み
を備えているので、後からレーザ光によってトリミング
することができ、したがって、内蔵コンデンサの静電容
量値の精度が向上し、外付部品を付加する必要がなくな
る。したがって、この発明によれば、高密度化が可能に
なる。
According to the present invention, since the laser trimming hole or recess is provided, it is possible to perform trimming by laser light later. Therefore, the accuracy of the capacitance value of the built-in capacitor is improved, and external parts are added. There is no need to do it. Therefore, according to the present invention, high density can be achieved.

この発明の上述の目的,その他の目的,特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.

〔実施例〕〔Example〕

第1図はこの発明の一実施例の要部を示す斜視図であ
る。この実施例の多層セラミック基板10は、5層のセラ
ミック基板12〜20が積層されて形成される。そして、セ
ラミック基板12,16および20の下面には、第2図に示す
ように、コンデンサ電極22が、セラミック基板14および
18の下面にはコンデンサ電極24が、それぞれ形成され
る。これらのコンデンサ電極22および24は、公知の積層
セラミックコンデンサと同じようなコンデンサ領域を形
成する。
FIG. 1 is a perspective view showing a main part of an embodiment of the present invention. The multilayer ceramic substrate 10 of this embodiment is formed by stacking five layers of ceramic substrates 12 to 20. On the lower surface of the ceramic substrates 12, 16 and 20, as shown in FIG.
Capacitor electrodes 24 are respectively formed on the lower surface of 18. These capacitor electrodes 22 and 24 form a capacitor area similar to known monolithic ceramic capacitors.

すなわち、コンデンサ電極22は、一体化されたセラミッ
ク基板12〜20を貫通するスルーホール導体26に接続さ
れ、コンデンサ電極24はスルーホール導体28にそれぞれ
接続される。そして、スルーホール導体26は、セラミッ
ク基板12表面に形成されたパターン導体30に接続され、
スルーホール導体28はパターン導体32に接続される。し
たがって、パターン導体30および32の間には、それぞれ
のコンデンサ電極22と24との間で形成される複数の静電
容量が並列接続されることになる。静電容量は、コンデ
ンサ電極22および24の対向面積、コンデンサ電極22と24
との距離、それにコンデンサ電極22および24で挟まれる
セラミック基板自体の誘電率等によって決定される。
That is, the capacitor electrode 22 is connected to the through-hole conductor 26 penetrating the integrated ceramic substrates 12 to 20, and the capacitor electrode 24 is connected to the through-hole conductor 28, respectively. The through-hole conductor 26 is connected to the pattern conductor 30 formed on the surface of the ceramic substrate 12,
The through-hole conductor 28 is connected to the pattern conductor 32. Therefore, a plurality of capacitances formed between the respective capacitor electrodes 22 and 24 are connected in parallel between the pattern conductors 30 and 32. Capacitance is calculated by measuring the facing area of capacitor electrodes 22 and 24,
And the dielectric constant of the ceramic substrate itself sandwiched between the capacitor electrodes 22 and 24, and the like.

多層セラミック基板10の一番上に配置されるセラミック
基板12には、コンデンサ電極22の直上に、レーザトリミ
ング用の穴34を形成される。したがって、この穴34にお
いては、コンデンサ電極22は露出した状態にある。そこ
で、穴34を通してレーザ光を照射すると、コンデンサ電
極22の一部が削除され、コンデンサ電極22との対向面積
が減少する。このようにして、焼成後に、穴34を通し
て、たとえばYAGレーザあるいはCO2レーザ等のレーザ光
を照射することによって、多層セラミック基板10に内蔵
された静電容量値が調整され得る。レーザ光を照射し易
くするため、穴34の大きは、たとえば直径1mmまたは1mm
角程度に設定される。
A hole 34 for laser trimming is formed directly above the capacitor electrode 22 in the ceramic substrate 12 arranged on the top of the multilayer ceramic substrate 10. Therefore, in this hole 34, the capacitor electrode 22 is exposed. Therefore, when laser light is irradiated through the hole 34, a part of the capacitor electrode 22 is deleted, and the area facing the capacitor electrode 22 is reduced. In this way, after firing, by irradiating laser light such as YAG laser or CO 2 laser through the hole 34, the capacitance value built in the multilayer ceramic substrate 10 can be adjusted. The size of the hole 34 is, for example, 1 mm or 1 mm in diameter to facilitate irradiation with laser light.
It is set to about square.

なお、このようにして、レーザトリミングが終了した後
には、穴34の部分には、耐湿性を悪くしないようにする
ために、たとえばガラスが充填される。
In this way, after the laser trimming is completed, the hole 34 is filled with, for example, glass so as not to deteriorate the moisture resistance.

電極22をトリミングするとき、レーザ光は穴34を通して
照射されるが、このときレーザ光によってセラミック基
板12および14が還元されてその絶縁抵抗が劣化すること
が考えられる。そこで、この実施例では、少なくともレ
ーザ光の影響が及ぶ部分のセラミック基板には、非還元
セラミックが用いられる。そのような非還元セラミック
材料としては、たとえば結晶化ガラス系のものであれ
ば、コージェライト系のZnO・MgO・Al2O3・SiO2がガラ
ス複合系のものであればSiO2・B2O3系ガラス+Al2O
3が、非ガラス系のものであればAl2O3・CaO・SiO2MgO・
B2O3あるいはBaO・SiO2・Al2O3・CaO・B2O3系のもの等
がそれぞれ利用可能である。
When the electrode 22 is trimmed, the laser light is emitted through the hole 34. At this time, it is considered that the laser light reduces the ceramic substrates 12 and 14 and deteriorates the insulation resistance thereof. Therefore, in this embodiment, a non-reducing ceramic is used for at least the portion of the ceramic substrate that is affected by the laser light. As such a non-reducing ceramic material, for example, in the case of a crystallized glass-based material, if the cordierite-based ZnO / MgO / Al 2 O 3 / SiO 2 is a glass composite-based material, SiO 2 / B 2 O 3 system glass + Al 2 O
If 3 is a non-glass type, Al 2 O 3 · CaO · SiO 2 MgO ·
B 2 O 3 or BaO / SiO 2 / Al 2 O 3 / CaO / B 2 O 3 system, etc. can be used respectively.

このように、非還元セラミックを用いれば、コンデンサ
電極22および24として、Cuを用いることができる。Ag,A
g/Pd等のコンデンサ電極22および24として利用できる
が、Cuが利用可能であれば、安価である。
Thus, if non-reducing ceramic is used, Cu can be used for the capacitor electrodes 22 and 24. Ag, A
It can be used as the capacitor electrodes 22 and 24 such as g / Pd, but it is inexpensive if Cu can be used.

上述の実施例では、セラミック基板12に形成された穴34
は、コンデンサ電極22に達するものであったが、第3図
に示すように、コンデンサ電極22が露出しない深さの穴
34′であってもよい。コンデンサ電極22の上に、薄く、
セラミック基板12の材料が残っている場合でも、レーザ
光を照射することにより、残っているセラミック基板12
をも削除できるので、トリミング上特に問題はない。こ
の実施例によれば、最上層のコンデンサ電極22が当初露
出していないので、トリミングが不要の場合には、前述
のガラス充填などしないでそのままにしておいてもよ
い。
In the above-described embodiment, the holes 34 formed in the ceramic substrate 12
Had reached the capacitor electrode 22, but as shown in FIG. 3, a hole having a depth such that the capacitor electrode 22 was not exposed.
May be 34 '. On the capacitor electrode 22, thin,
Even if the material of the ceramic substrate 12 remains, the remaining ceramic substrate 12 can be formed by irradiating the laser beam.
Since it can also be deleted, there is no particular problem in trimming. According to this embodiment, since the uppermost capacitor electrode 22 is not exposed at first, when trimming is not necessary, the capacitor electrode 22 may be left as it is without filling the glass.

なお、上述の多層セラミック基板は、穴34(または3
4′)を設けたセラミック基板12と、他のセラミック基
板14〜20とを各々のセラミックグリーンシートの状態で
準備し、各々のセラミックグリーンシートに必要なコン
デンサ電極や他の導体を印刷形成した後、積層して一体
焼成することによって作ることができる。
Note that the above-mentioned multilayer ceramic substrate has holes 34 (or 3
After preparing the ceramic substrate 12 provided with 4 ') and the other ceramic substrates 14 to 20 in the state of the respective ceramic green sheets, after printing and forming the necessary capacitor electrodes and other conductors on the respective ceramic green sheets. It can be made by stacking and firing integrally.

しかしながら、セラミック基板12と、他のセラミック基
板14〜20からなるブロックとを個別に焼成した後、その
後両者をはんだやガラス等で接合するようにしてもよ
い。
However, the ceramic substrate 12 and the blocks made of the other ceramic substrates 14 to 20 may be separately fired, and then the two may be joined with solder or glass.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例を示す斜視図である。 第2図は第1図実施例の断面図解図である。 第3図は他の実施例を示す断面図解図である。 図において、12〜20はセラミック基板、22および24はコ
ンデンサ電極、26および28はスルーホール導体、34およ
び34′は穴を示す。
FIG. 1 is a perspective view showing an embodiment of the present invention. FIG. 2 is a schematic sectional view of the embodiment shown in FIG. FIG. 3 is a schematic sectional view showing another embodiment. In the figure, 12 to 20 are ceramic substrates, 22 and 24 are capacitor electrodes, 26 and 28 are through-hole conductors, and 34 and 34 'are holes.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】非還元セラミック材料からなる多層セラミ
ック基板、 前記多層セラミック基板の一部に形成されたコンデンサ
領域、および 前記多層セラミック基板の表面に前記コンデンサ領域に
対応するように形成されたレーザトリミング用の穴また
は凹みを備える、コンデンサ内蔵多層基板。
1. A multilayer ceramic substrate made of a non-reducing ceramic material, a capacitor region formed on a part of the multilayer ceramic substrate, and laser trimming formed on a surface of the multilayer ceramic substrate so as to correspond to the capacitor region. Multilayer substrate with built-in capacitor, which has holes or dents for the capacitor.
JP63204191A 1988-08-17 1988-08-17 Multilayer substrate with built-in capacitor Expired - Fee Related JPH0714111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63204191A JPH0714111B2 (en) 1988-08-17 1988-08-17 Multilayer substrate with built-in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63204191A JPH0714111B2 (en) 1988-08-17 1988-08-17 Multilayer substrate with built-in capacitor

Publications (2)

Publication Number Publication Date
JPH0252498A JPH0252498A (en) 1990-02-22
JPH0714111B2 true JPH0714111B2 (en) 1995-02-15

Family

ID=16486339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63204191A Expired - Fee Related JPH0714111B2 (en) 1988-08-17 1988-08-17 Multilayer substrate with built-in capacitor

Country Status (1)

Country Link
JP (1) JPH0714111B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299051B1 (en) * 1996-07-31 2001-09-13 김춘호 Array type dielectric capacitor having the structure of a surface mounted terminal
JP3687459B2 (en) 1999-06-29 2005-08-24 ソニーケミカル株式会社 IC card
JP2015192002A (en) * 2014-03-28 2015-11-02 株式会社リコー Multilayer wiring substrate and capacitance adjustment method of the same
KR101963283B1 (en) * 2017-02-10 2019-03-28 삼성전기주식회사 Capacitor Component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038859B2 (en) * 1980-05-08 1985-09-03 株式会社精工舎 variable capacitor
JPH0347327Y2 (en) * 1985-11-28 1991-10-08

Also Published As

Publication number Publication date
JPH0252498A (en) 1990-02-22

Similar Documents

Publication Publication Date Title
JPH0714111B2 (en) Multilayer substrate with built-in capacitor
JPH02215194A (en) Multilayer wiring board
JP2766146B2 (en) Multilayer circuit board with built-in capacitor
JPH0563007B2 (en)
JPH0714110B2 (en) Multilayer ceramic substrate
JP2001345661A (en) High frequency circuit board
JPH0217957B2 (en)
JPS6341205B2 (en)
JP3495203B2 (en) Circuit board manufacturing method
JP3193592B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JPH02122594A (en) Circuit board device
JP3175433B2 (en) Multilayer ceramic parts
JPH01185913A (en) Capacity array
JPH022318B2 (en)
JPH0590754A (en) Method for manufacturing multilayer circuit board
JPS633478B2 (en)
JPH04280615A (en) Manufacture of laminated body
JPH0423812B2 (en)
JPH08162365A (en) Chip capacitors
JPS62210612A (en) Laminated capacitor
JPS5936922Y2 (en) Hybrid integrated circuit device
JPS5864058A (en) Thick multilayer substrate
JPS6373514A (en) Laminated ceramic capacitor and manufacture of the same
JPS6045095A (en) Method of producing thick film multilayer board
JPH084053B2 (en) Monolithic ceramic capacitors

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees