JPH07130902A - Ceramic package body for integrated circuits - Google Patents
Ceramic package body for integrated circuitsInfo
- Publication number
- JPH07130902A JPH07130902A JP5294259A JP29425993A JPH07130902A JP H07130902 A JPH07130902 A JP H07130902A JP 5294259 A JP5294259 A JP 5294259A JP 29425993 A JP29425993 A JP 29425993A JP H07130902 A JPH07130902 A JP H07130902A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pitch
- pads
- package body
- relay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/5445—
-
- H10W90/754—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ガラスシールタイプのパッケージ本体で、金
属リードの内側端部の相互のピッチに制限されることな
く、ファインピッチのパッドを備えた集積回路をワイヤ
ボンディングできるようにする。
【構成】 パッケージ本体1の周縁面3のガラス層3a
の内側に、収容される集積回路7の各パッド8と外部接
続用の金属リード9とを電気的に接続するための中継線
路4を設ける。各中継線路4は、外端部6の相互の間隔
P2が金属リード9の内側端部10の相互の間隔と同じ
とされ、内端部5の相互の間隔P1が集積回路7のパッ
ド8相互の間隔P1にあわせて小さくしてある。
(57) [Abstract] [Purpose] To enable wire bonding of an integrated circuit with fine pitch pads in a glass seal type package body without being restricted by the mutual pitch of the inner ends of the metal leads. . [Structure] Glass layer 3a on peripheral surface 3 of package body 1
Inside, the relay line 4 for electrically connecting the pads 8 of the integrated circuit 7 to be housed and the metal leads 9 for external connection is provided. In each relay line 4, the mutual interval P2 between the outer ends 6 is the same as the mutual interval between the inner ends 10 of the metal leads 9, and the mutual interval P1 between the inner ends 5 is the mutual distance between the pads 8 of the integrated circuit 7. It is made smaller according to the interval P1.
Description
【0001】[0001]
【産業上の利用分野】本発明は、集積回路用セラミック
製パッケージ本体(以下、単にパッケージともいう)に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic package body for integrated circuits (hereinafter, also simply referred to as a package).
【0002】[0002]
【従来の技術】サーディップ、サークワッドといったガ
ラスシールタイプのパッケージは、その低コスト性とい
ったメリットがあるなどより広範に使用されている。一
方、近時は、数多くの入出力信号を扱えるようにするた
め、IC、LSI、VLSIなどと呼ばれる集積回路チ
ップに形成される入出力用端子(ボンディングパッド又
は単にパッドともいう)相互間の間隔(ピッチ)が益々
ファインピッチ化されている。この傾向は、ガラスシー
ルタイプのパッケージでも同様である。このタイプのも
のは図3に示すように構成されている。すなわち、パッ
ケージ31のダイアタッチ部32に集積回路33を収容
(搭載)し、この集積回路33のパッド34と外部金属
リード(フレーム端子)35の内側端部36とを金属ワ
イヤ37によりボンディングし、そして周縁面のガラス
層38に蓋(図示しない)を被せて金属リード35を挟
持し、ガラス溶着することで集積回路33を封止するよ
うに構成されている。そして、この構造においては、図
3に示すように、集積回路33のパッド34相互の間隔
Pと外部金属リード35の内側端部36相互の間隔はほ
ぼ同じ大きさとされている。2. Description of the Related Art Glass seal type packages such as sir dip and sir quad are widely used because of their advantages such as low cost. On the other hand, recently, in order to handle a large number of input / output signals, a space between input / output terminals (also called bonding pads or simply pads) formed on an integrated circuit chip called IC, LSI, VLSI or the like. (Pitch) is becoming finer and finer. This tendency also applies to the glass seal type package. This type is constructed as shown in FIG. That is, the integrated circuit 33 is accommodated (mounted) in the die attach portion 32 of the package 31, and the pad 34 of the integrated circuit 33 and the inner end portion 36 of the external metal lead (frame terminal) 35 are bonded by the metal wire 37, Then, the glass layer 38 on the peripheral surface is covered with a lid (not shown) to sandwich the metal lead 35, and the integrated circuit 33 is sealed by glass welding. Further, in this structure, as shown in FIG. 3, the distance P between the pads 34 of the integrated circuit 33 and the distance between the inner end portions 36 of the external metal leads 35 are substantially the same.
【0003】[0003]
【発明が解決しようとする課題】ところで、金属リード
35は、42アロイ(Fe−Ni合金)やコバール(F
e−Ni−Co合金)の薄板をプレスによる打ち抜きや
エッチングにより製造しているため、その内側端部36
相互のピッチPは、一般には0.25mm程度が製造上
の限界とされている。これは、例えば通常の金属リード
材は、厚さが0.15mm程度であり、これをプレス成
形やエッチングにより打ち抜くためには、打ち抜部(端
子間の間隙)の幅はその板厚分、つまり少なくとも0.
15mm程度は必要であり、そして、リードの幅が最小
とされる0.1mm程度とすると、リード相互の間隔
(以下、ピッチともいう)は少なくとも0.25mmと
なるためである。The metal lead 35 is made of 42 alloy (Fe-Ni alloy) or Kovar (F).
Since the thin plate of (e-Ni-Co alloy) is manufactured by punching and etching by a press, its inner end portion 36
The mutual pitch P is generally about 0.25 mm as a manufacturing limit. This is because, for example, a normal metal lead material has a thickness of about 0.15 mm, and in order to punch this out by press molding or etching, the width of the punched portion (gap between terminals) is equal to the plate thickness. That is, at least 0.
This is because about 15 mm is necessary, and if the lead width is set to about 0.1 mm, which is the minimum, the distance between the leads (hereinafter, also referred to as pitch) is at least 0.25 mm.
【0004】したがって、ガラスシールタイプのパッケ
ージには、一般的には、この大きさより小さいピッチの
パッドを備えた集積回路は収容することができない。つ
まり、図3のものにおいて、金属リード35の内側端部
36の相互のピッチが0.25mmであるのに対し、集
積回路33のパッド34のピッチが0.2mm以下とな
ると、両ピッチの不一致により金属リードの内側端部3
6と集積回路のパッド34を近接させてはワイヤボンデ
ィングできないのである。一方、集積回路のパッドから
金属リードの内側端部までの距離を大きくとると、ピッ
チの不一致は吸収できるがボンディングワイヤが長大と
なるためワイヤがたるみ、隣接するワイヤ相互の接触に
よる短絡などの不良が生じやすいといった問題が生ず
る。このように、従来のガラスシールタイプのパッケー
ジは、使用される金属リードの内側端部の相互のピッチ
とほぼ同等のパッドのピッチをもつ集積回路に限定さ
れ、したがってファインピッチのパッドを備えた集積回
路には不向きであるといった問題があった。本発明は、
こうした問題点を解消すべく案出したものであって、ガ
ラスシールタイプのパッケージにおいて、集積回路のフ
ァインピッチ化の要請に応えることのできる技術を提供
することを目的とする。Therefore, the glass seal type package cannot generally accommodate an integrated circuit having pads with a pitch smaller than this size. That is, in FIG. 3, the mutual pitch of the inner end portions 36 of the metal leads 35 is 0.25 mm, whereas when the pitch of the pads 34 of the integrated circuit 33 is 0.2 mm or less, both pitches do not match. The inner end 3 of the metal lead
6 and the pad 34 of the integrated circuit cannot be brought close to each other by wire bonding. On the other hand, if the distance from the pad of the integrated circuit to the inner end of the metal lead is made large, the pitch mismatch can be absorbed, but the bonding wire becomes large and the wire is slackened. The problem that occurs easily occurs. Thus, conventional glass seal type packages are limited to integrated circuits with pad pitches that are approximately equal to the mutual pitch of the inner ends of the metal leads used, and thus integrated with fine pitch pads. There was a problem that the circuit was not suitable. The present invention is
The present invention has been devised in order to solve such problems, and an object thereof is to provide a technique capable of responding to a demand for a fine pitch integrated circuit in a glass seal type package.
【0005】[0005]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、ガラス層を周縁面に備えてなる集積回
路用セラミック製パッケージ本体であって、収容される
集積回路チップに形成されたボンディングパッドと周縁
面にガラス層により固着される外部接続用の金属リード
とを電気的に接続するための複数の中継線路を、外方を
なす外端部の相互の間隔より内方をなす内端部の相互の
間隔を小さくし、前記周縁面のガラス層の内側に形成し
たものである。In order to achieve the above-mentioned object, the present invention is a ceramic package body for an integrated circuit having a glass layer on its peripheral surface, which is formed on an integrated circuit chip to be housed. A plurality of relay lines for electrically connecting the bonded bonding pad and the metal lead for external connection fixed to the peripheral surface by the glass layer are provided inward from the mutual distance between the outer ends that are outward. The inner ends of the eggplant are formed with a small distance between them, and are formed inside the glass layer on the peripheral surface.
【0006】[0006]
【作用】上記の構成により、金属リードの内側端部は、
中継線路におけるピッチの大きい外端部とワイヤボンデ
ィングすることができ、集積回路のパッドは、中継線路
におけるピッチの小さい内端部とワイヤボンディングす
ることができる。したがって、金属リードの内側端部の
相互のピッチより小さいピッチのパッドを備えた集積回
路を収容することができる。すなわち、中継線路の形成
に際して、その外端部相互の間隔を、使用される金属リ
ードの内側端部の相互の間隔に合わせておき、かつ、内
端部相互の間隔を収容する集積回路のパッドの相互の間
隔に合わせて小さく形成しておくことにより、ファイン
ピッチのパッドを備えた集積回路と金属リードとを電気
的に接続できる。かくして、ガラスシールタイプの集積
回路装置において、金属リード(フレーム)が従来のも
ののように比較的大きいピッチのものでも、ボンディン
グワイヤの長大化を招くことなく、ファインピッチの集
積回路を搭載し得る。With the above structure, the inner end portion of the metal lead is
It is possible to wire bond the outer ends of the relay line having a large pitch, and the pads of the integrated circuit can be wire bonded to the inner ends of the relay line having a small pitch. Therefore, it is possible to accommodate an integrated circuit having pads with a pitch smaller than the mutual pitch of the inner ends of the metal leads. That is, when forming the relay line, the distance between the outer ends of the relay line is matched with the distance between the inner ends of the metal leads to be used, and the distance between the inner ends is accommodated in the pad of the integrated circuit. By forming them to be small in accordance with the mutual intervals, it is possible to electrically connect the integrated circuit having the fine pitch pads and the metal leads. Thus, in the glass seal type integrated circuit device, even if the metal leads (frames) have a relatively large pitch as in the conventional one, a fine pitch integrated circuit can be mounted without causing the length of the bonding wire to increase.
【0007】[0007]
【実施例】本発明に係るパッケージを具体化した実施例
について、図1ないし図2を参照して詳細に説明する。
すなわち、本例におけるパッケージ本体1は、上面中央
が凹設された略正方形をなすセラミック基板2を主体と
して次のように形成されている。セラミック基板2は、
本例ではプレス成形による90%アルミナを焼成してな
るもので、その上面の周縁面3の外寄りには所定の幅で
もって絶縁層をなす(低融点)ガラス層3aが被着され
ている。ただし、ガラス層3aはガラス粉末に所定の溶
剤等を混合してなるガラスペーストをスクリーン印刷す
ることにより形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which a package according to the present invention is embodied will be described in detail with reference to FIGS.
That is, the package main body 1 in the present example is formed as follows mainly by the ceramic substrate 2 having a substantially square shape with the center of the upper surface being recessed. The ceramic substrate 2 is
In this example, it is made by firing 90% alumina by press molding, and a glass layer 3a (low melting point) forming an insulating layer is applied to the outer periphery of the peripheral surface 3 on the upper surface with a predetermined width. . However, the glass layer 3a is formed by screen-printing a glass paste formed by mixing glass powder with a predetermined solvent or the like.
【0008】一方、このガラス層3aの内側には、パッ
ケージ本体1の内方から外方に向けて略放射状に、中継
線路(メタライズ配線部)4,4が、内方をなす内端部
5のピッチP1より外方をなす外端部6のピッチP2を
大として多数形成されており、この内外端部5,6がそ
れぞれボンディングパッドをなすように形成されてい
る。この中継線路4,4は、本例では、幅略50μmで
もって直線状とされ、スパッタ法によるTi,Pdの薄
膜上に、Ni鍍金を下地としてAu鍍金をすることで形
成されており、集積回路7のパッド8と金属リード9と
を電気的に接続するための導電路とされている。なお、
この中継線路4における内端部5の相互の間隔(ピッ
チ)P1は、集積回路7のパッド8のピッチと同じに設
定されている。一方、外端部のピッチP2は、金属リー
ド9の内側端部(パッド)10の相互の間隔と同じに設
定されている。因みに、本例では、P1が0.08m
m、そしてP2が0、3mmとされている。On the other hand, inside the glass layer 3a, relay lines (metallized wiring portions) 4, 4 are formed substantially radially from the inside to the outside of the package body 1 and the inner end portion 5 is an inner portion. A large number of pitches P2 of the outer end portions 6 that are outward of the pitch P1 are formed, and the inner and outer end portions 5 and 6 are formed to form bonding pads, respectively. In this example, the relay lines 4 and 4 are linear with a width of about 50 μm and are formed by Au plating on a thin film of Ti or Pd by a sputtering method with Ni plating as a base. It serves as a conductive path for electrically connecting the pad 8 of the circuit 7 and the metal lead 9. In addition,
The interval (pitch) P1 between the inner ends 5 of the relay line 4 is set to be the same as the pitch of the pads 8 of the integrated circuit 7. On the other hand, the pitch P2 of the outer ends is set to be the same as the distance between the inner ends (pads) 10 of the metal leads 9. By the way, in this example, P1 is 0.08 m
m, and P2 is 0, 3 mm.
【0009】こうして形成された本例のパッケージ本体
1には、その周縁面3のガラス層3aの上に金属リード
9を載置し、その内側端部10が中継線路4の外端部6
に対向するようにして仮止めして加熱し、ガラスを溶融
することで金属リード9を固着する。次いで、集積回路
7をそのパッド8と中継線路4の内端部5とが対向する
ようにしてダイアタッチ部11に収容し、底部に取着す
る。なお、図示の金属リード9は、従来同様の手法によ
り、42アロイの薄板(厚さ0.15mm)をエッチン
グにより製造したもので、しかも内側端部10寄り部位
にはワイヤボンディングのため、Alが蒸着又はAu鍍
金されている。In the package body 1 of this example thus formed, metal leads 9 are placed on the glass layer 3a of the peripheral surface 3, and the inner end 10 thereof is the outer end 6 of the relay line 4.
The metal leads 9 are fixed by melting the glass by temporarily fixing and heating so that the metal leads 9 face each other. Next, the integrated circuit 7 is housed in the die attach portion 11 so that the pad 8 thereof and the inner end portion 5 of the relay line 4 face each other and attached to the bottom portion. The metal lead 9 shown in the drawing is made by etching a 42 alloy thin plate (thickness 0.15 mm) by a method similar to the conventional one. It is vapor-deposited or Au-plated.
【0010】そして、集積回路7のパッド8と中継線路
4の内端部5との間を、また中継線路4の外端部6と金
属リード9の内側端部10との間を、超音波法などによ
りワイヤボンディングすればよい。これにより、中継線
路4を介して、集積回路7のパッド8と金属リード9の
内側端部10との間をボンディングワイヤWの長大化を
招くことなく接続できる。以後は、従来と同様にしてセ
ラミック基板2に対し、そのガラス層3aに対面する周
縁面にガラス層を備えてなるセラミック製の蓋12を被
せ、加熱し、ガラス層相互を溶着することで、集積回路
を封止する。そしてこの気密封止後は、加熱により酸化
した金属リードを酸洗浄等することにより酸化膜を除去
し、ニッケル鍍金や半田鍍金を施すことにより、所望と
する集積回路用パッケージを得ることができる。Ultrasonic waves are passed between the pad 8 of the integrated circuit 7 and the inner end 5 of the relay line 4 and between the outer end 6 of the relay line 4 and the inner end 10 of the metal lead 9. Wire bonding may be performed by a method or the like. As a result, the pad 8 of the integrated circuit 7 and the inner end 10 of the metal lead 9 can be connected via the relay line 4 without increasing the length of the bonding wire W. After that, by covering the ceramic substrate 2 with the ceramic lid 12 having the glass layer on the peripheral surface facing the glass layer 3a in the same manner as in the conventional case, heating and fusing the glass layers together, Seal the integrated circuit. After the hermetic sealing, the metal film oxidized by heating is washed with an acid to remove the oxide film, and nickel plating or solder plating is performed to obtain a desired integrated circuit package.
【0011】本例においては、中継線路4は、その外端
部6相互間のピッチP2が、0.3mmに設定され、ま
た内端部5相互間のピッチP2が、0.08mmに設定
された場合を例示したが、本発明においては、この大き
さは搭載する集積回路のパッドのピッチなどに合わせ、
適宜に設定すればよいことはいうまでもない。ただし、
中継線路の外端部、内端部のピッチP1,P2は、外部
金属リードの内側端部および集積回路のパッドのそれぞ
れのピッチに合わせ、なるべく一致するように形成して
おくとよい。In this example, the relay line 4 has a pitch P2 between the outer ends 6 thereof set to 0.3 mm, and a pitch P2 between the inner ends 5 thereof set to 0.08 mm. However, in the present invention, this size is adjusted to the pad pitch of the integrated circuit to be mounted,
It goes without saying that it may be set appropriately. However,
The pitches P1 and P2 of the outer end portion and the inner end portion of the relay line are preferably formed to match the pitches of the inner end portion of the external metal lead and the pad of the integrated circuit as much as possible.
【0012】上記実施例では、中継線路はファインピッ
チ化に好適なスパッタ法により形成した場合を例示した
が、別段これに限定されるものではない。またその材質
も適宜の金属とすればよく、例えば薄膜用としてTi、
Pdの他、Mo、Cu、Crなどでもよく、この上に、
Ni下地Au鍍金やCu下地Au鍍金などを施す場合が
挙げられる。すなわち、集積回路の各パッドと外部接続
用の金属リードとを電気的に接続(配線)できるように
メタライズされていればよく、したがって、蒸着やCV
D、鍍金などにより薄膜を形成してもよいし、ピッチに
よっては厚膜成形技術によって、AuやAg等の金属ペ
ーストを焼付けたり、焼成前のパッケージ本体にタング
ステンやモリブデンペーストを印刷しておき焼成(コフ
ァイヤ)し、しかる後、NiやAuを鍍金するようにし
ても形成できる。In the above-mentioned embodiment, the case where the relay line is formed by the sputtering method suitable for the fine pitch is illustrated, but the present invention is not limited to this. The material may be an appropriate metal, for example, Ti for thin film,
In addition to Pd, Mo, Cu, Cr, etc. may be used.
An example is a case of applying Ni underlayer Au plating or Cu underlayer Au plating. That is, it is sufficient that each pad of the integrated circuit and the metal lead for external connection are metalized so that they can be electrically connected (wiring).
A thin film may be formed by D, plating or the like, and depending on the pitch, a thick film forming technique may be used to bake a metal paste such as Au or Ag, or a tungsten or molybdenum paste may be printed on the package body before firing and baked. (Cofier), and then Ni or Au may be plated.
【0013】なお、中継線路の数は、パッドの数に応じ
たものとしておくことはいうまでもない。また、中継線
路の長さは、そのピッチやパッケージ本体の大きさなど
に応じた適宜のものとすればよいが、なるべくボンディ
ングワイヤが短くなるように設定するとよい。本発明に
おいては、従来のサーディップやサークワッドといった
ガラスシールタイプのパッケージにおいて、ガラス層の
内側に中継線路を形成することで具体化できる。Needless to say, the number of relay lines depends on the number of pads. The length of the relay line may be set appropriately according to the pitch, the size of the package body, and the like, but the bonding wire may be set as short as possible. The present invention can be embodied by forming a relay line inside the glass layer in a glass seal type package such as a conventional sir dip or sir quad.
【0014】[0014]
【発明の効果】以上の説明から明らかなように、本発明
に係るパッケージ本体においては、集積回路のパッドと
金属リードの内側端部とをボンディングワイヤにより直
接接続することなく、その間に中継線路を介在させ、そ
の中継線路の内外両端部の間隔を、金属リード側をなす
外端部に相対して集積回路のパッド側をなす内端部を小
さくしておき、ワイヤボンディングするようにしたもの
である。したがって、中継線路の形成に際して、外端部
相互の間隔を使用する金属リードの内側端部の相互の間
隔に合わせておき、かつ、内端部相互の間隔を搭載する
集積回路のパッドの相互の間隔に合わせて小さくしてお
くことにより、ボンディングワイヤの長大化を招くこと
なく、ファインピッチのパッドを備えた集積回路を収容
してワイヤボンディングすることができる。この結果、
ガラスシールタイプのパッケージであっても中継線路
を、その内端部相互の間隔をファインピッチで形成でき
る範囲で、ファインピッチのパッドをもつ集積回路を搭
載した集積回路用パッケージを得ることができる。As is apparent from the above description, in the package body according to the present invention, the relay line is provided between the pad of the integrated circuit and the inner end portion of the metal lead without directly connecting them with the bonding wire. By interposing, the distance between the inner and outer ends of the relay line is made smaller by making the inner end on the pad side of the integrated circuit smaller than the outer end on the metal lead side for wire bonding. is there. Therefore, when forming the relay line, the distance between the outer ends is adjusted to the distance between the inner ends of the metal leads to be used, and the distance between the inner ends is adjusted so that the pads of the integrated circuit are By reducing the size according to the distance, it is possible to accommodate and wire bond an integrated circuit having fine pitch pads without increasing the length of the bonding wire. As a result,
Even in the glass seal type package, it is possible to obtain an integrated circuit package in which an integrated circuit having fine pitch pads is mounted as long as the distance between the inner ends of the relay lines can be formed at a fine pitch.
【図1】本発明に係る集積回路用セラミック製パッケー
ジ本体を具体化した実施例を説明する要部拡大平面図で
ある。FIG. 1 is an enlarged plan view of essential parts for explaining an embodiment in which a ceramic package body for integrated circuits according to the present invention is embodied.
【図2】図1のパッケージ本体に集積回路を固着し配線
した状態を説明する部分断面図である。FIG. 2 is a partial cross-sectional view illustrating a state in which an integrated circuit is fixed and wired to the package body of FIG.
【図3】従来の集積回路収容用のセラミック製のガラス
シールタイプのパッケージ本体を説明する要部拡大平面
図である。FIG. 3 is an enlarged plan view of an essential part for explaining a conventional ceramic glass seal type package main body for accommodating integrated circuits.
1 パッケージ本体 3 周縁面 3a ガラス層 4 中継線路 5 中継線路の内端部 6 中継線路の外端部 7 集積回路 8 集積回路の各パッド 9 外部接続用の金属リード 10 外部接続用の金属リードの内側端部 P1 中継線路の内端部の相互の間隔 P2 中継線路の外端部の相互の間隔 1 Package Main Body 3 Peripheral Surface 3a Glass Layer 4 Relay Line 5 Inner End of Relay Line 6 Outer End of Relay Line 7 Integrated Circuit 8 Pads of Integrated Circuit 9 Metal Leads for External Connections 10 Metal Leads for External Connections Inner end P1 Distance between inner ends of relay line P2 Distance between outer ends of relay line
Claims (1)
用セラミック製パッケージ本体であって、収容される集
積回路チップに形成されたボンディングパッドと周縁面
にガラス層により固着される外部接続用の金属リードと
を電気的に接続するための複数の中継線路を、外方をな
す外端部の相互の間隔より内方をなす内端部の相互の間
隔を小さくし、前記周縁面のガラス層の内側に形成して
なることを特徴とする集積回路用セラミック製パッケー
ジ本体。1. A ceramic package body for an integrated circuit, comprising a glass layer on a peripheral surface thereof, the bonding pad being formed on an integrated circuit chip to be housed, and for external connection fixed to the peripheral surface by a glass layer. A plurality of relay lines for electrically connecting to the metal leads of the outer peripheral end portions of the outer side of the glass, the inner side end portions of the inner side portions of the inner side portions of the inner side portions of the outer side of the outer side of the outer side portion of the glass of A ceramic package body for an integrated circuit, which is formed inside the layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294259A JPH07130902A (en) | 1993-10-30 | 1993-10-30 | Ceramic package body for integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294259A JPH07130902A (en) | 1993-10-30 | 1993-10-30 | Ceramic package body for integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130902A true JPH07130902A (en) | 1995-05-19 |
Family
ID=17805406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294259A Pending JPH07130902A (en) | 1993-10-30 | 1993-10-30 | Ceramic package body for integrated circuits |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130902A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020030212A (en) * | 2018-08-24 | 2020-02-27 | アトランティック・イナーシャル・システムズ・リミテッドAtlantic Inertial Systems Limited | Sensor package and method for manufacturing sensor package |
-
1993
- 1993-10-30 JP JP5294259A patent/JPH07130902A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020030212A (en) * | 2018-08-24 | 2020-02-27 | アトランティック・イナーシャル・システムズ・リミテッドAtlantic Inertial Systems Limited | Sensor package and method for manufacturing sensor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227662A (en) | Composite lead frame and semiconductor device using the same | |
| JPH05206356A (en) | Package for integrated circuit | |
| JPH06283650A (en) | Semiconductor device | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| KR100379600B1 (en) | Method for manufacturing dual chip package | |
| JPH03204965A (en) | Resin-sealed semiconductor device | |
| EP0458469A1 (en) | Composite lead frame and semiconductor device using the same | |
| JP2569400B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH07231069A (en) | Semiconductor device, manufacturing method thereof, and lead frame used for the same | |
| JP2763446B2 (en) | Package for storing semiconductor elements | |
| US5309016A (en) | Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JP3544283B2 (en) | Package for electronic components | |
| JPH04120765A (en) | Semiconductor device and manufacture thereof | |
| JPH07130902A (en) | Ceramic package body for integrated circuits | |
| JPH0817870A (en) | Semiconductor device | |
| JP3470852B2 (en) | Wiring board and its manufacturing method | |
| JP2970626B2 (en) | Lead frame for semiconductor integrated circuit device and semiconductor integrated circuit device | |
| JPH0878599A (en) | Integrated circuit package and manufacturing method thereof | |
| JP2702455B2 (en) | Pin grid array type semiconductor device | |
| JPS5998544A (en) | Semiconductor device and manufacture thereof | |
| JP3280835B2 (en) | Manufacturing method of multi-chip module | |
| JPH04322435A (en) | Semiconductor device and manufacture thereof | |
| JPH05326814A (en) | Lead frame for mounting electronic circuit device | |
| JP2670208B2 (en) | Package for storing semiconductor elements | |
| JPH08162594A (en) | Composite lead frame and semiconductor package |