JPH07123123B2 - セルフアラインバイポ−ラトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたセルフアラインバイポーラ
トランジスタの製造方法に関するものである。

従来の技術 従来のバイポーラトランジスタの代表的構造は、ｎ型シ
リコン基板の上に、エピタキシャル成長によって設けら
れたｎ＋コレクタと、そこに拡散によって設けられたｐ
型ベース、更にその上に拡散または合金によって設けら
れたｎ型エミッタからなる。

この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ，ベース，コレクタを形成している。

ところで高周波特性に関係するトランジスタの動作速度
は、エミッタ−ベース及びベース−コレクタ接合容量の
充放電の時定数と電子のエミッタ−コレクタ間走行時間
に依存する。

バイポーラトランジスタの最大発振周波数Fmaxは Fmax＝Ft/（８πRbCc） ……（１） Ft;電流遮断周波数 Rb;ベース抵抗 Cc;コレクタ容量 で表わされる。

電流遮断周波数Ftは、電子のエミッタ−コレクタ間走行
時間τと関係し以下のように表される。

Ft＝1/2πτ ……（２） τ＝τｅ＋τｂ＋τｃ＋τcc ……（３） τｅ（エミッタ空乏層走行時間） ＝re（Cc＋Ce＋Cp） τｂ（ベース走行時間） τｃ（コレクタ走行時間） τcc（コレクタ空乏層充電時間） ＝（Re＋Rc）（Cc＋Cp） 但しre;エミッタ微分抵抗 Ce;エミッタ容量 Cp;寄生容量 Re;エミッタ抵抗 Rc;コレクタ抵抗 で表される。

したがって、エミッタ抵抗，ベース抵抗，コレクタ抵抗
および接合容量が小さいほど高周波特性は向上する。

ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成したいわゆるヘテロ接合バ
イポーラトランジスタにすると、ベース抵抗を低くする
ことができ、高周波特性の優れたトランジスタの得られ
ることが知られている。

（例えば、米国特許2,569,347号，米国特許3,413,533
号，米国特許3,780,359号） これは材料を適当に選ぶことにより、エミッタ−ベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度（ホー
ル濃度）を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大発振周波数Fmaxの非常に大きな値が得られるも
のである。その代表的な例は、エミッタにAlxGa_1-XAs
を、ベースとコレクタにGaAsを用いたものである。

したがってエミッタ−ベースにヘテロ接合を用いること
により、ベース抵抗を更に下げることができる。

ベース抵抗は同じキャリア濃度であれば、ベース層が厚
いほどベース抵抗は低い。しかしベース厚みを厚くする
ことは電流遮断周波数の点からこのましくない。

ベース走行時間は、ベース厚みをキャリア速度で割った
ものであり、ベース厚みが厚いほど時間が長くなる。し
たがって、ベース層の厚みを増してベース抵抗を下げる
のは好ましくない。そこでとられる方法は、エミッタと
ベース電極の間をできるだけ短くする方法がある。これ
によりベース抵抗のうち、外部ベース抵抗と呼ばれるエ
ミッタ−ベース電極間の抵抗を下げることができる。ベ
ースの厚みが1000Å程度にまで薄くなってくると、この
外部ベース抵抗が非常に大きくなるためこの方法は極め
て有効である。

ベース電極の形成は、通常ホトリソグラフィーによって
おこなわれる。ホトリソグラフィーの精度は通常の光を
用いた場合、1.0μｍが実用上の限界である。電子ビー
ム等特殊な手段を用いても、0.25μｍが限界である。

このリソグラフィーの限界を越えるために、セルフアラ
インという手法がとられる。セルフアラインという手法
を用いたバイポーラトランジスタの製造方法の従来例と
して、特開昭61−44461号公報がある。

この方法は以下の通りである。まずコレクタ、ベース、
エミッタをエピタキシャル成長させたのち、エミッタパ
ターンをつけ、エッチングによりベース層をだす。エミ
ッタ上のレジストを残したままAuZnを蒸着し、リフトオ
フでエミッタ部分のAuZnのみ除去する。この後SiO₂膜を
成長した後、エミッタ電極とベースのオーミック電極を
リフトオフで形成するものである。この方法でベース電
極とエミッタ−ベース接合の間隔がセルフアラインメン
トで形成されベース抵抗は著しく減少する。

しかしこの方法ではエミッタおよびコレクタ電極をあと
から別のマスクを用いて形成している。そのためデバイ
スの最小寸法はこのエミッタ電極の幅できまる。各接合
容量はデバイスの面積に比例する。（１）〜（３）式よ
りわかるように、接合容量が小さいほど高周波特性は良
い。したがって、一般にデバイス寸法は小さいほど好ま
しい。ところで通常のホトリソグラフィーで考えた場
合、この精度が1.0μｍであることを考えると、エミッ
タ電極の幅が1.0μｍ、エミッタメサ部の幅が3.0μｍが
デバイス最小寸法となる。したがってこの方法では、こ
れ以上小さなデバイスを得ることは困難である。またコ
レクタ電極をあとから付けておりここでもマスク合せが
必要なことから、デバイス寸法の微小化は困難である。
さらにデバイス寸法がμｍ程度になってくると、電極の
オーミックコンタクトが非常に重要になってくる。オー
ミックコンタクトは電極面積に反比例する。したがって
エミッタ電極幅が小さいほどエミッタ抵抗が大きくな
る。またコレクタ電極面積が小さいほどコレクタ抵抗が
大きくなる。エミッタおよびコレクタ抵抗の増大は
（３）式からわかるように、高周波特性を著しく損な
う。したがってエミッタ−ベース接合とベース電極をセ
ルフアラインで形成しただけでは、エミッタおよびコレ
クタ抵抗が高い、デバイス寸法が小さくできないなど、
まだ特性として不十分である。

発明が解決しようとする問題点 このような従来の構成では、エミッタおよびコレクタ抵
抗が小さく、デバイス寸法が小さく、かつベース抵抗の
低いトランジスタを得ることが困難であり、高周波特性
の充分優れたものが得られない。

本発明はかかる点に鑑みなされたもので、エミッタ（ま
たはコレクタ）−ベース接合とベース電極およびコレク
タ（またはエミッタ）−ベース接合とコレクタ（エミッ
タ）電極をセルフアラインで形成すると同時にエミッタ
電極，ベース電極，コレクタ電極もすべてセルフアライ
ンで形成して、エミッタ抵抗，ベース抵抗，コレクタ抵
抗のすべてを同時に低くするとともにデバイス寸法を微
小化して接合容量を小さくすることにより、高周波特性
に優れたバイポーラトランジスタの構造を提供すること
を目的としている。

問題点を解決するための手段 少なくともコレクタ（またはエミッタ）層，ベース層お
よびエミッタ（またはコレクタ）層をこの順に有する半
導体基板において、前記エミッタ（またはコレクタ）層
の上に、エミッタ（またはコレクタ）電極を形成した
後、レジストを塗布し、エミッタ（またはコレクタ）メ
サパターンを残して、露光，現像後、エミッタ（または
コレクタ）部を除く部分の前記電極をエッチングにより
除去し、更に湿式エッチングによって前記ベース層を露
出させると共に、前記エミッタ（またはコレクタ）を前
記レジストよりも内部に後退させてひさしを形成し、そ
の上からベース電極を真空蒸着した後、前記レジストを
溶剤で除去することによって、前記エミッタ（またはコ
レクタ）上に蒸着されたベース電極用金属を除去した
後、ベースメサパターンを残して、露光，現像後、ベー
ス部を除く部分の前記電極をエッチングにより除去し、
更に湿式エッチングによって前記コレクタ（またはエミ
ッタ）層を露出させると共に、前記ベースを前記レジス
トよりも内部に後退させてひさしを形成し、その上から
コレクタ（またはエミッタ）電極を真空蒸着した後、前
記レジストを溶剤で除去することによって、前記ベース
上に蒸着されたコレクタ（またはエミッタ）電極用金属
を除去することにより、エミッタ，ベース，コレクタ電
極およびエミッタ（またはコレクタ）−ベース接合−ベ
ース電極，コレクタ（またはエミッタ）−ベース接合−
コレクタ（またはエミッタ）電極をセルフアラインで形
成することによって、エミッタ抵抗，ベース抵抗，およ
びコレクタ抵抗の極めて低い、かつデバイス寸法の小さ
い、高周波特性に優れたバイポーラトランジスタを提供
するものである。

作用 本発明は上記した方法により、エミッタ抵抗、ベース抵
抗及びコレクタ抵抗が小さく、かつデバイス寸法を小さ
くできるので高周波特性が著しく改善される。

実施例 第１図は本発明の構造の一実施例を示したものである。
第１図において、１は半絶縁性GaAs基板、２はｎ＋型Ga
Asコレクタ１層（電極取出し層）、３はｎ型GaAsコレク
タ２層、４はｐ型GaAsベース層、５はｎ型AlxGa_1-XAs
（Ｘ＝0.3）エミッタ１層、６はｎ＋型GaAsエミッタ２
層（電極取出し層）、７はコレクタ電極、８はベース電
極、９はエミッタ電極である。

各層の厚みは、半絶縁性GaAs基板１が400μｍ、ｎ＋型G
aAsコレクタ１層２が4000Å、ｎ型GaAsコレクタ２層３
が4000Å、ｐ型GaAsベース１層４が1000Å、ｎ型AlxGa
_1-XAsエミッタ１層５は1000Å、電極取出し用ｎ＋型GaA
sエミッタ２層６は1000Åである。ｎ＋型GaAsコレクタ
１層２〜ｎ＋型GaAsエミッタ２層６の各層は、分子線エ
ピタキシー（MBE）によって形成された。

次に本一実施例の素子の製造方法について述べる。第２
図に示すように、まず半絶縁性GaAs基板１の上に分子線
エピタキシーにより、ｎ＋型GaAsコレクタ１層２、ｎ型
GaAsコレクタ２層３、ｐ型GaAsベース１層４、ｎ型AlxG
a_1-XAsエミッタ１層５、ｎ＋型GaAsエミッタ２層６の各
層を所定の厚みに形成した。次に真空蒸着法によりAuGe
膜９を500Åの厚みに形成した。次に通常のホトリソグ
ラフィー法によりエミッタメサ部にレジストマスクを形
成し、このレジストマスクによって、第３図に示すよう
に、AuGe膜９、ｎ＋型GaAs6およびAlxGa_1-XAs層５部を
エッチングして、エミッタメサパターンを残し、ベース
層４の一部を露出させた。AuGe膜のエッチングはよう素
（Ｉ），よう化カリウム（KI）、の水溶液でおこなっ
た。GaAsおよびAlxGa_1-XAsのエッチングは、硫酸（H₂SO
₄）−過酸化水素（H₂O₂）−H₂O混合液を用いて行なっ
た。GaAs基板として、（100）を用い、矩形エミッタの
４辺の各辺に沿った方向を、GaAs結晶軸＜110＞方向に
対して＋45度または−45度の角度の方位になるように配
置してエッチングした結果、第３図に示すようにその断
面部をほぼ垂直の形にエッチングすることができた。ま
たレジストおよびAuGe電極の端の部分直下では、GaAs、
AlxGa_1-XAsのサイドエッチにより、レジストおよびAuGe
の短かいひさしが形成されている。

次にこの上からAuを500Å、第４図に示すように真空蒸
着した。第４図において、８′はレジスト10上に真空蒸
着されたAuである。AuGeおよびレジストのひさしのた
め、分子がほぼ直線的にとんでくる真空蒸着法を用いれ
ば、Au膜はｎ＋型GaAsエミッタ２層には付着しない。次
にアセトンによりレジストを除去してその上に蒸着され
たAuを除去した。

次にこの手順を繰り返した。すなわち通常のホトリソグ
ラフィー法によりベースメサ部にレジストマスクを形成
し、このレジストマスクによって、第５図に示すよう
に、Au膜８、ｐ＋型GaAs4およびｎ−GaAs層３部をエッ
チングして、ベースメサパターンを残し、コレクタ１
（電極取出し）層１の一部を露出させた。Au膜のエッチ
ングは同様に、よう素（Ｉ），よう化カリウム（KI）、
の水溶液でおこなった。GaAsのエッチングも同様に、硫
酸（H₂SO₄）−過酸化水素（H₂O₂）−H₂O混合液を用いて
行なった。その結果第３図の場合と同様にその断面部を
ほぼ垂直の形にエッチングすることができた。またレジ
ストおよびAu電極の端の部分直下では、GaAssのサイド
エッチにより、レジストおよびAuの短いひさしが形成さ
れている。

次にこの上からAuGeを500Å、第６図に示すように真空
蒸着した。第６図において、７′はレジスト10′上に真
空蒸着されたAuGeである。Auおよびレジストのひさしの
ため、分子がほぼ直線的にとんでくる真空蒸着法を用い
れば、AuGe膜はｐ＋型GaAsベース層には付着しない、次
にアセトンによりレジストを除去してその上に蒸着され
たAuGeを除去した。

次に同様のエッチングおよびホトリソグラフィーで、コ
レクタメサ部を除いてエッチングしトランジスタパター
ンを形成した。

本一実施例の構造のエミッタ電極，ベース電極およびコ
レクタ電極は、セルフアラインによりそれぞれエミッタ
メサ部、エミッタメサ部を除くベースメサ部およびベー
スメサ部を除くコレクタメサ部の全面についている。コ
ンタクト抵抗は電極の面積に反比例するので、このよう
な構造により、各メサ部面積に対して、各コンタクト抵
抗を最小にすることができる。さらに各電極と各メサ部
のマスク合せの必要性がないため、各メサ部の面積をホ
トリソグラフィーの最小寸法にまで小さくすることがで
きる。

さらにエミッタ−ベース接合とベース電極がセルフアラ
インで形成されているため、ベース抵抗を著しく小さく
することができる。

さらにコレクタ−ベース接合とコレクタ電極がセルフア
ラインで形成されているため、コレクタの電極から接合
部までの抵抗すなわち外部コレクタ抵抗を著しく小さく
することができる。

本一実施例の方法で、単にエミッタとコレクタをおきか
えて作れば、全く同様のプロセスでエミッタの外部抵抗
を小さくすることができる。エミッタおよびコレクタ抵
抗の効果は、（３）式からわかるように同じであり、こ
のようにコレクタが上にくる構造であってもほぼ同様の
効果が得られる。またこの場合には、直接的にはコレク
タ−ベース接合とベース電極がセルフアラインとなる
が、この時実質的に電子がエミッタから注入されるの
は、このコレクタ直下のエミッタ−ベース接合であり、
したがってエミッタ−ベース接合とベース電極をセルフ
アラインにしたのとほぼ類似に効果が得られる。以上の
ことからコレクタとエミッタを置き換えて作ってもほぼ
同様の効果が得られ、高周波特性が改善される。

本一実施例では、ヘテロ接合バイポーラトランジスタの
特徴を生かして、ベース領域のキャリア濃度を極めて高
くしている（実施例では１・10¹⁹/cm³のキャリア濃度を
用いた）ため、ベース層厚みを1000Åと薄くしても充分
ベース抵抗は低い値となる。

本一実施例で得られたヘテロ接合トランジスタは予想さ
れたように以下の特徴を示した。エミッタ幅３μｍのト
ランジスタの場合、まずエミッタ電極がエミッタメサ部
にセルフアラインで形成されたので、エミッタ抵抗がセ
ルフアラインでない場合の約1/3となった。さらにエミ
ッタ−ベース接合とベース電極間がセルフアラインで形
成されたため、この間隔を0.1μｍで形成することがで
きた。これによりセルフアラインを用いない場合に比
べ、ベース抵抗を1/5にできた。またコレクタ電極をコ
レクタメサ上にセルフアラインで形成し、コレクタ−ベ
ース接合−コレクタ電極をセルフアラインで形成したこ
とから、コレクタ抵抗を1/2にできた。またトランジス
タのパターンを1/2にできた。これにより電流遮断周波
数Ftは約40％、最大発振周波数Fmaxは、約3.0倍に向上
した。

さらに通常の光を用いたホトリソグラフィーでも、エミ
ッタ幅1.0μｍの微小デバイスを作ることができた。

本一実施例では、エミッタ−ベース接合とベース電極間
の間隔は0.1μｍと極めて短くすることができた。この
間隔はエミッタ１層およびエミッタ２層のサイドエッチ
ングに依存する。したがって、エミッタ１層とエミッタ
２層の厚みをかえることによって制御することができ
る。基板に（100）のGaAsを用い、ほぼ矩形のエミッタ
メサの４辺の各辺に沿った方向を、GaAsの結晶軸方位＜
110＞方向に対して＋45度または−45度の角度の方位に
なるように配置し、硫酸−過酸化水素系のエッチング液
を用いることにより、サイドエッチングの断面をほぼ垂
直にすることができた。その場合のサイドエッチングの
長さは、ほぼエミッタ１層およびエミッタ２層の厚みの
半分となる。本一実施例では、この厚みが2000Åであ
り、その結果、サイドエッチングの長さが約1000Å（0.
1μｍ）となった。この厚みをさらに薄くすれば、エミ
ッタ−ベース接合−ベース電極間隔をさらに短くするこ
とができる。これによりベース抵抗をさらに下げること
が可能である。すなわちエミッタ層の厚みを変えること
により、このセルフアラインの間隔を数μｍから原理的
には０μｍまでほぼ任意に制御することができる。

このことはコレクタ−ベース接合とコレクタ電極間隔に
ついても同様である。

エミッタメサ部矩形直線部の結晶方位を他の方向に選ぶ
と、サイドエッチングされた断面部は、一般には垂直と
ならない。この場合には真空蒸着されたベース電極材料
がエミッタのサイドエッチングされた部分に付着しやす
く、安定してエミッタ−ベース接合−ベース電極間隔を
制御することが難しい。

本一実施例では、エミッタ電極もひさしを形成している
が、レジストのひさしがあれば本一実施例の効果は得ら
れる。

本一実施例では、エミッタ幅３μｍのトランジスタで90
％以上の歩留りが得られたが、他の結晶軸方位を用いた
場合にはこれほど良い歩留りは得られなかった。

本一実施例のようなサイドエッチングの効果を得るの
は、結晶方位とエッチング液の組合せを適当に選ぶこと
により始めて可能なものである。

InGaAs,GaAsp等のIII−Ｖ化合物半導体材料の場合、本
一実施例で示した結晶方位とエッチング液を用いること
により、同様にしてデバイスを形成することができた。

本一実施例ではエミッタ及びコレクタ電極にAuGeを用
い、エッチング液として、Ｉ−KI系を用いた。電極とし
て、他の合金、例えばAuGeNiなどを用いても同様にデバ
イスを形成することができた。ベース電極についても同
様である。GaAsのオーミックコンタクト材料として最も
適当なものは金およびその合金である。金系の材料のエ
ッチング液としてはいわゆる王水と本実施例のＩ−KI系
以外に適当なものがない。王水の場合GaAsも激しくエッ
チングされてしまうため適当でなかった。Ｉ−KI系の場
合、真空蒸着のさいの基板温度が極めて重要であること
がわかった。基板温度が150度Ｃをこえると、GaAsと金
の反応が起こり本一実施例のように金系材料のみをエッ
チングして除去することはできなかった。したがって、
電極を真空蒸着で形成する時基板温度は150度Ｃ以下で
なければならない。本発明における電極のセルフアライ
ンは、電極を真空蒸着する時、基板温度が150度Ｃ以下
であればＩ−KI系エッチング液を用いることにより、金
系材料のみをエッチングしGaAsエミッタの表面でエッチ
ングをとめられることを見出したことにより始めて可能
となったものである。

本一実施例では、電極取出しのためのコレクタ１層およ
びエミッタ２層を設けたがトランジスタの動作としては
本質的なものではなく、コレクタ層およびエミッタ層さ
えあればよいことは明らかである。

また本一実施例では、半導体としてGaAs−AlxGa_1-XAsを
用いたが、他の半導体材料、例えばInGaAs、GaAsp等他
のIII−Ｖ化合物半導体を用いても作成することができ
る。またAl濃度として、ｘ＝0.3を用いたが、これは０
〜１の範囲で任意に選ぶことができる。

本一実施例ではエミッタ，コレクタをｎ型に、ベースを
ｐ型にしたが、エミッタ，コレクタをｐ型に、ベースを
ｎ型にすることもできる。

本一実施例では、基板側にコレクタを、上部にエミッタ
を形成したが、前述した如く同様の製造方法により基板
側にエミッタを、上部にコレクタを形成することもでき
る。この場合にもコレクタ抵抗を小さくでき、高周波特
性を改善できることは前述した通りである。

発明の効果 以上述べた如く、本発明は、エミッタ電極，ベース電
極，コレクタ電極を各メサ部にセルフアラインで形成す
るとともに、各接合部と電極間隔もセルフアラインで形
成されていることにより、エミッタ，ベース，コレクタ
のすべての抵抗を下げると同時に、デバイス寸法の微小
化を可能とし、これによって高周波特性に優れたバイポ
ーラトランジスタを、提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例の構造図、第２図〜第６図は
本発明の構造を実現するための製造途中の構造図であ
る。 １……半絶縁性GaAs基板、２……ｎ＋GaAsコレクタ（ま
たはエミッタ）１層（電極取出し層）、３……ｎ型GaAs
コレクタ（またはエミッタ）２層、４……ｐ型GaAsベー
ス層、５……ｎ型GaAsエミッタ（またはコレクタ）１
層、６……ｎ＋型GaAsエミッタ（またはコレクタ）２層
（電極取出し層）、７……コレクタ（またはエミッタ）
電極、８……ベース電極、９……エミッタ（またはコレ
クタ）電極、10……レジスト。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−14756（ＪＰ，Ａ) 特開 昭59−210669（ＪＰ，Ａ) 特開 昭61−121361（ＪＰ，Ａ)

Claims (10)

【特許請求の範囲】
1. 【請求項１】半導体基板上に、少なくともコレクタ層
   ベース層及びエミッタ層をこの順に形成し、 前記エミッタ層の上に、エミッタ電極を形成した後、レ
   ジストを塗布し、エミッタメサパターンを残して、露光
   現像後、エミッタ部を除く部分の前記電極をエッチン
   グにより除去し、 更にエッチングによって前記ベース層を露出させると共
   に、前記エミッタ部を前記レジストよりも内部に後退さ
   せてひさしを形成し、 その上からベース電極を蒸着した後、前記レジストを除
   去することによって、前記エミッタ上に蒸着されたベー
   ス電極用金属を除去した後、 ベースメサパターンを残して、露光 現像後、ベース部
   を除く部分の前記電極をエッチングにより除去し、 更にエッチングによって前記コレクタ層を露出させると
   共に、前記ベース部を前記レジストよりも内部に後退さ
   せてひさしを形成し、 その上からコレクタ電極を蒸着した後、前記レジストを
   除去することによって、前記ベース上に蒸着されたコレ
   クタ電極用金属を除去することを特徴とするセルフアラ
   インバイポーラトランジスタの製造方法。
2. 【請求項２】エミッタとして、少なくともベースの半導
   体の禁制帯エネルギー幅よりも大きい半導体を用いたこ
   とを特徴とする特許請求の範囲第１項に記載のセルフア
   ラインバイポーラトランジスタの製造方法。
3. 【請求項３】半導体基板として、III−Ｖ化合物半導体
   を用いたことを特徴とする特許請求の範囲第１項に記載
   のセルフアラインバイポーラトランジスタの製造方法。
4. 【請求項４】半導体基板として（100）またはそれと等
   価な面方位を有するGaAsまたはAlGaAsを用い、エミッタ
   の形状が実質的に矩形であり、該矩形の４辺の各辺に沿
   った方向が、いずれも結晶軸方位＜110＞に対して、＋4
   5度または−45度の結晶軸方位を取るようにし、湿式エ
   ッチング液として、硫酸、過酸化水素、水の混合液を用
   いたことを特徴とする特許請求の範囲第１項に記載のセ
   ルフアラインバイポーラトランジスタの製造方法。
5. 【請求項５】エミッタ，ベース，コレクタ電極材料とし
   て金または金を主成分とする合金を用い、蒸着時の基板
   温度が150℃以下になるようにたもち、そのエッチング
   液として、よう素、よう化カリウム、水の混合液を用い
   たことを特徴とする特許請求の範囲第１項に記載のセル
   フアラインバイポーラトランジスタの製造方法。
6. 【請求項６】半導体基板上に、少なくともエミッタ層
   ベース層およびコレクタ層をこの順に形成し、 前記コレクタ層の上に、コレクタ電極を形成した後、レ
   ジストを塗布し、コレクタメサパターンを残して、露光
   現像後、コレクタ部を除く部分の前記電極をエッチン
   グにより除去し、 更にエッチングによって前記ベース層を露出させると共
   に、前記コレクタ部を前記レジストよりも内部に後退さ
   れてひさしを形成し、その上からベース電極を真空蒸着
   した後、前記レジストを除去することによって、前記コ
   レクタ上に蒸着されたベース電極用金属を除去した後、 ベースメサパターンを残して、露光、現像後、ベース部
   を除く部分の前記電極をエッチングにより除去し、 更にエッチングによって前記エミッタ層を露出させると
   共に、前記ベース部を前記レジストよりも内部に後退さ
   せてひさしを形成し、その上からエミッタ電極を蒸着し
   た後、前記レジストを除去することによって、前記ベー
   ス上に蒸着されたエミッタ電極用金属を除去することを
   特徴とするセルフアラインバイポーラトランジスタの製
   造方法。
7. 【請求項７】エミッタとして、少なくともベースの半導
   体の禁制帯エネルギー幅よりも大きい半導体を用いたこ
   とを特徴とする特許請求の範囲第６項に記載のセルフア
   ラインバイポーラトランジスタの製造方法。
8. 【請求項８】半導体基板として、III−Ｖ化合物半導体
   を用いたことを特徴とする特許請求の範囲第６項に記載
   のセルフアラインバイポーラトランジスタの製造方法。
9. 【請求項９】半導体基板として（100）またはそれと等
   価な面方位を有するGaAsまたはAlGaAsを用い、コレクタ
   の形状が実質的に矩形であり、該矩形の４辺の各辺に沿
   った方向が、いずれも結晶軸方位＜110＞に対して、＋4
   5度または−45度の結晶軸方位を取るようにし、湿式エ
   ッチング液として、硫酸、過酸化水素、水の混合液を用
   いたことを特徴とする特許請求の範囲第６項に記載のセ
   ルフアラインバイポーラトランジスタの製造方法。
10. 【請求項１０】エミッタ，ベース，コレクタ電極材料と
    して金または金を主成分とする合金を用い、蒸着時の基
    板温度が150℃以下になるようにたもち、そのエッチン
    グ液として、よう素，よう化カリウム，水の混合液を用
    いたことを特徴とする特許請求の範囲第６項に記載のセ
    ルフアラインバイポーラトランジスタの製造方法。