JPH07111836B2 - 半導体不揮発性記憶装置およびその動作方法 - Google Patents
半導体不揮発性記憶装置およびその動作方法Info
- Publication number
- JPH07111836B2 JPH07111836B2 JP19580688A JP19580688A JPH07111836B2 JP H07111836 B2 JPH07111836 B2 JP H07111836B2 JP 19580688 A JP19580688 A JP 19580688A JP 19580688 A JP19580688 A JP 19580688A JP H07111836 B2 JPH07111836 B2 JP H07111836B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- temporary
- write
- nonvolatile memory
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体記憶装置に関し、特に書き換え可能
な半導体不揮発性記憶装置に関する。
な半導体不揮発性記憶装置に関する。
この発明は、半導体不揮発性記憶装置において記憶セル
をある一定時間一時的に記憶しておく手段と、不揮発性
の記憶をする手段と、前記２つの手段を接続する手段と
からなる構成とすることにより、短い時間で前記一時的
記憶手段に書き込みを行い、その後全ビット同時に前記
一時的記憶手段から前記接続手段を介して前記不揮発性
記憶手段に不揮発性の記憶を行うようにし、多数ビット
の不揮発性の記憶を短かい時間で行えるようにしたもの
である。
をある一定時間一時的に記憶しておく手段と、不揮発性
の記憶をする手段と、前記２つの手段を接続する手段と
からなる構成とすることにより、短い時間で前記一時的
記憶手段に書き込みを行い、その後全ビット同時に前記
一時的記憶手段から前記接続手段を介して前記不揮発性
記憶手段に不揮発性の記憶を行うようにし、多数ビット
の不揮発性の記憶を短かい時間で行えるようにしたもの
である。
書き換え可能な半導体不揮発性記憶装置は、供給電源が
切断された状態においても、その記憶データを保持しつ
づけるという機能を有しているが、従来は紫外線消去型
のEPROMや、最近において単一電源で書き換えが可能と
なってきたEEPROM、また、SRAMとEEPROMが１ビットづつ
対応したNVRAM（NOVRAM）などが知られていた。なお、
第２図は従来の半導体不揮発性記憶装置の記憶セルを表
わすブロック図であり、１は記憶セル、４は不揮発性記
憶手段である。
切断された状態においても、その記憶データを保持しつ
づけるという機能を有しているが、従来は紫外線消去型
のEPROMや、最近において単一電源で書き換えが可能と
なってきたEEPROM、また、SRAMとEEPROMが１ビットづつ
対応したNVRAM（NOVRAM）などが知られていた。なお、
第２図は従来の半導体不揮発性記憶装置の記憶セルを表
わすブロック図であり、１は記憶セル、４は不揮発性記
憶手段である。
〔発明が解決しようとする課題） 半導体不揮発性記憶装置を用いるシステムではしばしば
多量のデータを短時間に不揮発性の書き込みを行いたい
という要求がある。このような要求に対し、例えば、64
kビットEEPROMを考えた場合、構成が８ビット×8196バ
イトであるとして、１バイトの書き換えに10ミリ秒かか
るとすれば、全ビットを書き換えるのに、81.92秒以上
かかる事になる。また最近の一部の機種に搭載されてい
るページモード書き換え機能があったとしても、64kビ
ットEEPROMで256ページであるとすれば、約2.56秒以上
かかる事になる。このように、従来の半導体不揮発性記
憶装置は、多量のデータを書き換えるのに非常に長い時
間がかかるという欠点があった。
多量のデータを短時間に不揮発性の書き込みを行いたい
という要求がある。このような要求に対し、例えば、64
kビットEEPROMを考えた場合、構成が８ビット×8196バ
イトであるとして、１バイトの書き換えに10ミリ秒かか
るとすれば、全ビットを書き換えるのに、81.92秒以上
かかる事になる。また最近の一部の機種に搭載されてい
るページモード書き換え機能があったとしても、64kビ
ットEEPROMで256ページであるとすれば、約2.56秒以上
かかる事になる。このように、従来の半導体不揮発性記
憶装置は、多量のデータを書き換えるのに非常に長い時
間がかかるという欠点があった。
また、従来のNVRAMの場合は、不揮発性の記憶セル１つ
に対しSRAMセルが１つづ対応する構成となっており、書
き換え時間は短かくて済む代りに、セルの面積が非常に
大きくなり、システムが大きくなったり、コスト面で不
利となる欠点があった。この発明は、従来のこのうよう
な欠点を解決する為になされたもので、全ビットの書き
換え時間が短かくしかもコスト面でも有利となるような
半導体不揮発性記憶装置を得ることを目的としている。
に対しSRAMセルが１つづ対応する構成となっており、書
き換え時間は短かくて済む代りに、セルの面積が非常に
大きくなり、システムが大きくなったり、コスト面で不
利となる欠点があった。この発明は、従来のこのうよう
な欠点を解決する為になされたもので、全ビットの書き
換え時間が短かくしかもコスト面でも有利となるような
半導体不揮発性記憶装置を得ることを目的としている。
上記課題を解決するために、この発明は、不揮発性の記
憶を行う各セルそれぞれに対応するように、書き込むデ
ータを少なくともある一定時間だけ一時的に記憶（保
持）しておく手段を設け、接続手段を介して接続するこ
とによって、記憶セルの面積の増加を最小限にとどめな
がら、短い時間で不揮発性の記憶を行えるようにした。
憶を行う各セルそれぞれに対応するように、書き込むデ
ータを少なくともある一定時間だけ一時的に記憶（保
持）しておく手段を設け、接続手段を介して接続するこ
とによって、記憶セルの面積の増加を最小限にとどめな
がら、短い時間で不揮発性の記憶を行えるようにした。
上記のように構成された記憶セルにおいて、書き込みを
行う場合は、書き込みデータを前記一時的に記憶（保
持）しておく手段に、不揮発性の記憶を行う時間の数万
分の１から十万分の１の時間（１バイト当り）で書き込
みを行う。全ビットへの一時的な書き込みの終了後、前
記一時的な記憶手段から前記不揮発性の記憶手段へ前記
接続手段を介して全ビット同時に不揮発性の記憶を行
う。
行う場合は、書き込みデータを前記一時的に記憶（保
持）しておく手段に、不揮発性の記憶を行う時間の数万
分の１から十万分の１の時間（１バイト当り）で書き込
みを行う。全ビットへの一時的な書き込みの終了後、前
記一時的な記憶手段から前記不揮発性の記憶手段へ前記
接続手段を介して全ビット同時に不揮発性の記憶を行
う。
第１図はこの発明の原理を示すブロック図であり、１は
記憶セル、２は一時記憶手段、３は接続手段（書き込み
補助手段）、４は不揮発性記憶手段である。
記憶セル、２は一時記憶手段、３は接続手段（書き込み
補助手段）、４は不揮発性記憶手段である。
第３図はこの発明の第１の実施例で、一時記憶手段とし
ての容量21は、接続手段を構成するMISトランジスタ31
のゲートに接続されている。不揮発性記憶手段としての
フローティングゲートMISトランジスタ41のコントロー
ルゲートは、前記接続手段を構成すMISトランジスタ31
のドレインに接続されている。また、前記MISトランジ
スタ31のドレインは、容量32に接続されている。まず前
記容量21を充電または放電することによって一時的な記
憶を行なわせる。次に前記MISトランジスタ31のドレイ
ンと接続されていない方の前記容量32の一端Ａに高電圧
を印加すると前記MISトランジスタ31のドレインと前記
容量32との接続点Ｂは前記容量21が充電されている場合
は、前記MISトランジスタ31のソースと同電位に、また
前記容量21が放電されている場合は、前記容量32の一端
Ａに印加された高電圧に近い電位となる。前記接続点Ｂ
は前記フローティングゲートMISトランジスタ41のコン
トロールゲートに接続され、前記接続点Ｂの電位は前記
コントロールゲートに伝えられる。
ての容量21は、接続手段を構成するMISトランジスタ31
のゲートに接続されている。不揮発性記憶手段としての
フローティングゲートMISトランジスタ41のコントロー
ルゲートは、前記接続手段を構成すMISトランジスタ31
のドレインに接続されている。また、前記MISトランジ
スタ31のドレインは、容量32に接続されている。まず前
記容量21を充電または放電することによって一時的な記
憶を行なわせる。次に前記MISトランジスタ31のドレイ
ンと接続されていない方の前記容量32の一端Ａに高電圧
を印加すると前記MISトランジスタ31のドレインと前記
容量32との接続点Ｂは前記容量21が充電されている場合
は、前記MISトランジスタ31のソースと同電位に、また
前記容量21が放電されている場合は、前記容量32の一端
Ａに印加された高電圧に近い電位となる。前記接続点Ｂ
は前記フローティングゲートMISトランジスタ41のコン
トロールゲートに接続され、前記接続点Ｂの電位は前記
コントロールゲートに伝えられる。
第４図は、第１の実施例のタイミング図であり、曲線ａ
はＡの電位を、曲線ｂはＣの電位を示す。なおTIは、Ａ
の電位の21が高電圧となっている期間であり、T2は、Ａ
の電位およびＣの電位が共に高電圧となっている期間を
示す。第４図のタイミングで電圧が印加されると、前記
接続点Ｂが前記MISトランジスタ31のソースと同電位の
場合には、前記T2の期間に情報Ｘが書き込まれ、前記接
続点Ｂが前記容量32の一端Ａとほぼ同電位の場合には、
前記T1の期間に前記情報Ｘとは逆の情報が書き込まれ
る。
はＡの電位を、曲線ｂはＣの電位を示す。なおTIは、Ａ
の電位の21が高電圧となっている期間であり、T2は、Ａ
の電位およびＣの電位が共に高電圧となっている期間を
示す。第４図のタイミングで電圧が印加されると、前記
接続点Ｂが前記MISトランジスタ31のソースと同電位の
場合には、前記T2の期間に情報Ｘが書き込まれ、前記接
続点Ｂが前記容量32の一端Ａとほぼ同電位の場合には、
前記T1の期間に前記情報Ｘとは逆の情報が書き込まれ
る。
上記のような手順で書き換えが行なわれると、例えば64
kビット（８ビット×8192バイト）の記憶セルを持った
本発明による半導体不揮発性記憶装置を考えると、一時
的な記憶を行うのに１バイト当り250＋１秒かかったと
して全ビット行うのに、 250＋１秒×8192＝2.05ミリ秒かかり、その後、全ビッ
ト同時に前記一時記憶手段から前記不揮発性の記憶手段
に書き込む。
kビット（８ビット×8192バイト）の記憶セルを持った
本発明による半導体不揮発性記憶装置を考えると、一時
的な記憶を行うのに１バイト当り250＋１秒かかったと
して全ビット行うのに、 250＋１秒×8192＝2.05ミリ秒かかり、その後、全ビッ
ト同時に前記一時記憶手段から前記不揮発性の記憶手段
に書き込む。
この動作には１回の不揮発性の書き込みを行う時間と同
じ時間の約10ミリ秒かかるので、合計で約12ミリ秒余り
で64k全ビットの書き換えを終了することになる。
じ時間の約10ミリ秒かかるので、合計で約12ミリ秒余り
で64k全ビットの書き換えを終了することになる。
また、第５図はこの発明の第２の実施例であり、前記第
１の実施例における前記接続点Ａに前記フローティング
ゲートMISトランジスタ41の書き込み用端子を接続し、
前記フローティングゲートMISトランシスタ41のコント
ロールゲートは端子Ｄと接続し、前記第１の実施例にお
ける書き込み用端子Ｃと同様の電位を前記端子Ｄに与え
ることにより、前記第１の実施例と同様の動作を行うも
のである。
１の実施例における前記接続点Ａに前記フローティング
ゲートMISトランジスタ41の書き込み用端子を接続し、
前記フローティングゲートMISトランシスタ41のコント
ロールゲートは端子Ｄと接続し、前記第１の実施例にお
ける書き込み用端子Ｃと同様の電位を前記端子Ｄに与え
ることにより、前記第１の実施例と同様の動作を行うも
のである。
第６図は、この発明の第３の実施例であり、前記第１の
実施例の前記フローティングゲートMISトランジスタ41
のドレインと前記容量21とをMISトランジスタ51を介し
て接続し、前記フローティングゲートMISトランジスタ4
1に記憶されている情報を前記容量21にもどす機能を追
加したものである。
実施例の前記フローティングゲートMISトランジスタ41
のドレインと前記容量21とをMISトランジスタ51を介し
て接続し、前記フローティングゲートMISトランジスタ4
1に記憶されている情報を前記容量21にもどす機能を追
加したものである。
この発明は以上説明したように、大容量の半導体不揮発
性記憶装置においても大きな記憶セル面積を必要とする
ことなしに全ビットの書き換えを短い時間で行うことが
できるという効果がある。前記効果は本実施例で説明し
たような不揮発性記憶手段にフローティングゲート型MI
Sトランジスタを用いたものに限らず不揮発性の記憶方
法に他の原理を用いたものにおいても同様の効果があ
り、また接続手段においても、一時記憶手段から不揮発
性の記憶手段へ一方向的に接続するだけでなく、不揮発
性の記憶手段から一時記憶手段へも接続できる双方向の
接続手段を用いた場合にも同様の効果があることは言う
までもないところである。（第５図参照）
性記憶装置においても大きな記憶セル面積を必要とする
ことなしに全ビットの書き換えを短い時間で行うことが
できるという効果がある。前記効果は本実施例で説明し
たような不揮発性記憶手段にフローティングゲート型MI
Sトランジスタを用いたものに限らず不揮発性の記憶方
法に他の原理を用いたものにおいても同様の効果があ
り、また接続手段においても、一時記憶手段から不揮発
性の記憶手段へ一方向的に接続するだけでなく、不揮発
性の記憶手段から一時記憶手段へも接続できる双方向の
接続手段を用いた場合にも同様の効果があることは言う
までもないところである。（第５図参照）
第１図はこの発明にかかる半導体不揮発性記憶装置のブ
ロック図、第２図は従来の半導体不揮発性記憶装置のブ
ロック図、第３図はこの発明にかかる第１の実施例を示
す回路図、第４図はこの発明にかかる第１の実施例の電
圧のタイミング図、第５図はこの発明にかかる第２の実
施例を示す回路図、第６図はこの発明にかかる第３の実
施例を示す回路図である。 １……記憶セル ２……一時記憶手段 ３……接続手段 ４……不揮発性記憶手段 21……容量 31……MISトランジスタ 32……容量 41……フローティングゲートMISトランジスタ
ロック図、第２図は従来の半導体不揮発性記憶装置のブ
ロック図、第３図はこの発明にかかる第１の実施例を示
す回路図、第４図はこの発明にかかる第１の実施例の電
圧のタイミング図、第５図はこの発明にかかる第２の実
施例を示す回路図、第６図はこの発明にかかる第３の実
施例を示す回路図である。 １……記憶セル ２……一時記憶手段 ３……接続手段 ４……不揮発性記憶手段 21……容量 31……MISトランジスタ 32……容量 41……フローティングゲートMISトランジスタ
Claims (3)
- 【請求項１】一定時間一時的にデータを記憶しておく一
時記憶手段と、前記一時記憶手段に接続される書き込み
補助手段と、前記書き込み補助手段に接続される不揮発
性記憶手段とから成る記憶セルを複数有する半導体不揮
発性記憶装置において、前記書き込み補助手段はコンデ
ンサとMISトランジスタを有し、前記MISトランジスタの
ゲート電極が前記一時記憶手段に電気的接続し、前記コ
ンデンサの一方の端子が所定の電圧を入力し、他方の端
子が前記MISトランジスタのドレイン電極と前記不揮発
性記憶手段とに電気的接続する構成であることを特徴と
する半導体不揮発性記憶装置。 - 【請求項２】前記不揮発性記憶手段が電気的書き換え可
能な不揮発性メモリセルであることを特徴とする請求項
１記載の半導体不揮発性記憶装置 - 【請求項３】一定時間一時的にデータを記憶しておく一
時記憶手段と、前記一時記憶手段に接続される書き込み
補助手段と、前記書き込み補助手段に接続される不揮発
性記憶手段とから成る記憶セルを複数有し、前記書き込
み補助手段はコンデンサとMISトランジスタとの直接接
続される構成である半導体不揮発性記憶装置の動作方法
において、 各々の記憶セルの前記一時記憶手段に一時的な書き込み
を行う一時書き込みステップと、 前記一時書き込みステップ終了後に、各々の記憶セルの
前記書き込み補助手段を介して各々の記憶セルの不揮発
性記憶手段へ同時に不揮発性の記憶を行うステップから
成ることを特徴とする半導体不揮発性記憶装置の動作方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19580688A JPH07111836B2 (ja) | 1988-08-05 | 1988-08-05 | 半導体不揮発性記憶装置およびその動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19580688A JPH07111836B2 (ja) | 1988-08-05 | 1988-08-05 | 半導体不揮発性記憶装置およびその動作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244600A JPH0244600A (ja) | 1990-02-14 |
| JPH07111836B2 true JPH07111836B2 (ja) | 1995-11-29 |
Family
ID=16347293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19580688A Expired - Lifetime JPH07111836B2 (ja) | 1988-08-05 | 1988-08-05 | 半導体不揮発性記憶装置およびその動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111836B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5186841A (en) * | 1991-11-05 | 1993-02-16 | Praxair Technology Inc. | Cooling water ozonation system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185294A (ja) * | 1984-03-02 | 1985-09-20 | Fujitsu Ltd | 不揮発性ランダムアクセスメモリ装置 |
| JPH069248B2 (ja) * | 1985-05-01 | 1994-02-02 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
1988
- 1988-08-05 JP JP19580688A patent/JPH07111836B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244600A (ja) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320360B1 (ko) | 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 | |
| JP3647996B2 (ja) | 不揮発性半導体メモリ装置とその読出及びプログラム方法 | |
| TW470962B (en) | Semiconductor memory device | |
| JPS61294565A (ja) | 半導体記憶装置 | |
| US6249841B1 (en) | Integrated circuit memory device and method incorporating flash and ferroelectric random access memory arrays | |
| JPH06215589A (ja) | 半導体メモリ | |
| KR900013522A (ko) | 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템 | |
| JPH0256758B2 (ja) | ||
| CN101252018B (zh) | 采用新型时序操作的铁电编程信息存储单元的时序操作方法 | |
| KR910008677B1 (ko) | 집적 메모리회로 | |
| US5381366A (en) | Non-volatile semiconductor memory device with timer controlled re-write inhibit means | |
| JP4289026B2 (ja) | 半導体記憶装置 | |
| JP2011134389A (ja) | 不揮発性メモリの制御装置および制御方法 | |
| JPH07111836B2 (ja) | 半導体不揮発性記憶装置およびその動作方法 | |
| JPH02301093A (ja) | 不揮発性半導体記憶装置 | |
| JP2003281895A (ja) | 半導体記憶素子への電圧印加方法及び半導体記憶装置 | |
| JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
| JP2894884B2 (ja) | Ｅｅｐｒｏｍにおけるデータ書き込み方法 | |
| JPH0557680B2 (ja) | ||
| JPH0646517B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP2591324B2 (ja) | 半導体記憶集積回路 | |
| JP3157800B2 (ja) | マイクロコンピュータのメモリ書き換え装置および方法 | |
| SU1161989A1 (ru) | Ячейка пам ти дл ОЗУ с энергонезависимым хранением информации (ее варианты) | |
| JP2635412B2 (ja) | 半導体記憶装置 | |
| JPS6386198A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |