JPH0693581B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0693581B2 JPH0693581B2 JP28957285A JP28957285A JPH0693581B2 JP H0693581 B2 JPH0693581 B2 JP H0693581B2 JP 28957285 A JP28957285 A JP 28957285A JP 28957285 A JP28957285 A JP 28957285A JP H0693581 B2 JPH0693581 B2 JP H0693581B2
- Authority
- JP
- Japan
- Prior art keywords
- type mos
- mos transistor
- conductivity
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOSトランジスタで構成された出力回路に関
する。この出力回路はアナログ集積回路への利用に適す
る。
する。この出力回路はアナログ集積回路への利用に適す
る。
本発明は、ドレインフォロワを経由して信号出力される
出力回路において、 このドレインフォロワのドレインと入力信号に入力が接
続された差動増幅器の出力が過大および減少レンジ域の
入力信号に対して生ずる電位差により生成されることを
利用することにより、 出力信号のダイナミックレンジを拡張することができる
ようにしたものである。
出力回路において、 このドレインフォロワのドレインと入力信号に入力が接
続された差動増幅器の出力が過大および減少レンジ域の
入力信号に対して生ずる電位差により生成されることを
利用することにより、 出力信号のダイナミックレンジを拡張することができる
ようにしたものである。
従来例回路の構成を第２図に示す。この出力回路では、
入力信号電圧が上昇するとソースフォロワトランジスタ
１から負荷抵抗３に電流が流れ込み、出力信号電圧が上
昇する。ここで、ソースフォロワ接地トランジスタ１、
電流源トランジスタ２および負荷抵抗３を流れる電流を
それぞれI1（最大値および最小値をそれぞれI1maxおよ
びI1minとする）、I2およびI3（最大値をI3maxとする）
とすると、 I3max＝I1max−I2 …（１） である。また、入力電圧が下降すると負荷抵抗３から電
流源トランジスタに電流が流れ出し、出力信号電圧が下
降する。このときには I3max＝I2−I1min …（２） になる。
入力信号電圧が上昇するとソースフォロワトランジスタ
１から負荷抵抗３に電流が流れ込み、出力信号電圧が上
昇する。ここで、ソースフォロワ接地トランジスタ１、
電流源トランジスタ２および負荷抵抗３を流れる電流を
それぞれI1（最大値および最小値をそれぞれI1maxおよ
びI1minとする）、I2およびI3（最大値をI3maxとする）
とすると、 I3max＝I1max−I2 …（１） である。また、入力電圧が下降すると負荷抵抗３から電
流源トランジスタに電流が流れ出し、出力信号電圧が下
降する。このときには I3max＝I2−I1min …（２） になる。
ところで式（１）で、I2は一定値であるからI3maxは充
分大きくとれず、したがって出力信号電圧が入力信号電
圧の変化に対して充分広い正の範囲で追従しきれない。
また式（２）でもI3maxは充分大きくとれず、したがっ
て出力電圧が入力信号電圧の変化に対して充分広い負の
範囲で追従しきれない。すなわち、この出力回路の入出
力伝達特性は第３図のに示すように出力のダイナミッ
クレンジが充分大きくとれない欠点がある。
分大きくとれず、したがって出力信号電圧が入力信号電
圧の変化に対して充分広い正の範囲で追従しきれない。
また式（２）でもI3maxは充分大きくとれず、したがっ
て出力電圧が入力信号電圧の変化に対して充分広い負の
範囲で追従しきれない。すなわち、この出力回路の入出
力伝達特性は第３図のに示すように出力のダイナミッ
クレンジが充分大きくとれない欠点がある。
本発明は、以上の欠点を除去するもので、出力のダイナ
ミックレンジを充分大きくとれる出力回路を提供するこ
とを目的とする。
ミックレンジを充分大きくとれる出力回路を提供するこ
とを目的とする。
本発明は、ソースが一方の電位の電源に接続された第一
の第一導電型MOSトランジスタ（９）と、ドレインが前
記第一の第一導電型MOSトランジスタのドレインに接続
され、ソースが他方の電位の電源に接続された第一の第
二導電型MOSトランジスタ（10）と、ソースが一方の電
位の電源に接続されゲートが前記第一の第二導電型MOS
トランジスタのゲートに接続された第二の第一導電型MO
Sトランジスタ（11）と、ドレインおよびゲートが前記
第二の第一導電型MOSトランジスタのドレインに接続さ
れ、ソースが他方の電位の電源に接続された第二の第二
導電型MOSトランジスタ（12）と、ドレインが前記第一
の第二導電型MOSトランジスタのゲートに接続され、ゲ
ートが前記第二の第二導電型MOSトランジスタのゲート
に接続されソースが他方の電位の電源に接続された第三
の第二導電型MOSトランジスタ（13）と、非反転入力端
子に前記第一の第一導電型MOSトランジスタのドレイン
が接続され、その出力が前記第一の第一導電型MOSトラ
ンジスタのゲートに接続された第一の差動増幅回路（1
4）と、この第一差動増幅回路の非反転入力端子にその
非反転入力端子が接続され、その出力が前記第一の第二
導電型MOSトランジスタのゲートに接続された第二の差
動増幅回路（15）とを備え、入力信号が前記第一および
第二の差動増幅回路の反転入力端子に入力され、第一お
よび第二の差動増幅回路の非反転入力端子から出力が取
り出されることを特徴とする。
の第一導電型MOSトランジスタ（９）と、ドレインが前
記第一の第一導電型MOSトランジスタのドレインに接続
され、ソースが他方の電位の電源に接続された第一の第
二導電型MOSトランジスタ（10）と、ソースが一方の電
位の電源に接続されゲートが前記第一の第二導電型MOS
トランジスタのゲートに接続された第二の第一導電型MO
Sトランジスタ（11）と、ドレインおよびゲートが前記
第二の第一導電型MOSトランジスタのドレインに接続さ
れ、ソースが他方の電位の電源に接続された第二の第二
導電型MOSトランジスタ（12）と、ドレインが前記第一
の第二導電型MOSトランジスタのゲートに接続され、ゲ
ートが前記第二の第二導電型MOSトランジスタのゲート
に接続されソースが他方の電位の電源に接続された第三
の第二導電型MOSトランジスタ（13）と、非反転入力端
子に前記第一の第一導電型MOSトランジスタのドレイン
が接続され、その出力が前記第一の第一導電型MOSトラ
ンジスタのゲートに接続された第一の差動増幅回路（1
4）と、この第一差動増幅回路の非反転入力端子にその
非反転入力端子が接続され、その出力が前記第一の第二
導電型MOSトランジスタのゲートに接続された第二の差
動増幅回路（15）とを備え、入力信号が前記第一および
第二の差動増幅回路の反転入力端子に入力され、第一お
よび第二の差動増幅回路の非反転入力端子から出力が取
り出されることを特徴とする。
従来例回路では、ドレインフォロワ接続されたトランジ
スタに供給される電流は一定であるので、出力端子に接
続された負荷抵抗を通過する出力電流が過負荷レベルお
よび最小レベルの入力信号に対して追従し難い。
スタに供給される電流は一定であるので、出力端子に接
続された負荷抵抗を通過する出力電流が過負荷レベルお
よび最小レベルの入力信号に対して追従し難い。
本発明では、この追従が行えない場合に、入力信号とド
レインフォロワのドレインを入力とする差動増幅回路に
生ずる電位差に基づいてドレインフォロワの制御電圧お
よび電流源トランジスタの制御電圧を調整することによ
り、過負荷レベル時にはドレインフォロワから負荷抵抗
への流入電流を、また最小レベル時には負荷抵抗から電
流源トランジスタへの流入電流を増加させる。これによ
りダイナミックレンジが拡大して、入出力伝達特性が改
善される。
レインフォロワのドレインを入力とする差動増幅回路に
生ずる電位差に基づいてドレインフォロワの制御電圧お
よび電流源トランジスタの制御電圧を調整することによ
り、過負荷レベル時にはドレインフォロワから負荷抵抗
への流入電流を、また最小レベル時には負荷抵抗から電
流源トランジスタへの流入電流を増加させる。これによ
りダイナミックレンジが拡大して、入出力伝達特性が改
善される。
以下、本発明実施例回路を図面に基づいて説明する。
第１図は本発明実施例回路の構成を示す回路接続図であ
る。この図で第２図の従来例回路と同一の構成要素には
同一の参照数字が付されている。
る。この図で第２図の従来例回路と同一の構成要素には
同一の参照数字が付されている。
この出力回路で入力信号電圧が上昇し出力信号電圧が入
力信号電圧の変化に追従しきれなくなると、差動増幅回
路14および15の差動入力端子に電位差が生じ、PMOSトラ
ンジスタ９およびNMOSトランジスタ10のゲート電圧が下
降し、PMOSトランジスタ９から負荷抵抗３へ充分大きな
電流が流れ込むので、出力信号電圧は入力信号電圧の変
化に対して充分広い正の範囲で追従できる。
力信号電圧の変化に追従しきれなくなると、差動増幅回
路14および15の差動入力端子に電位差が生じ、PMOSトラ
ンジスタ９およびNMOSトランジスタ10のゲート電圧が下
降し、PMOSトランジスタ９から負荷抵抗３へ充分大きな
電流が流れ込むので、出力信号電圧は入力信号電圧の変
化に対して充分広い正の範囲で追従できる。
また、入力信号電圧が下降すると、PMOSトランジスタ９
およびNMOSトランジスタ10のゲート電圧が上昇し、負荷
抵抗３からNMOSトランジスタ10へ充分大きな電流が流れ
込むので、出力信号電圧は入力信号電圧の変化に対して
充分広い負の範囲で追従できる。すなわち、本出力回路
の入出力伝達特性は第３図のに示すようになる。ま
た、差動増幅回路14および15のオフセットによりPMOSト
ランジスタ９およびNMOSトランジスタ10のゲート電圧が
変動し、PMOSトランジスタ９からNMOSトランジスタ10へ
流れる定常電流が変動するのをPMOSトランジスタ11、NM
OSトランジスタ12および13が補償し、定常電流を安定化
させる。
およびNMOSトランジスタ10のゲート電圧が上昇し、負荷
抵抗３からNMOSトランジスタ10へ充分大きな電流が流れ
込むので、出力信号電圧は入力信号電圧の変化に対して
充分広い負の範囲で追従できる。すなわち、本出力回路
の入出力伝達特性は第３図のに示すようになる。ま
た、差動増幅回路14および15のオフセットによりPMOSト
ランジスタ９およびNMOSトランジスタ10のゲート電圧が
変動し、PMOSトランジスタ９からNMOSトランジスタ10へ
流れる定常電流が変動するのをPMOSトランジスタ11、NM
OSトランジスタ12および13が補償し、定常電流を安定化
させる。
例えば、差動増幅回路14の出力電位、すなわちPMOSトラ
ンジスタ９のゲート電位が上昇するとPMOSトランジスタ
９を流れる電流は減少しようとするが、このとき、PMOS
トランジスタ11のゲート電位も上昇するので、これによ
り、NMOSトランジスタ12、13のゲート電位が下降する。
このため、NMOSトランジスタ13のドレイン電位、すなわ
ちNMOSトランジスタ10のゲート電位が上昇し、流れる電
流を増加させる方向に働き、PMOSトランジスタ９の電流
が減少しようとする動作をキャンセルし、定常電流を安
定化させる。
ンジスタ９のゲート電位が上昇するとPMOSトランジスタ
９を流れる電流は減少しようとするが、このとき、PMOS
トランジスタ11のゲート電位も上昇するので、これによ
り、NMOSトランジスタ12、13のゲート電位が下降する。
このため、NMOSトランジスタ13のドレイン電位、すなわ
ちNMOSトランジスタ10のゲート電位が上昇し、流れる電
流を増加させる方向に働き、PMOSトランジスタ９の電流
が減少しようとする動作をキャンセルし、定常電流を安
定化させる。
本発明は以上説明したように、出力のダイナミックレン
ジを充分広くとれる効果がある。
ジを充分広くとれる効果がある。
第１図は本発明実施例回路の構成を示す回路接続図。 第２図は従来例回路の構成を示す回路接続図。 第３図は直流入出力伝達特性を示す特性図。 １…ソースフォロワトランジスタ、２…電流源トランジ
スタ、３…負荷抵抗、４…入力信号端子、５…電流源バ
イアス端子、６…出力信号端子、７…正の電源端子、８
…負の電源端子、９、11…PMOSトランジスタ、10、12、
13…NMOSトランジスタ、14、15…差動増幅回路。
スタ、３…負荷抵抗、４…入力信号端子、５…電流源バ
イアス端子、６…出力信号端子、７…正の電源端子、８
…負の電源端子、９、11…PMOSトランジスタ、10、12、
13…NMOSトランジスタ、14、15…差動増幅回路。
Claims (1)
- 【請求項１】ソースが一方の電位の電源に接続された第
一の第一導電型MOSトランジスタ（９）と、 ドレインが前記第一の第一導電型MOSトランジスタのド
レインに接続され、ソースが他方の電位の電源に接続さ
れた第一の第二導電型MOSトランジスタ（10）と、 ソースが一方の電位の電源に接続されゲートが前記第一
の第一導電型MOSトランジスタのゲートに接続された第
二の第一導電型MOSトランジスタ（11）と、 ドレインおよびゲートが前記第二の第一導電型MOSトラ
ンジスタのドレインに接続され、ソースが他方の電位の
電源に接続された第二の第二導電型MOSトランジスタ（1
2）と、 ドレインが前記第一の第二導電型MOSトランジスタのゲ
ートに接続され、ゲートが前記第二の第二導電型MOSト
ランジスタのゲートに接続されソースが他方の電位の電
源に接続された第三の第二導電型MOSトランジスタ（1
3）と、 非反転入力端子に前記第一の第一導電型MOSトランジス
タのドレインが接続され、その出力が前記第一の第一導
電型MOSトランジスタのゲートに接続された第一の差動
増幅回路（14）と、 この第一差動増幅回路の非反転入力端子にその非反転入
力端子が接続され、その出力が前記第一の第二導電型MO
Sトランジスタのゲートに接続された第二の差動増幅回
路（15）と を備え、 入力信号が前記第一および第二の差動増幅回路の反転入
力端子に入力され、第一および第二の差動増幅回路の非
反転入力端子から出力が取り出される ことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28957285A JPH0693581B2 (ja) | 1985-12-23 | 1985-12-23 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28957285A JPH0693581B2 (ja) | 1985-12-23 | 1985-12-23 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147802A JPS62147802A (ja) | 1987-07-01 |
| JPH0693581B2 true JPH0693581B2 (ja) | 1994-11-16 |
Family
ID=17744965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28957285A Expired - Lifetime JPH0693581B2 (ja) | 1985-12-23 | 1985-12-23 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693581B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758872B2 (ja) * | 1986-03-31 | 1995-06-21 | 株式会社東芝 | 電力増幅回路 |
| DE4320061C1 (de) * | 1993-06-17 | 1994-11-10 | Siemens Ag | Verstärkerausgangsstufe |
-
1985
- 1985-12-23 JP JP28957285A patent/JPH0693581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62147802A (ja) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| US5568089A (en) | Fully differential amplifier including common mode feedback circuit | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
| JPH0618308B2 (ja) | 平衡型差動増幅器 | |
| EP0085697B1 (en) | A high speed cmos comparator circuit | |
| GB1596226A (en) | Circuits having precise transition points | |
| US5021730A (en) | Voltage to current converter with extended dynamic range | |
| CA1158727A (en) | Driver circuit having reduced cross-over distortion | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| US4383223A (en) | CMOS Operational amplifier employing push-pull output stage | |
| JP2705317B2 (ja) | 演算増幅器 | |
| JPH0235485B2 (ja) | ||
| CN114584082B (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JPH0693581B2 (ja) | 出力回路 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| JP4055123B2 (ja) | 演算増幅器 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 |