JPH0682819B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0682819B2 JPH0682819B2 JP62006252A JP625287A JPH0682819B2 JP H0682819 B2 JPH0682819 B2 JP H0682819B2 JP 62006252 A JP62006252 A JP 62006252A JP 625287 A JP625287 A JP 625287A JP H0682819 B2 JPH0682819 B2 JP H0682819B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- light
- photoelectric conversion
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/197—Bipolar transistor image sensors
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は開口部と遮光部とに分けられた複数個の光セン
サを有する光電変換装置に関する。
サを有する光電変換装置に関する。
［従来技術］ 第６図は、暗出力補償機能を有する従来の光電変換装置
の概略的構成図である。
の概略的構成図である。
同図において、センサ部１は光電変換を行う開口部のセ
ルS1〜Snと暗基準出力を得るための遮光部のセルＳ電流
とから構成されている。
ルS1〜Snと暗基準出力を得るための遮光部のセルＳ電流
とから構成されている。
各セルの信号は走査部２によって順次出力され、暗出力
補償部３に入力する。暗出力補償部３では、セルS1〜Sn
の各信号からセルSdの暗基準信号分を差し引いて出力す
る。
補償部３に入力する。暗出力補償部３では、セルS1〜Sn
の各信号からセルSdの暗基準信号分を差し引いて出力す
る。
遮光部のセンサセルSdの出力はセンサセルの暗電流に相
当するために、セルS1〜Snの各信号からセルSdの暗基準
信号分を差し引くことで、暗電流による雑音成分が除去
され、入射光に正確に対応した光電変換信号を得ること
ができる。
当するために、セルS1〜Snの各信号からセルSdの暗基準
信号分を差し引くことで、暗電流による雑音成分が除去
され、入射光に正確に対応した光電変換信号を得ること
ができる。
なお、暗出力補償部３としては、クランプ回路を用いて
もよいし、セルSdの暗基準信号を保持するサンプルホー
ルド回路と、その暗基準信号とセルS1〜Snの信号との差
をとる差分回路を用いることもできる。
もよいし、セルSdの暗基準信号を保持するサンプルホー
ルド回路と、その暗基準信号とセルS1〜Snの信号との差
をとる差分回路を用いることもできる。
第７図は、上記従来例におけるセンサ部１の概略的断面
図である。
図である。
同図において、n-層701にセンサセルSd、S1〜Snが素子
分離領域702を挟んでライン状に形成されている。
分離領域702を挟んでライン状に形成されている。
各セルは光励起によって発生したキャリアを蓄積するた
めのｐ領域703を有し、セルSd上には遮光膜704が形成さ
れ遮光部を構成している。
めのｐ領域703を有し、セルSd上には遮光膜704が形成さ
れ遮光部を構成している。
［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置では、開口部に
強い光が入射すると、開口部から遮光部へキャリアが漏
れ込み、暗基準出力に影響を与えるという問題点を有し
ていた。
強い光が入射すると、開口部から遮光部へキャリアが漏
れ込み、暗基準出力に影響を与えるという問題点を有し
ていた。
すなわち、第７図に示すように、強い光が入射して開口
部のセルS1のｐ領域703に過剰なキャリア（ここではホ
ール）が蓄積されると、過剰キャリア705がn-層701側へ
流出し、隣接する遮光部のセルSdのｐ領域703に流入す
る。このために、セルSdの暗基準出力が変化し、上述し
たように正確な暗出力補償ができなくなる。
部のセルS1のｐ領域703に過剰なキャリア（ここではホ
ール）が蓄積されると、過剰キャリア705がn-層701側へ
流出し、隣接する遮光部のセルSdのｐ領域703に流入す
る。このために、セルSdの暗基準出力が変化し、上述し
たように正確な暗出力補償ができなくなる。
［問題点を解決するための手段］ 本発明による光電変換装置は、 複数個の光センサから成り被写体像が入射可能な開口部
（S1〜Sn）と、 この開口部の近傍に設けられ、光学的に遮光された光セ
ンサから成る暗基準信号形成用の遮光部（Sd）と、 前記開口部と前記遮光部との間に配置され、前記開口部
から溢れた光信号の前記遮光部への流出を防止するため
に所定のバイアスが印加された光センサから成る除去手
段（Sf）と、 を有するものである。
（S1〜Sn）と、 この開口部の近傍に設けられ、光学的に遮光された光セ
ンサから成る暗基準信号形成用の遮光部（Sd）と、 前記開口部と前記遮光部との間に配置され、前記開口部
から溢れた光信号の前記遮光部への流出を防止するため
に所定のバイアスが印加された光センサから成る除去手
段（Sf）と、 を有するものである。
［作用］ 本発明は、このように所定のバイアスが印加された光セ
ンサから成る除去手段（Sf）を開口部（S1〜Sn）と遮光
部（Sd）との間に配置したことによって、開口部からの
光信号の漏れ込みを阻止され、遮光部のセンサから光に
影響されない出力を得ることができる。
ンサから成る除去手段（Sf）を開口部（S1〜Sn）と遮光
部（Sd）との間に配置したことによって、開口部からの
光信号の漏れ込みを阻止され、遮光部のセンサから光に
影響されない出力を得ることができる。
［実施例］ 以下、本発明の実施例を図面を参照しながら詳細に説明
する。
する。
第１図は、本発明による光電変換装置の一実施例の概略
的断面図、第２図は、そのＡ−Ａ線断面図である。
的断面図、第２図は、そのＡ−Ａ線断面図である。
第１図および第２図において、ｎ型基板101上にエピタ
キシャル成長によってn-層が形成され、n-層に素子分離
領域116によって相互に分離されたセルSd、S1、S2・・
・SnとセルSdおよびS1の間に位置する過剰キャリア除去
セルSfとがライン状に形成されている。各セルにおいて
n-層はコレクタ領域102となる。
キシャル成長によってn-層が形成され、n-層に素子分離
領域116によって相互に分離されたセルSd、S1、S2・・
・SnとセルSdおよびS1の間に位置する過剰キャリア除去
セルSfとがライン状に形成されている。各セルにおいて
n-層はコレクタ領域102となる。
さらに、各セル内にｐベース領域103、ｐベース領域103
内にn+エミッタ領域104が形成され、npn型バイポーラト
ランジスタが構成されている。
内にn+エミッタ領域104が形成され、npn型バイポーラト
ランジスタが構成されている。
また、ｐベース領域103にp+領域105が形成され、一定距
離をおいてn-層102にp+領域106が形成されている。更
に、酸化膜107を介してゲート電極108が形成され、リセ
ット用のｐチャネルMOSトランジスタ（以下、「リセッ
トTr」とする。）が構成されている。勿論、リセットTr
をｎチャネルMOSトランジスタとしてもよい。
離をおいてn-層102にp+領域106が形成されている。更
に、酸化膜107を介してゲート電極108が形成され、リセ
ット用のｐチャネルMOSトランジスタ（以下、「リセッ
トTr」とする。）が構成されている。勿論、リセットTr
をｎチャネルMOSトランジスタとしてもよい。
バイポーラトランジスタおよびリセットTr上には絶縁膜
109が形成され、p+領域106に接合した電極110とn+エミ
ッタ領域104に接合したエミッタ電極111とが各々形成さ
れている。更に、その上に絶縁膜112が形成され、開口
部を除く部分は遮光膜113に覆われている。セルSdおよ
びSf上には遮光膜113が形成されて遮光部を構成し、そ
の他のセルS1〜Snは開口部を構成している。
109が形成され、p+領域106に接合した電極110とn+エミ
ッタ領域104に接合したエミッタ電極111とが各々形成さ
れている。更に、その上に絶縁膜112が形成され、開口
部を除く部分は遮光膜113に覆われている。セルSdおよ
びSf上には遮光膜113が形成されて遮光部を構成し、そ
の他のセルS1〜Snは開口部を構成している。
また、基板101の裏面にはコレクタ電極114が形成されて
いる。
いる。
ここでは、セルS1〜Snによって入射光が電気信号に変換
され、セルSdによって暗出力補償用の暗基準信号が得ら
れる。そして、開口部と暗基準セルSdとの間に形成され
たセルSfによって、暗基準セルSdへの過剰キャリアの流
入が阻止される。
され、セルSdによって暗出力補償用の暗基準信号が得ら
れる。そして、開口部と暗基準セルSdとの間に形成され
たセルSfによって、暗基準セルSdへの過剰キャリアの流
入が阻止される。
本実施例における過剰キャリア除去セルSfのｐベース領
域103は、コレクタ電位Vcc以下の電位Vfxに固定されて
いる。このために、セルS1〜Snのｐベース領域103に蓄
積された過剰なホールがあふれて流出しても、セルSfの
ｐベース領域103に吸引されて暗基準セルSdまで到達し
ない。すなわち、開口部の光電変換セルに強い光が入射
してｐベース領域103から過剰なキャリアがコレクタ側
へ流出しても、暗基準セルSdからは常に正しい暗基準出
力を得ることができる。
域103は、コレクタ電位Vcc以下の電位Vfxに固定されて
いる。このために、セルS1〜Snのｐベース領域103に蓄
積された過剰なホールがあふれて流出しても、セルSfの
ｐベース領域103に吸引されて暗基準セルSdまで到達し
ない。すなわち、開口部の光電変換セルに強い光が入射
してｐベース領域103から過剰なキャリアがコレクタ側
へ流出しても、暗基準セルSdからは常に正しい暗基準出
力を得ることができる。
さらに本実施例では、過剰キャリア除去セルSfが、他の
セルと同一の構成を有しているために、何ら特別の製造
工程を必要とせず、また同一構成のセルが配列されてい
るために、ノイズに関しても有利である。
セルと同一の構成を有しているために、何ら特別の製造
工程を必要とせず、また同一構成のセルが配列されてい
るために、ノイズに関しても有利である。
なお本実施例では、npn型バイポーラトランジスタを用
いた光電変換セルの場合を説明したが、勿論、電界効果
トランジスタや静電誘導トランジスタを用いたものであ
っても、またその他の方式のものであっても、キャリア
を蓄積するための領域を有するトランジスタを用いたも
のであれば、本発明が容易に適用可能であることは明ら
かである。
いた光電変換セルの場合を説明したが、勿論、電界効果
トランジスタや静電誘導トランジスタを用いたものであ
っても、またその他の方式のものであっても、キャリア
を蓄積するための領域を有するトランジスタを用いたも
のであれば、本発明が容易に適用可能であることは明ら
かである。
次に、本実施例における光電変換セルの動作を説明す
る。
る。
第３図（Ａ）は、上記光電変換セルの基本動作を説明す
るための等価回路図、第３図（Ｂ）は、その動作を示す
電圧波形図である。
るための等価回路図、第３図（Ｂ）は、その動作を示す
電圧波形図である。
第３図（Ａ）において、上記光電変換セルは、npn型バ
イポーラトランジスタ１のｐベース領域103がリセットT
r5のドレインに接続された回路と等価である。
イポーラトランジスタ１のｐベース領域103がリセットT
r5のドレインに接続された回路と等価である。
リセットTr5のゲート電極108にはパルスφresが入力
し、そのソース電極110には一定電圧Vbg（たとえば2V）
が適時印加される。また、エミッタ電極111はｎチャネ
ルMOSトランジスタ８を介して端子115に接続され、その
ゲート電極にはパルスφvrsが入力し、端子115には電圧
Vbgより十分に低い電圧又は接地電圧が適時印加され
る。
し、そのソース電極110には一定電圧Vbg（たとえば2V）
が適時印加される。また、エミッタ電極111はｎチャネ
ルMOSトランジスタ８を介して端子115に接続され、その
ゲート電極にはパルスφvrsが入力し、端子115には電圧
Vbgより十分に低い電圧又は接地電圧が適時印加され
る。
まず、蓄積動作において、ｐベース領域103の電位Vbは
初期の正電位で浮遊状態に、エミッタ領域104はゼロ電
位の浮遊状態に、各々設定されている。なお、コレクタ
電極114には正電圧Vccが印加されている。また、リセッ
トTr5のゲート電極108は正電位になり、リセットTr5はO
FF状態となっている。
初期の正電位で浮遊状態に、エミッタ領域104はゼロ電
位の浮遊状態に、各々設定されている。なお、コレクタ
電極114には正電圧Vccが印加されている。また、リセッ
トTr5のゲート電極108は正電位になり、リセットTr5はO
FF状態となっている。
この状態で受光部に光が入射し、光量に対応したキャリ
ア（ここでは正孔）がｐベース領域103に蓄積される。
ア（ここでは正孔）がｐベース領域103に蓄積される。
その際、ｐベース領域103は初期の正電位に設定されて
いるために、光励起によってキャリアが蓄積されると、
その蓄積キャリアに応じた信号が同時に浮遊状態のエミ
ッタ側へ読出され、光電変換出力が得られる。すなわ
ち、本実施例では蓄積動作と同時に読出し動作が進行す
る。
いるために、光励起によってキャリアが蓄積されると、
その蓄積キャリアに応じた信号が同時に浮遊状態のエミ
ッタ側へ読出され、光電変換出力が得られる。すなわ
ち、本実施例では蓄積動作と同時に読出し動作が進行す
る。
次に、ｐベース領域103に蓄積されたキャリアを消滅さ
せる動作について説明する。
せる動作について説明する。
第３図（Ｂ）に示すように、まず、リセットTr5のゲー
ト電極108に負電圧のパルスφresが印加されることで、
リセットTr5はON状態となる（期間T1）。これによっ
て、ｐベース領域103の電位Vbは、それまでの蓄積電圧
に関係なく、すなわち入射光の照度に関係なく、一定電
圧Vbgとなる。
ト電極108に負電圧のパルスφresが印加されることで、
リセットTr5はON状態となる（期間T1）。これによっ
て、ｐベース領域103の電位Vbは、それまでの蓄積電圧
に関係なく、すなわち入射光の照度に関係なく、一定電
圧Vbgとなる。
一定電圧Vbgは、キャリア消滅動作終了後のベース残留
電位Vkよりも十分の高くなるように設定されている。た
とえば、Vbg＝2Vである。
電位Vkよりも十分の高くなるように設定されている。た
とえば、Vbg＝2Vである。
次に、正電圧のパルスφvrsによってトランジスタ８をO
N状態とし、端子115の接地電圧又はVbgより十分低い電
圧をトランジスタ８を介してエミッタ電極111に印加す
る（期間T2′）。勿論、正電圧のφvrsをパルスφresの
立上がりから継続して印加してもよい（期間T2）。
N状態とし、端子115の接地電圧又はVbgより十分低い電
圧をトランジスタ８を介してエミッタ電極111に印加す
る（期間T2′）。勿論、正電圧のφvrsをパルスφresの
立上がりから継続して印加してもよい（期間T2）。
これによって、ｐベース領域103に蓄積されたホール
は、n+エミッタ領域104からｐベース領域103に注入され
る電子と再結合し消滅する。すでに述べたように、期間
T1においてｐベース領域103の電位Vbは、蓄積電位に関
係なく、前記残留電位Vkより十分高い電位Vbgに設定さ
れているために、期間T2又はT2′が経過した時点で、ｐ
ベース領域103の電位Vbは、照度の高低に関係なく一定
電位Vkとなる。
は、n+エミッタ領域104からｐベース領域103に注入され
る電子と再結合し消滅する。すでに述べたように、期間
T1においてｐベース領域103の電位Vbは、蓄積電位に関
係なく、前記残留電位Vkより十分高い電位Vbgに設定さ
れているために、期間T2又はT2′が経過した時点で、ｐ
ベース領域103の電位Vbは、照度の高低に関係なく一定
電位Vkとなる。
また、期間T2又はT2′が経過した時点で、パルスφvrs
は立下がり、トランジスタ８がOFF状態となって、エミ
ッタ電極111は浮遊状態となる。そして、上述した蓄積
動作および読出し動作へ移行する。
は立下がり、トランジスタ８がOFF状態となって、エミ
ッタ電極111は浮遊状態となる。そして、上述した蓄積
動作および読出し動作へ移行する。
このようにｐベース領域103の電位を一定電位とする期
間T1を設けることによって、期間T2又はT2′での消滅動
作を終了した時点で、ｐベース領域103の電位Vbを一定
にすることができ、低照度状態での光電変換特性の非直
線性および残像現象を完全に防止することができる。ま
た、ｐベース領域103の電位制御をキャパシタによって
行わないために、キャパシタに起因する出力の低下、バ
ラツキの発生がない。
間T1を設けることによって、期間T2又はT2′での消滅動
作を終了した時点で、ｐベース領域103の電位Vbを一定
にすることができ、低照度状態での光電変換特性の非直
線性および残像現象を完全に防止することができる。ま
た、ｐベース領域103の電位制御をキャパシタによって
行わないために、キャパシタに起因する出力の低下、バ
ラツキの発生がない。
第４図は、上記光電変換セルを用いた本実施例の概略的
回路図である。
回路図である。
本実施例におけるセルSd、Sf、S1〜Snは、第１図に示す
ようにライン状に配列されている。
ようにライン状に配列されている。
第４図において、各セルのリセットTr5のゲート電極108
は端子70に共通接続されたパルスφresが入力する。ま
たソース電極110は端子72に共通接続された電圧Vbgが印
加される。
は端子70に共通接続されたパルスφresが入力する。ま
たソース電極110は端子72に共通接続された電圧Vbgが印
加される。
ただし、過剰キャリア除去セルSfのｐベース領域103の
電位はVfxに固定されている。これは、リセットTr5を常
にON状態にしておき、そのソース電極110に電圧Vfxを印
加してもよいし、ｐベース領域103に直接電極を設けて
電圧Vfxを印加してもよい。
電位はVfxに固定されている。これは、リセットTr5を常
にON状態にしておき、そのソース電極110に電圧Vfxを印
加してもよいし、ｐベース領域103に直接電極を設けて
電圧Vfxを印加してもよい。
また、各セルのエミッタ電極111はトランジスタ８を介
して接地されている。トランジスタ８のゲート電極は端
子71に共通接続され、端子71にはパルスφvrsが入力す
る。
して接地されている。トランジスタ８のゲート電極は端
子71に共通接続され、端子71にはパルスφvrsが入力す
る。
さらに、各セルのエミッタ電極111はトランジスタ11を
介して蓄積用キャパシタCtに各々接続され、各キャパシ
タCtは各々トランジスタ12を介して出力ライン20に共通
接続されている。
介して蓄積用キャパシタCtに各々接続され、各キャパシ
タCtは各々トランジスタ12を介して出力ライン20に共通
接続されている。
トランジスタ11のゲート電極は端子73に共通接続され、
端子73にはパルスφｔが入力する。
端子73にはパルスφｔが入力する。
トランジスタ12のゲート電極はシフトレジスタ13の出力
端子に接続され、シフトレジスタ13によってトランジス
タ12は順次ONされる。またシフトレジスタ13は、端子79
から入力するシフトパルスφshによって動作し、ハイレ
ベルの位置が順次シフトしていくように構成されてい
る。
端子に接続され、シフトレジスタ13によってトランジス
タ12は順次ONされる。またシフトレジスタ13は、端子79
から入力するシフトパルスφshによって動作し、ハイレ
ベルの位置が順次シフトしていくように構成されてい
る。
出力ライン20は出力アンプ15を通して出力端子76に接続
されている。また、出力アンプ15の入力はトランジスタ
14を介して端子74に接続され、端子74には一定電圧Vbh
が印加されている。また、トランジスタ14のゲート電極
75にはパルスφhrsが入力する。
されている。また、出力アンプ15の入力はトランジスタ
14を介して端子74に接続され、端子74には一定電圧Vbh
が印加されている。また、トランジスタ14のゲート電極
75にはパルスφhrsが入力する。
なお、上記各パルスφおよび定電圧Vbg、VfxおよびVbh
はドライバ77から供給され、ドライバ77は発振器78から
のクロック信号に応じたタイミングで各パルスを出力す
る。
はドライバ77から供給され、ドライバ77は発振器78から
のクロック信号に応じたタイミングで各パルスを出力す
る。
以下、第５図を参照しながら、本実施例の動作を説明す
る。
る。
第５図は、上記ドライバ77から出力される各パルスのタ
イミング例を示すタイミングチャートである。
イミング例を示すタイミングチャートである。
なお、第５図におけるφｔ（Ａ）、φｔ（Ｂ）は夫々異
なる読出し方法のタイミングを示すものである。
なる読出し方法のタイミングを示すものである。
先ず、φｔ（Ａ）の場合を説明する。
時刻t1でφｔおよびφvrsをハイレベルとした後で、時
刻t2にφresをローレベルとすることによって、全ての
リセットTr5（この場合ｐチャネルMOSトランジスタであ
る。）をONにして各セルのｐベース領域103の電位を一
定電位Vbgとする。
刻t2にφresをローレベルとすることによって、全ての
リセットTr5（この場合ｐチャネルMOSトランジスタであ
る。）をONにして各セルのｐベース領域103の電位を一
定電位Vbgとする。
また、φｔがハイレベルであるから、トランジスタ11は
ONであり、キャパシタCt内の電荷はトランジスタ11およ
び８を通して除去される。
ONであり、キャパシタCt内の電荷はトランジスタ11およ
び８を通して除去される。
次に、時刻t3でφresが立上がると、φvrsが未だハイレ
ベルであるから、既に述べたようにベースに蓄積された
キャリアが徐々に再結合して消滅していく。そして時刻
t2以前にベースに残留していたキャリアの多少に関係な
く、時刻t4でベースに残留するキャリアは、セルSfを除
いて、どのセルについても常に等しくなる。
ベルであるから、既に述べたようにベースに蓄積された
キャリアが徐々に再結合して消滅していく。そして時刻
t2以前にベースに残留していたキャリアの多少に関係な
く、時刻t4でベースに残留するキャリアは、セルSfを除
いて、どのセルについても常に等しくなる。
時刻t4でφvrsが立下がると、各セルのエミッタ電極111
はトランジスタ11を介してキャパシタCtに接続された状
態となる。そして時刻t6でφｔが立下がるまで、既に述
べたように蓄積および読出し動作を行う。すなわち、セ
ルS1〜Snにおいて光励起されたキャリアがベースに蓄積
されるに従って、その量に応じたキャリアがキャパシタ
Ctに各々蓄積されていく。その際、強い光によって過剰
キャリアがベースからコレクタ側へ流出しても、過剰キ
ャリア除去セルSfのｐベース領域に吸引され、暗基準セ
ルSdには到達しない。
はトランジスタ11を介してキャパシタCtに接続された状
態となる。そして時刻t6でφｔが立下がるまで、既に述
べたように蓄積および読出し動作を行う。すなわち、セ
ルS1〜Snにおいて光励起されたキャリアがベースに蓄積
されるに従って、その量に応じたキャリアがキャパシタ
Ctに各々蓄積されていく。その際、強い光によって過剰
キャリアがベースからコレクタ側へ流出しても、過剰キ
ャリア除去セルSfのｐベース領域に吸引され、暗基準セ
ルSdには到達しない。
こうして時刻t6でφｔが立下がると、トランジスタ11が
OFFとなり、各セルS1〜Snで光電変換された信号および
暗基準セルSdの暗基準信号が各々キャパシタCtに蓄積さ
れ記憶されたことになる。なお、過剰キャリア除去セル
Sfからの出力も当該キャパシタCtに蓄積されるが、本実
施例ではこの出力を後段で無視する。
OFFとなり、各セルS1〜Snで光電変換された信号および
暗基準セルSdの暗基準信号が各々キャパシタCtに蓄積さ
れ記憶されたことになる。なお、過剰キャリア除去セル
Sfからの出力も当該キャパシタCtに蓄積されるが、本実
施例ではこの出力を後段で無視する。
次に、キャパシタCtに各々蓄積された情報を順次取り出
し、シリアルに出力する動作を行う。
し、シリアルに出力する動作を行う。
まず、時刻t7でφhrsを１パルス与えることでトランジ
スタ14をONにして出力ライン20の浮遊容量に残留してい
た電荷を除去する。
スタ14をONにして出力ライン20の浮遊容量に残留してい
た電荷を除去する。
続いて、時刻t8でφshを１パルス与えることによりシフ
トレジスタ13による各トランジスタ12の走査を開始す
る。
トレジスタ13による各トランジスタ12の走査を開始す
る。
１つのトランジスタ12がONすると該当するキャパシタCt
に蓄積された電荷は出力ライン20に取り出されアンプ15
を介して出力端子76から外部へ出力される。そして、そ
の直後にφhrsによりトランジスタ14がONとなり出力ラ
イン20がクリアされる。
に蓄積された電荷は出力ライン20に取り出されアンプ15
を介して出力端子76から外部へ出力される。そして、そ
の直後にφhrsによりトランジスタ14がONとなり出力ラ
イン20がクリアされる。
以上の信号取り出し動作がシフトパルスφshのタイミン
グでセルSd〜Snまで順次行われ、時刻t4〜t6の間に光電
変換された信号および暗基準信号を順次出力することが
できる。
グでセルSd〜Snまで順次行われ、時刻t4〜t6の間に光電
変換された信号および暗基準信号を順次出力することが
できる。
こうしてキャパシタCtに蓄積された信号を全て取り出す
と、再びt1〜t4のキャリア消滅動作、t4〜t6の蓄積およ
び読出し動作、t7以降の信号取り出し動作をこの順番に
繰り返す。
と、再びt1〜t4のキャリア消滅動作、t4〜t6の蓄積およ
び読出し動作、t7以降の信号取り出し動作をこの順番に
繰り返す。
なお、φｔ（Ｂ）の場合の読出し動作はφｔ（Ａ）の場
合を更に改良したものである。
合を更に改良したものである。
すなわち、時刻t4〜t5にかけてφｔをローレベルにして
おく。これにより各セルのベースで光励起により発生し
たキャリアはキャパシタCtに蓄積されず、各セルに蓄積
される。そして、時刻t5〜t6のφｔにより各セルに蓄積
された信号がキャパシタCtに各々転送される。この方法
であると、φｔ（Ａ）の場合よりも、出力が20〜30％向
上し、感度のバラツキも大幅に軽減することが実験的に
確かめられた。
おく。これにより各セルのベースで光励起により発生し
たキャリアはキャパシタCtに蓄積されず、各セルに蓄積
される。そして、時刻t5〜t6のφｔにより各セルに蓄積
された信号がキャパシタCtに各々転送される。この方法
であると、φｔ（Ａ）の場合よりも、出力が20〜30％向
上し、感度のバラツキも大幅に軽減することが実験的に
確かめられた。
また、φvrsは時刻t1〜t3の間ハイレベルとしている
が、ローレベルであってもよく、その方が時刻t1〜t3に
かけてセルのベース・エミッタ間に流れる電流を遮断で
き、電源のロスを防ぐ効果を有する。
が、ローレベルであってもよく、その方が時刻t1〜t3に
かけてセルのベース・エミッタ間に流れる電流を遮断で
き、電源のロスを防ぐ効果を有する。
こうしてセルSd、Sf、S1〜Snの各信号はアンプ15の端子
76から出力信号Voutとしてシリアルに外部へ出力され
る。そして、第６図において説明した暗出力補償部３に
よって、暗電流による雑音成分が除去される。ただし、
暗出力補償部３において、セルSfの出力は無視される。
76から出力信号Voutとしてシリアルに外部へ出力され
る。そして、第６図において説明した暗出力補償部３に
よって、暗電流による雑音成分が除去される。ただし、
暗出力補償部３において、セルSfの出力は無視される。
なお、上記実施例ではラインセンサの場合を説明した
が、勿論エリアセンサであっても同様であり、上記ライ
ンセンサ部を複数配列した構成にすればよい。
が、勿論エリアセンサであっても同様であり、上記ライ
ンセンサ部を複数配列した構成にすればよい。
［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、所定のバイアスが印加された光センサから成る除去
手段（Sf）を開口部（S1〜Sn）と遮光部（Sd）との間に
配置したことによって、開口部からの光信号の漏れ込み
が阻止され、遮光部のセンサから光に影響されない出力
を得ることができる。
は、所定のバイアスが印加された光センサから成る除去
手段（Sf）を開口部（S1〜Sn）と遮光部（Sd）との間に
配置したことによって、開口部からの光信号の漏れ込み
が阻止され、遮光部のセンサから光に影響されない出力
を得ることができる。
このため、たとえば遮光部のセンサから正確の暗基準信
号を得ることができ、光電変換出力やピーク検出出力等
の正確な暗出力補償を行うことができる。
号を得ることができ、光電変換出力やピーク検出出力等
の正確な暗出力補償を行うことができる。
第１図は、本発明による光電変換装置の一実施例の概略
的断面図、 第２図は、第１図に示す本実施例のＡ−Ａ線断面図、 第３図（Ａ）は、上記光電変換セルの基本動作を説明す
るための等価回路図、第３図（Ｂ）は、その動作を示す
電圧波形図、 第４図は、上記光電変換セルを用いた本実施例の概略的
回路図、 第５図は、上記ドライバ77から出力される各パルスのタ
イミング例を示すタイミングチャート、 第６図は、暗出力補償機能を有する従来の光電変換装置
の概略的構成図、 第７図は、上記従来例におけるセンサ部１の概略的断面
図である。 101……ｎ基板 102……コレクタ領域 103……ｐベース領域 104……n+エミッタ領域 111……エミッタ電極 113……遮光膜 116……素子分離領域 S1〜Sn……開口部のセンサセル Sf……キャリア除去用セル Sd……暗基準セル
的断面図、 第２図は、第１図に示す本実施例のＡ−Ａ線断面図、 第３図（Ａ）は、上記光電変換セルの基本動作を説明す
るための等価回路図、第３図（Ｂ）は、その動作を示す
電圧波形図、 第４図は、上記光電変換セルを用いた本実施例の概略的
回路図、 第５図は、上記ドライバ77から出力される各パルスのタ
イミング例を示すタイミングチャート、 第６図は、暗出力補償機能を有する従来の光電変換装置
の概略的構成図、 第７図は、上記従来例におけるセンサ部１の概略的断面
図である。 101……ｎ基板 102……コレクタ領域 103……ｐベース領域 104……n+エミッタ領域 111……エミッタ電極 113……遮光膜 116……素子分離領域 S1〜Sn……開口部のセンサセル Sf……キャリア除去用セル Sd……暗基準セル
Claims (1)
- 【請求項１】複数個の光センサから成り被写体像が入射
可能な開口部（S1〜Sn）と、 この開口部の近傍に設けられ、光学的に遮光された光セ
ンサから成る暗基準信号形成用の遮光部（Sd）と、 前記開口部と前記遮光部との間に配置され、前記開口部
から溢れた光信号の前記遮光部への流出を防止するため
に所定のバイアスが印加された光センサから成る除去手
段（Sf）と、 を有する光電変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006252A JPH0682819B2 (ja) | 1987-01-16 | 1987-01-16 | 光電変換装置 |
| US07/143,186 US4879470A (en) | 1987-01-16 | 1988-01-13 | Photoelectric converting apparatus having carrier eliminating means |
| EP88300346A EP0275217B1 (en) | 1987-01-16 | 1988-01-15 | Photoelectric converting apparatus |
| DE3856221T DE3856221T2 (de) | 1987-01-16 | 1988-01-15 | Photovoltaischer Wandler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006252A JPH0682819B2 (ja) | 1987-01-16 | 1987-01-16 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175466A JPS63175466A (ja) | 1988-07-19 |
| JPH0682819B2 true JPH0682819B2 (ja) | 1994-10-19 |
Family
ID=11633292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006252A Expired - Lifetime JPH0682819B2 (ja) | 1987-01-16 | 1987-01-16 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682819B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6453008B1 (en) * | 1999-07-29 | 2002-09-17 | Kabushiki Kaisha Toshiba | Radiation detector noise reduction method and radiation detector |
| US8523427B2 (en) * | 2008-02-27 | 2013-09-03 | Analog Devices, Inc. | Sensor device with improved sensitivity to temperature variation in a semiconductor substrate |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610010B2 (ja) * | 1984-02-29 | 1997-05-14 | ソニー株式会社 | 縦形オーバーフローイメージセンサー |
-
1987
- 1987-01-16 JP JP62006252A patent/JPH0682819B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63175466A (ja) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879470A (en) | Photoelectric converting apparatus having carrier eliminating means | |
| US4274113A (en) | Solid-state imaging device | |
| EP0260858B1 (en) | Photoelectric conversion apparatus | |
| CA1333091C (en) | Photoelectric transducer apparatus | |
| US4209806A (en) | Solid-state imaging device | |
| US4233632A (en) | Solid state image pickup device with suppressed so-called blooming phenomenon | |
| JPH03208460A (ja) | イメージセンサ | |
| JPH0245395B2 (ja) | ||
| EP0274236B1 (en) | Photoelectric converting apparatus | |
| EP0577391B1 (en) | Solid state image pickup apparatus | |
| JP2002369085A (ja) | 光検出器 | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| JPH0453149B2 (ja) | ||
| JPH0682819B2 (ja) | 光電変換装置 | |
| EP0222434B1 (en) | Control method for an integrated circuit formed with a common switching electrode for at least two oppositely switchable transistors, and device suitable therefor | |
| JPH0471341B2 (ja) | ||
| JPH02183678A (ja) | 電荷検出回路の駆動方法 | |
| JP2501208B2 (ja) | 光電変換装置 | |
| JPS5976463A (ja) | 固体イメ−ジセンサ | |
| JPH06205304A (ja) | 画像読み取り装置 | |
| JPH06153096A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2533876B2 (ja) | 光電変換装置 | |
| JPH08116491A (ja) | 光電変換装置 | |
| JPS63175468A (ja) | 光電変換装置 | |
| JPS61224452A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |