JPH0682780B2 - 複合電子部品 - Google Patents
複合電子部品Info
- Publication number
- JPH0682780B2 JPH0682780B2 JP63255304A JP25530488A JPH0682780B2 JP H0682780 B2 JPH0682780 B2 JP H0682780B2 JP 63255304 A JP63255304 A JP 63255304A JP 25530488 A JP25530488 A JP 25530488A JP H0682780 B2 JPH0682780 B2 JP H0682780B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- conductor
- coating
- composite electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 title claims description 23
- 239000004020 conductor Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 64
- 238000000576 coating method Methods 0.000 claims description 48
- 239000011248 coating agent Substances 0.000 claims description 43
- 238000007639 printing Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
Description
本願発明は、たとえばハイブリッドIC等の複合電子部品
に関し、詳しくは、ワン・チップ・マイクロコンピュー
タあるいはゲート・アレイ等のディジタル信号処理ICが
搭載され、このようなICに入出力フィルタを一体付設す
るように構成した複合電子部品に関する。
に関し、詳しくは、ワン・チップ・マイクロコンピュー
タあるいはゲート・アレイ等のディジタル信号処理ICが
搭載され、このようなICに入出力フィルタを一体付設す
るように構成した複合電子部品に関する。
ワン・チップ・マイクロコンピュータあるいはゲート・
アレイ等のディジタル信号処理ICを基板に実装する場
合、ディジタル信号波形の立ち上がり、および立ち下が
り部に包含される高周波成分を軽減するために、第６図
に示すように、抵抗ＲおよびコンデンサＣからなるいわ
ゆるＣ・Ｒフィルタが入出力部に介装される。 従来、基板おけるIC装着部の周囲に、上記抵抗Ｒおよび
コンデンサＣを装着するためのパターンをあらかじめ設
けておき、ここにできるだけ小形化された抵抗Ｒおよび
コンデンサＣをハンダ付けするのが通常であった。
アレイ等のディジタル信号処理ICを基板に実装する場
合、ディジタル信号波形の立ち上がり、および立ち下が
り部に包含される高周波成分を軽減するために、第６図
に示すように、抵抗ＲおよびコンデンサＣからなるいわ
ゆるＣ・Ｒフィルタが入出力部に介装される。 従来、基板おけるIC装着部の周囲に、上記抵抗Ｒおよび
コンデンサＣを装着するためのパターンをあらかじめ設
けておき、ここにできるだけ小形化された抵抗Ｒおよび
コンデンサＣをハンダ付けするのが通常であった。
上記抵抗ＲやコンデンサＣは、最近、チップ化により、
たとえば数μｍ角以下に小型化されたものが開発されて
いる。しかしながら、上記ディジタル信号処理ICにはた
とえば80ピンもの多数ピンのものが介在し、しかもこれ
にともなってピン間ピッチが1mm以下と非常に狭くなっ
てきている。 したがって、このような多数のピンをもつディジタル信
号処理ICの実装部の周囲に上記のようにチップ化された
抵抗ＲやコンデンサＣでフィルタを構成するにしても、
相当複雑な回路パターンの引き回し、およびスペースが
必要になり、ぎりぎりまで寸法制限される基板の有効ス
ペースがそれだけ減じられるとともに、抵抗およびコン
デンサの装着工数コストが高騰するという問題がある。 本願発明は、このような事情のもとで考え出されたもの
であって、ディジタル信号処理IC等が搭載される基板上
に、上記抵抗およびコンデンサからなる入出力フィルタ
があらかじめ組み込まれた複合電子部品を提供し、上記
の従来の問題を一挙に解消しようとするものである。
たとえば数μｍ角以下に小型化されたものが開発されて
いる。しかしながら、上記ディジタル信号処理ICにはた
とえば80ピンもの多数ピンのものが介在し、しかもこれ
にともなってピン間ピッチが1mm以下と非常に狭くなっ
てきている。 したがって、このような多数のピンをもつディジタル信
号処理ICの実装部の周囲に上記のようにチップ化された
抵抗ＲやコンデンサＣでフィルタを構成するにしても、
相当複雑な回路パターンの引き回し、およびスペースが
必要になり、ぎりぎりまで寸法制限される基板の有効ス
ペースがそれだけ減じられるとともに、抵抗およびコン
デンサの装着工数コストが高騰するという問題がある。 本願発明は、このような事情のもとで考え出されたもの
であって、ディジタル信号処理IC等が搭載される基板上
に、上記抵抗およびコンデンサからなる入出力フィルタ
があらかじめ組み込まれた複合電子部品を提供し、上記
の従来の問題を一挙に解消しようとするものである。
上記の課題を解決するため、本願発明では、次の技術的
手段を高じている。 すなわち、本願発明は、基板の表面に形成した複数個の
取付けパッドを備えた複合電子部品であって、 上記基板の表面に、選択された各取付けパッドに近接し
て対応する第一導体被膜を設け、これら取付けパッドと
第一導体被膜との間に、抵抗体被膜を印刷することによ
りそれぞれ抵抗を形成する一方、 上記基板の裏面に、各第一導体被膜に対してスルーホー
ルを介して電気的に導通された第二導体被膜を設けると
ともに、この第二導体被膜に重ねるようにして、第一誘
電体被膜、グランドパターン被膜、第二誘電体被膜を順
次印刷により形成し、さらにこれに重ねて、第三導体被
膜を、上記第二導体被膜に導通するが上記グランドパタ
ーン被膜には導通しないように印刷形成することによ
り、基板の裏面側に、上記第二導体被膜ないし第三導体
被膜と、これらの間に入り込むグランドパターン被膜間
に、上記第一誘電体被膜と第二誘電体被膜が介在して構
成されるコンデンサを一体形成したことを特徴とする。
手段を高じている。 すなわち、本願発明は、基板の表面に形成した複数個の
取付けパッドを備えた複合電子部品であって、 上記基板の表面に、選択された各取付けパッドに近接し
て対応する第一導体被膜を設け、これら取付けパッドと
第一導体被膜との間に、抵抗体被膜を印刷することによ
りそれぞれ抵抗を形成する一方、 上記基板の裏面に、各第一導体被膜に対してスルーホー
ルを介して電気的に導通された第二導体被膜を設けると
ともに、この第二導体被膜に重ねるようにして、第一誘
電体被膜、グランドパターン被膜、第二誘電体被膜を順
次印刷により形成し、さらにこれに重ねて、第三導体被
膜を、上記第二導体被膜に導通するが上記グランドパタ
ーン被膜には導通しないように印刷形成することによ
り、基板の裏面側に、上記第二導体被膜ないし第三導体
被膜と、これらの間に入り込むグランドパターン被膜間
に、上記第一誘電体被膜と第二誘電体被膜が介在して構
成されるコンデンサを一体形成したことを特徴とする。
本願発明の複合電子部品においては、ディジタル信号処
理IC等の部品を搭載するべき基板それ自体に、上記搭載
される電子部品の入出力端子に連絡するＣ・Ｒフィルタ
を構成する抵抗ＲおよびコンデンサＣを、厚膜印刷法に
よって一体的に作り込んだものである。したがって、印
刷精度の許す限りにおいて、上記抵抗Ｒおよびコンデン
サＣを小さく形成することができるので、基板上に搭載
される電子部品のピン間ピッチがたとえ1mm以下であっ
たとしても、これら各ピン毎に独立したＣ・Ｒフィルタ
を、充分余裕をもって基板上に形成することが可能とな
る。 しかも、基板表面側に抵抗を、基板裏面側にコンデンサ
をそれぞれ形成し、そして、上記抵抗とコンデンサとの
間を基板する貫通するスルーホールによって連絡してい
るので、上記抵抗を、基板における取付けパッドの内側
に設けた第一導体被膜との間に形成することができる。
このことは基板を最小限の大きさとすることができるこ
とを意味し、さらにこのことは本願発明の複合電子部品
の大きさを、基板に搭載されるディジタル信号処理IC等
の平面的な大きさとほぼ同等とすることができることに
つながる。 さらに基板の裏面に形成されるコンデンサは、第三導体
層の下層に作り込まれることになるので、この第三導体
被膜を複合電子部品としての入出力パッドとして利用す
ることができ、マザー基板に対する本願発明の複合電子
部品の面実装が容易となる。 このように本願発明の複合電子部品によれば、それのみ
でノイズや誤動作の原因となる高周波ラジエーション対
策が完結し、マザー基板の有効スペースが飛躍的に拡張
されるとともに、マザー基板に対する回路組立て作業工
程も著しく簡略される効果がある。
理IC等の部品を搭載するべき基板それ自体に、上記搭載
される電子部品の入出力端子に連絡するＣ・Ｒフィルタ
を構成する抵抗ＲおよびコンデンサＣを、厚膜印刷法に
よって一体的に作り込んだものである。したがって、印
刷精度の許す限りにおいて、上記抵抗Ｒおよびコンデン
サＣを小さく形成することができるので、基板上に搭載
される電子部品のピン間ピッチがたとえ1mm以下であっ
たとしても、これら各ピン毎に独立したＣ・Ｒフィルタ
を、充分余裕をもって基板上に形成することが可能とな
る。 しかも、基板表面側に抵抗を、基板裏面側にコンデンサ
をそれぞれ形成し、そして、上記抵抗とコンデンサとの
間を基板する貫通するスルーホールによって連絡してい
るので、上記抵抗を、基板における取付けパッドの内側
に設けた第一導体被膜との間に形成することができる。
このことは基板を最小限の大きさとすることができるこ
とを意味し、さらにこのことは本願発明の複合電子部品
の大きさを、基板に搭載されるディジタル信号処理IC等
の平面的な大きさとほぼ同等とすることができることに
つながる。 さらに基板の裏面に形成されるコンデンサは、第三導体
層の下層に作り込まれることになるので、この第三導体
被膜を複合電子部品としての入出力パッドとして利用す
ることができ、マザー基板に対する本願発明の複合電子
部品の面実装が容易となる。 このように本願発明の複合電子部品によれば、それのみ
でノイズや誤動作の原因となる高周波ラジエーション対
策が完結し、マザー基板の有効スペースが飛躍的に拡張
されるとともに、マザー基板に対する回路組立て作業工
程も著しく簡略される効果がある。
以下、本願発明の好ましい実施例を図面を参照しつつ具
体的に説明する。 第１図は本願発明の複合電子部品の要部を示す拡大断面
図、第２図はその基板の平面の一部の拡大図、第３図は
基板の裏面の一部の拡大図である。 本実施例の複合電子部品は、Ｃ・Ｒフィルタを構成する
べき抵抗ＲおよびコンデンサＣが一体的に作り込まれた
基板１上に、マイクロコンピュータあるいはゲート・ア
レイ等のディジタル信号処理IC2が搭載された形態をも
っている。また、本実施例では、上記基板１に搭載され
るIC2のパッケージ形態として、いわゆるクワッドフラ
ット・パッケージが前提となっている。 上記基板１は、たとえばアルミナ焼結体などのセラミッ
ク製のものが使用され、その表面の周辺部には、第２図
に表れているように、上記IC2のリードピンと対応した
位置にIC取付けパッド３がそれぞれ独立して配置されて
いる。また、各取付けパッド３のうち、選択されたもの
の内側には、各取付けパッド３に近接するように対応し
て、第一導体被膜４が形成されている。 これらIC取付けパッド３および第一導体被膜４は、たと
えば銀・パラジウムを主成分とする導体ペーストをスク
リーン印刷法によって基板１上に付着させ、かつ、加熱
・焼成するという公知の手法により形成される。 なお、本明細書において導体被膜、グランドパターン被
膜、あるいは後述の誘電体被膜等を印刷形成する、と
は、上記のように、印刷ペーストを使用してこれをスク
リーン印刷法によって基板上の所定の部位に膜状に付着
させ、そして加熱・焼成することをいう。 また、第２図に表れているように、本実施例において
は、基板１上の上記第一導体被膜４のさらに内側に、グ
ランドを形成する導体被膜５が同様に印刷により形成さ
れている。 上記の取付けパッド３と第一導体被膜４のそれぞれの間
には、これらの間を掛け渡すようにして抵抗体被膜６を
印刷することにより、抵抗Ｒが形成される。この抵抗体
被膜６の形成には、たとえば酸化ルテニウムおよびガラ
スフリットを樹脂および溶剤に混合してなる抵抗体ペー
ストが使用される。 一方、基板１の裏面には、ほぼ、表面側の第一導体被膜
４の位置と表裏に対応するようにして、第二導体被膜７
が印刷により形成され、かつ、この第二導体被膜７は、
スルーホール８によって第一導体被膜４に対して電気的
に連絡させられる。 上記第二導体被膜７の形成手法は第一導体被膜４の形成
手法と同様である。また、スルーホール８は、基板１の
所定位置、すなわち、第一導体被膜４と第二導体被膜７
の双方にオーバラップする部位にあらかじめ貫通孔を開
けておき、第一導体被膜用の導体ペーストを基板上に付
着させ、焼成する前に貫通孔の裏側から真空圧を作用さ
せ、流動状態にある導体ペーストを貫通孔の内部に引き
込み、また基板の裏側に付着させた第二導体被膜用の導
体ペーストの焼成前に貫通孔の表側から真空圧を作用さ
せ流動状態にある導体ペーストを貫通孔の内部に引き込
んで、上記のようにして貫通孔の内部に引き込まれた第
一導体層側の導体層と連絡させるという手法により形成
することができる。 次に、上記の第二導体被膜７に重ねるようにして、第一
誘電体被膜9a、グランドパターン被膜10、第二誘電体被
膜9bを順次印刷法により形成する。そして、さらに、上
記第二誘電体被膜9bに重なるようにして、端部が基板四
周において第二導体被膜７と導通する第三導体被膜11を
印刷により形成する。なおこのとき、第三導体被膜11
は、上記のように第二導体被膜７と導通するが、グラン
ドパターン被膜10とは導通しないようにせねばならな
い。 これにより、基板の裏面側に、上記第二導体被膜７ない
し第三導体被膜11と、これらの間に入り込むグランドパ
ターン被膜10間に、上記第一誘電体被膜9aと第二誘電体
被膜9bが介在して構成されるコンデンサｅが一体形成さ
れることになる。 なお、上記第一および第二誘電体被膜9a,9bを形成する
ための印刷ペーストとしては、たとえば、チタン酸バリ
ウムとガラスフリットを樹脂溶剤と混合したものを使用
することでき、グランドパターン被膜10を形成するため
の印刷ペーストは、第一および第二導体被膜を形成する
ために用いたものと同じものが用いられる。 なお、本実施例においては、第１図に表れているよう
に、上記第二誘電体被膜9bは、基板の裏面中央部のグラ
ンドパターン被膜10をも覆うように延成されており、本
実施例の複合電子部品をマザー基板に固定する際、各第
三導体被膜11とグランドパターン被膜10とが短絡するこ
とがないように手当てをしている。 なお、基板１の裏面に印刷形成される上記グランドパタ
ーン被膜10は、第３図に示すように、基板裏面中央部に
おいて共通接続されており、かつ、基板裏面隅部におい
て、マザー基板に対する接続パッド部10aを形成してい
る。また、この基板裏面のグランドパターン被膜10は、
基板表面においてグランドを形成するべく印刷された導
体被膜５とスルーホール12を介して連絡されている。こ
のスルーホール12の形成手法は、上記第一導体被膜４と
第二導体被膜７とを連絡するべく形成されたスルーホー
ル８の形成手法と同様である。 そして、第１図に示すように、上記のようにして作成さ
れる基板１の上面に、ディジタル信号処理ICが、その各
リード部を上記取付けパッド３に対してハンダリフロー
等によって固定することにより搭載され、本願発明の複
合電子部品ができあがる。 第１図から明らかなように、本願発明の複合電子部品に
おいては、ディジタル信号処理IC等が搭載される基板１
の表面に抵抗Ｒが各選択された取付けパッド３と導通す
るように印刷により形成され、かつこの抵抗Ｒは、基板
１裏面に印刷により形成されるコンデンサＣに基板を貫
通するスルーホールによって連絡させる構成となってい
る。 したがって、上記抵抗Ｒを構成するための第一導体被膜
４の基板表面上の位置は限定されない。換言すると、上
記第一導体被膜４は、基板表面における上記取付けパッ
ド３の内側に形成することができる。これをさらに換言
すると、基板表面に設けるべき取付けパッド３は、基板
表面の周囲に形成することができる。 このことは、基板１の大きさとして、搭載するべきディ
ジタル信号処理IC等の平面的な大きさと同等の大きさで
充分であり、それ以上の大きさを必要としないことを意
味する。 そして、基板１の裏面には、複合電子部品のマザー基板
に対するパッドとして機能する第三導体被膜11の下層に
都合よく各コンデンサＣが作り込まれているので、基板
裏面においてもスペースが著しく節約されるのである。 上記のように構成された本願発明の複合電子部品は、所
定の回路パターンが形成されたマザー基板Ａに対し、上
記第三導体被膜11の表面をハンダリフローによって接続
することにより、都合よく面実装される。 なおこのとき、図に表れているように、基板１の周囲に
第二導体被膜７と対応する凹溝13を設け、この凹溝13の
内部に基板裏面から第二導体被膜７を延入させておく
と、マザー基板Ａに対してハンダリフローによってこの
複合電子部品を取付けるに際し、ハンダが上記凹溝13に
沿って上昇し、最終的に、第５図に示すように上記凹溝
13に沿って上昇して固定したハンダＢが、あたかも櫛歯
状の爪によって基板１の四周を保持するように機能し、
複合電子部品のマザー基板に対する取付け確実性が飛躍
的に高まる。 なお、上記の凹溝13の形成およびこの凹溝13への第二導
体被膜７からの延入は、複数個取りを予定した大きな材
料基板における各単位基板領域を区画する部位に貫通孔
を開け、この貫通孔に裏面からスルーホールの形成と同
様にして第二導体被膜ペーストを引き込み、そうして各
貫通孔が断面半月状に分断されるようにして基板材料を
各単位基板１ごとにスクライブすることにより達成でき
る。 もちろん、本願発明は図に示した実施例に限定されるも
のではない。たとえば基板１の裏面に所定の材質の膜を
積層印刷することによってコンデンサがＣを形成する場
合、第４図に表れているように、誘電体被膜9a,9bは各
第二導体被膜７に対応した独立状であってもよいが、隣
合う第二導体被膜７間を共通に横切るようにした基板四
辺に沿って延びる帯状に構成しても差し支えない。
体的に説明する。 第１図は本願発明の複合電子部品の要部を示す拡大断面
図、第２図はその基板の平面の一部の拡大図、第３図は
基板の裏面の一部の拡大図である。 本実施例の複合電子部品は、Ｃ・Ｒフィルタを構成する
べき抵抗ＲおよびコンデンサＣが一体的に作り込まれた
基板１上に、マイクロコンピュータあるいはゲート・ア
レイ等のディジタル信号処理IC2が搭載された形態をも
っている。また、本実施例では、上記基板１に搭載され
るIC2のパッケージ形態として、いわゆるクワッドフラ
ット・パッケージが前提となっている。 上記基板１は、たとえばアルミナ焼結体などのセラミッ
ク製のものが使用され、その表面の周辺部には、第２図
に表れているように、上記IC2のリードピンと対応した
位置にIC取付けパッド３がそれぞれ独立して配置されて
いる。また、各取付けパッド３のうち、選択されたもの
の内側には、各取付けパッド３に近接するように対応し
て、第一導体被膜４が形成されている。 これらIC取付けパッド３および第一導体被膜４は、たと
えば銀・パラジウムを主成分とする導体ペーストをスク
リーン印刷法によって基板１上に付着させ、かつ、加熱
・焼成するという公知の手法により形成される。 なお、本明細書において導体被膜、グランドパターン被
膜、あるいは後述の誘電体被膜等を印刷形成する、と
は、上記のように、印刷ペーストを使用してこれをスク
リーン印刷法によって基板上の所定の部位に膜状に付着
させ、そして加熱・焼成することをいう。 また、第２図に表れているように、本実施例において
は、基板１上の上記第一導体被膜４のさらに内側に、グ
ランドを形成する導体被膜５が同様に印刷により形成さ
れている。 上記の取付けパッド３と第一導体被膜４のそれぞれの間
には、これらの間を掛け渡すようにして抵抗体被膜６を
印刷することにより、抵抗Ｒが形成される。この抵抗体
被膜６の形成には、たとえば酸化ルテニウムおよびガラ
スフリットを樹脂および溶剤に混合してなる抵抗体ペー
ストが使用される。 一方、基板１の裏面には、ほぼ、表面側の第一導体被膜
４の位置と表裏に対応するようにして、第二導体被膜７
が印刷により形成され、かつ、この第二導体被膜７は、
スルーホール８によって第一導体被膜４に対して電気的
に連絡させられる。 上記第二導体被膜７の形成手法は第一導体被膜４の形成
手法と同様である。また、スルーホール８は、基板１の
所定位置、すなわち、第一導体被膜４と第二導体被膜７
の双方にオーバラップする部位にあらかじめ貫通孔を開
けておき、第一導体被膜用の導体ペーストを基板上に付
着させ、焼成する前に貫通孔の裏側から真空圧を作用さ
せ、流動状態にある導体ペーストを貫通孔の内部に引き
込み、また基板の裏側に付着させた第二導体被膜用の導
体ペーストの焼成前に貫通孔の表側から真空圧を作用さ
せ流動状態にある導体ペーストを貫通孔の内部に引き込
んで、上記のようにして貫通孔の内部に引き込まれた第
一導体層側の導体層と連絡させるという手法により形成
することができる。 次に、上記の第二導体被膜７に重ねるようにして、第一
誘電体被膜9a、グランドパターン被膜10、第二誘電体被
膜9bを順次印刷法により形成する。そして、さらに、上
記第二誘電体被膜9bに重なるようにして、端部が基板四
周において第二導体被膜７と導通する第三導体被膜11を
印刷により形成する。なおこのとき、第三導体被膜11
は、上記のように第二導体被膜７と導通するが、グラン
ドパターン被膜10とは導通しないようにせねばならな
い。 これにより、基板の裏面側に、上記第二導体被膜７ない
し第三導体被膜11と、これらの間に入り込むグランドパ
ターン被膜10間に、上記第一誘電体被膜9aと第二誘電体
被膜9bが介在して構成されるコンデンサｅが一体形成さ
れることになる。 なお、上記第一および第二誘電体被膜9a,9bを形成する
ための印刷ペーストとしては、たとえば、チタン酸バリ
ウムとガラスフリットを樹脂溶剤と混合したものを使用
することでき、グランドパターン被膜10を形成するため
の印刷ペーストは、第一および第二導体被膜を形成する
ために用いたものと同じものが用いられる。 なお、本実施例においては、第１図に表れているよう
に、上記第二誘電体被膜9bは、基板の裏面中央部のグラ
ンドパターン被膜10をも覆うように延成されており、本
実施例の複合電子部品をマザー基板に固定する際、各第
三導体被膜11とグランドパターン被膜10とが短絡するこ
とがないように手当てをしている。 なお、基板１の裏面に印刷形成される上記グランドパタ
ーン被膜10は、第３図に示すように、基板裏面中央部に
おいて共通接続されており、かつ、基板裏面隅部におい
て、マザー基板に対する接続パッド部10aを形成してい
る。また、この基板裏面のグランドパターン被膜10は、
基板表面においてグランドを形成するべく印刷された導
体被膜５とスルーホール12を介して連絡されている。こ
のスルーホール12の形成手法は、上記第一導体被膜４と
第二導体被膜７とを連絡するべく形成されたスルーホー
ル８の形成手法と同様である。 そして、第１図に示すように、上記のようにして作成さ
れる基板１の上面に、ディジタル信号処理ICが、その各
リード部を上記取付けパッド３に対してハンダリフロー
等によって固定することにより搭載され、本願発明の複
合電子部品ができあがる。 第１図から明らかなように、本願発明の複合電子部品に
おいては、ディジタル信号処理IC等が搭載される基板１
の表面に抵抗Ｒが各選択された取付けパッド３と導通す
るように印刷により形成され、かつこの抵抗Ｒは、基板
１裏面に印刷により形成されるコンデンサＣに基板を貫
通するスルーホールによって連絡させる構成となってい
る。 したがって、上記抵抗Ｒを構成するための第一導体被膜
４の基板表面上の位置は限定されない。換言すると、上
記第一導体被膜４は、基板表面における上記取付けパッ
ド３の内側に形成することができる。これをさらに換言
すると、基板表面に設けるべき取付けパッド３は、基板
表面の周囲に形成することができる。 このことは、基板１の大きさとして、搭載するべきディ
ジタル信号処理IC等の平面的な大きさと同等の大きさで
充分であり、それ以上の大きさを必要としないことを意
味する。 そして、基板１の裏面には、複合電子部品のマザー基板
に対するパッドとして機能する第三導体被膜11の下層に
都合よく各コンデンサＣが作り込まれているので、基板
裏面においてもスペースが著しく節約されるのである。 上記のように構成された本願発明の複合電子部品は、所
定の回路パターンが形成されたマザー基板Ａに対し、上
記第三導体被膜11の表面をハンダリフローによって接続
することにより、都合よく面実装される。 なおこのとき、図に表れているように、基板１の周囲に
第二導体被膜７と対応する凹溝13を設け、この凹溝13の
内部に基板裏面から第二導体被膜７を延入させておく
と、マザー基板Ａに対してハンダリフローによってこの
複合電子部品を取付けるに際し、ハンダが上記凹溝13に
沿って上昇し、最終的に、第５図に示すように上記凹溝
13に沿って上昇して固定したハンダＢが、あたかも櫛歯
状の爪によって基板１の四周を保持するように機能し、
複合電子部品のマザー基板に対する取付け確実性が飛躍
的に高まる。 なお、上記の凹溝13の形成およびこの凹溝13への第二導
体被膜７からの延入は、複数個取りを予定した大きな材
料基板における各単位基板領域を区画する部位に貫通孔
を開け、この貫通孔に裏面からスルーホールの形成と同
様にして第二導体被膜ペーストを引き込み、そうして各
貫通孔が断面半月状に分断されるようにして基板材料を
各単位基板１ごとにスクライブすることにより達成でき
る。 もちろん、本願発明は図に示した実施例に限定されるも
のではない。たとえば基板１の裏面に所定の材質の膜を
積層印刷することによってコンデンサがＣを形成する場
合、第４図に表れているように、誘電体被膜9a,9bは各
第二導体被膜７に対応した独立状であってもよいが、隣
合う第二導体被膜７間を共通に横切るようにした基板四
辺に沿って延びる帯状に構成しても差し支えない。
第１図は本願発明の複合電子部品の一実施例の要部拡大
断面図、第２図は基板の拡大断面図、第３図は基板の拡
大裏面図、第４図は第１図のIV-IV線断面図、第５図は
実施例の複合電子部品をマザー基板に取付けた状態を示
す断面図、第６図はディジタル信号処理ICの入出力部に
介装されるＣ・Ｒフィルタの回路図である。 １……基板、２……IC、３……取付けパッド、４……第
一導体被膜、６……抵抗体被膜、７……第二導体被膜、
８……スルーホール、9a……第一誘電体被膜、9b……第
二誘電体被膜、10……グランドパターン被膜、11……第
三導体被膜。
断面図、第２図は基板の拡大断面図、第３図は基板の拡
大裏面図、第４図は第１図のIV-IV線断面図、第５図は
実施例の複合電子部品をマザー基板に取付けた状態を示
す断面図、第６図はディジタル信号処理ICの入出力部に
介装されるＣ・Ｒフィルタの回路図である。 １……基板、２……IC、３……取付けパッド、４……第
一導体被膜、６……抵抗体被膜、７……第二導体被膜、
８……スルーホール、9a……第一誘電体被膜、9b……第
二誘電体被膜、10……グランドパターン被膜、11……第
三導体被膜。
Claims (1)
- 【請求項１】基板の表面に形成した複数個の取付けパッ
ドを備えた複合電子部品であって、 上記基板の表面に、選択された各取付けパッドに近接し
て対応する第一導体被膜を設け、これら取付けパッドと
第一導体被膜との間に、抵抗体被膜を印刷することによ
りそれぞれ抵抗を形成する一方、 上記基板の裏面に、各第一導体被膜に対してスルーホー
ルを介して電気的に導通された第二導体被膜を設けると
ともに、この第二導体被膜に重ねるようにして、第一誘
電体被膜、グランドパターン被膜、第二誘電体被膜を順
次印刷により形成し、さらにこれに重ねて、第三導体被
膜を、上記第二導体被膜に導通するが上記グランドパタ
ーン被膜には導通しないように印刷形成することによ
り、基板の裏面側に、上記第二導体被膜ないし第三導体
被膜と、これらの間に入り込むグランドパターン被膜間
に、上記第一誘電体被膜と第二誘電体被膜が介在して構
成されるコンデンサを一体形成したことを特徴とする、
複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255304A JPH0682780B2 (ja) | 1988-10-11 | 1988-10-11 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255304A JPH0682780B2 (ja) | 1988-10-11 | 1988-10-11 | 複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101768A JPH02101768A (ja) | 1990-04-13 |
| JPH0682780B2 true JPH0682780B2 (ja) | 1994-10-19 |
Family
ID=17276918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63255304A Expired - Lifetime JPH0682780B2 (ja) | 1988-10-11 | 1988-10-11 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682780B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470772U (ja) * | 1990-10-31 | 1992-06-23 | ||
| US8400408B2 (en) | 2007-06-13 | 2013-03-19 | Apple Inc. | Touch screens with transparent conductive material resistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135933U (ja) * | 1982-03-10 | 1983-09-13 | 株式会社東芝 | 積層コンデンサ |
| JPS5939949U (ja) * | 1982-09-08 | 1984-03-14 | アルプス電気株式会社 | 高周波回路装置 |
-
1988
- 1988-10-11 JP JP63255304A patent/JPH0682780B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02101768A (ja) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657208A (en) | Surface mount attachments of daughterboards to motherboards | |
| JP2646091B2 (ja) | 電子部品用基体 | |
| JP2982539B2 (ja) | チップ型貫通コンデンサ | |
| JPH0682780B2 (ja) | 複合電子部品 | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
| JP2868376B2 (ja) | Ｌｃ基板及びその製造方法 | |
| JP2836536B2 (ja) | 誘電体フィルタ及びこれを実装した実装体 | |
| JPH06275935A (ja) | フレキシブル基板における回路パターン | |
| JP2585337B2 (ja) | 高周波回路基板装置 | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| JPH0432170A (ja) | 端子板とそれを用いた電子機器 | |
| JPH10290075A (ja) | 多層回路基板 | |
| JPH03252193A (ja) | 配線基板 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPH07131179A (ja) | コネクタ用フィルタ基板及びその製造方法 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH0625006Y2 (ja) | 回路基板 | |
| JPH04303989A (ja) | 厚膜回路基板 | |
| KR940002597Y1 (ko) | 칩형 저항기 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JP2583990Y2 (ja) | 表面実装型圧電フィルタ | |
| JPH0289397A (ja) | 高周波回路装置 | |
| JPH04102384A (ja) | 電子回路装置 | |
| JPS63142891A (ja) | チツプ部品実装構造 |