JPH0681265B2 - High voltage generation circuit - Google Patents
High voltage generation circuitInfo
- Publication number
- JPH0681265B2 JPH0681265B2 JP63131934A JP13193488A JPH0681265B2 JP H0681265 B2 JPH0681265 B2 JP H0681265B2 JP 63131934 A JP63131934 A JP 63131934A JP 13193488 A JP13193488 A JP 13193488A JP H0681265 B2 JPH0681265 B2 JP H0681265B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- high voltage
- output
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブラウン管のアノードに加える高圧出力電圧
の安定化手段を備えた高圧発生回路に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a high-voltage generating circuit provided with a means for stabilizing a high-voltage output voltage applied to an anode of a cathode ray tube.
第10図には従来の高圧発生回路が示されている。この高
圧発生回路は水平偏向出力回路1と、フライバックトラ
ンス2とを備えている。FIG. 10 shows a conventional high voltage generating circuit. The high voltage generating circuit includes a horizontal deflection output circuit 1 and a flyback transformer 2.
水平偏向出力回路1は、水平出力トランジスタ4と、ダ
イパーダイオード5と、共振コンデンサ6と、水平偏向
コイル7と、S字補正コンデンサ8とからなる。水平出
力トランジスタ4は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード5との協同によって水平偏向コイル7に鋸歯
状波電流を加える。その一方において、共振コンデンサ
6と水平偏向コイル7はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス2
に加える。The horizontal deflection output circuit 1 includes a horizontal output transistor 4, a diper diode 5, a resonance capacitor 6, a horizontal deflection coil 7, and an S-shaped correction capacitor 8. The horizontal output transistor 4 receives the voltage pulse sent from the horizontal drive circuit, performs a switching action, and applies a sawtooth current to the horizontal deflection coil 7 in cooperation with the damper diode 5. On the other hand, the resonance capacitor 6 and the horizontal deflection coil 7 generate a flyback pulse due to its resonance action, and the flyback pulse is generated by the flyback transformer 2.
Add to.
フライバックトランス2はコア10に低圧コイル11と高圧
コイル12を巻装したものからなり、低圧コイル11の一端
は水平出力トランジスタ4のコレクタ側に接続され、ま
た、同コイル11の他端は入力電源13に接続されている。
そして、高圧コイル12の高圧側は高圧整流ダイオード14
を介してブラウン管15のアノード16に接続され、同コイ
ル12の他端はABL(Automatic Brightness Limiter)側
に接続されている。このフライバックトランス2は水平
偏向出力回路1から加えられるフライバックパルスを昇
圧してその昇圧出力(高圧出力電圧)をブラウン管15の
アノード16に加えるものである。The flyback transformer 2 consists of a low voltage coil 11 and a high voltage coil 12 wound around a core 10. One end of the low voltage coil 11 is connected to the collector side of the horizontal output transistor 4, and the other end of the coil 11 is an input. Connected to power supply 13.
The high voltage side of the high voltage coil 12 is the high voltage rectifier diode 14
Is connected to the anode 16 of the cathode ray tube 15 via the, and the other end of the coil 12 is connected to the ABL (Automatic Brightness Limiter) side. The flyback transformer 2 boosts the flyback pulse applied from the horizontal deflection output circuit 1 and applies the boosted output (high voltage output voltage) to the anode 16 of the cathode ray tube 15.
一般に、高圧コイル12を第10図〜第12図に示すようにダ
イオード17を介して多層に積層巻きし、各層間のコイル
を同一巻数、同一巻幅、同一巻線ピッチで巻き、かつ、
各層の巻き終りと次の層の巻き始めとを前記ダイオード
17で同一極性にすれば、交流的には各層のコイル間で電
位差が零となる。したがって、各層間の絶縁処理は直流
の電位差だけを考えればよく、誘電体損による発熱を考
慮する必要がないから、その絶縁処理は容易となる。Generally, the high-voltage coil 12 is wound in multiple layers via a diode 17 as shown in FIGS. 10 to 12, and the coils between the layers are wound with the same number of turns, the same winding width, and the same winding pitch, and
The winding end of each layer and the winding start of the next layer
If the polarities are the same at 17, the potential difference between the coils of each layer becomes zero in terms of alternating current. Therefore, the insulation treatment between the respective layers only needs to consider the potential difference of the direct current, and it is not necessary to consider the heat generation due to the dielectric loss, so that the insulation treatment becomes easy.
また、前記のように高圧コイル12を多層巻きにすれば、
低圧コイル11と高圧コイル12との絶縁距離を他のセクシ
ョン巻きコイル等と比較して小さくできるから、コイル
最外層の仕上り外径も小さくできる。その結果として、
第13図に示すように、高圧コイル12のリーケージインダ
クタンスを小さくできるという利点があり、かかる理由
から、同コイル12を多層巻きタイプとしたフライバック
トランス2が広く使用されている。Further, if the high voltage coil 12 is wound in multiple layers as described above,
Since the insulation distance between the low-voltage coil 11 and the high-voltage coil 12 can be made smaller than that of other section winding coils, the finished outer diameter of the coil outermost layer can also be made small. As a result,
As shown in FIG. 13, there is an advantage that the leakage inductance of the high voltage coil 12 can be reduced, and for this reason, the flyback transformer 2 in which the coil 12 is a multi-layer winding type is widely used.
ところが、第13図に示すように、高圧コイル12を多層巻
き(積層巻き)にしただけでは同コイル12からブラウン
管15のアノード16に流れる高圧出力電流IHが0〜200μ
Aの範囲で急激に変動し、好ましくない現象が生じる。
そこで、近年においては、第10図に示すように、高圧出
力側(ブラウン管15のアノード側)とアース間に固定抵
抗器18と可変抵抗器20とを直列に配置し、高圧出力電流
IHの約10%の電流を分流し、第14図に示すように、前記
高圧出力電流の急変動を防止している。However, as shown in FIG. 13, the high voltage output current I H flowing from the coil 12 to the anode 16 of the cathode ray tube 15 is 0 to 200 μ if the high voltage coil 12 is wound in multiple layers (multilayer winding).
It fluctuates rapidly in the range of A, and an unfavorable phenomenon occurs.
Therefore, in recent years, as shown in FIG. 10, a fixed resistor 18 and a variable resistor 20 are arranged in series between the high-voltage output side (the anode side of the cathode ray tube 15) and the ground, and the high-voltage output current is increased.
About 10% of I H is shunted to prevent a sudden change in the high voltage output current, as shown in FIG.
すなわち、第13図および第14図に示す特性図において、
高圧出力電流IHの可変設定範囲が0〜1000μAの範囲に
設定されているとすれば、高圧出力電流IHの分流手段を
講じない場合、出力インピーダンスZ01は第13図からZ01
=(27−25)KV/1000μA=2MΩとなる。これに対し、I
Hの分流手段を講じれば、出力インピーダンスZ02は第14
図から、Z02=(26.1−24.9)KV/1000μA=1.2MΩとな
り、出力インピーダンスのかなり大幅な改善が図られた
ことになる。That is, in the characteristic diagrams shown in FIGS. 13 and 14,
If a variable setting range of the high voltage output current I H is set to a range of 0~1000Myuei, if not taken shunt means of the high-voltage output current I H, the output impedance Z 01 and Z from FIG. 13 01
= (27-25) KV / 1000 μA = 2 MΩ. On the other hand, I
If you take measures to divide H , output impedance Z 02 will be 14th.
From the figure, Z 02 = (26.1−24.9) KV / 1000μA = 1.2MΩ, which means that the output impedance was considerably improved.
しかしながら、今日においては、ブラウン管15の画質に
対する高精細化の要請がますます強くなり、出力インピ
ーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器18と可変抵抗器20を介してIHの分流を図る方法は、
かかる要望にすでに応えられなくなっており、もはや市
場に受け入れられなくなりつつある。However, today, the demand for higher definition in the image quality of the cathode ray tube 15 is becoming stronger and stronger, and it is desired to further reduce the output impedance. Moreover, when lowering the output impedance, a means without power loss is strongly desired, and as described above, a method for shunting I H via the fixed resistor 18 and the variable resistor 20 is:
It is no longer possible to meet such demand, and it is no longer accepted by the market.
本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧出力電流の変化に対して高圧
電圧の安定化、を図ることができる高圧発生装置を提供
することにある。The present invention has been made in view of the above circumstances, and an object thereof is to significantly reduce the output impedance without causing power loss, in other words, to stabilize the high voltage with respect to changes in the high voltage output current. It is to provide a high-pressure generator capable of performing.
本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、この加算電
圧発生コイルで発生した加算電圧を制御し、前記高圧出
力電圧の降下量が大きくなるにしたがって大きくなる補
正電圧を出力する加算電圧制御回路と、複数のコンデン
サとダイオードを有して構成され前記加算電圧制御回路
からの補正電圧を昇圧してその昇圧出力を高圧コイルを
介してブラウン管のアノードに加える多倍圧回路と、高
圧コイルからブラウン管のアノードに高圧出力電流が流
れている最中に突然その高圧出力電流がほぼ零に急減し
たときに前記多倍圧回路のコンデンサのうちで充電され
たままになっているコンデンサの電荷を放電させる放電
回路と、を含むことを特徴として構成されている。In order to achieve the above object, the present invention is configured as follows. That is, according to the present invention, a flyback pulse applied from a horizontal deflection output circuit is boosted by a flyback transformer, and a high voltage output voltage is applied to a cathode of a cathode ray tube from a high voltage side of a high voltage coil constituting the transformer. The addition voltage generating coil wound around the core of the back transformer and generating the addition voltage, and the addition voltage generated by the addition voltage generating coil are controlled, and a correction voltage that increases as the drop amount of the high-voltage output voltage increases A multiplying voltage circuit configured to have an addition voltage control circuit for outputting and a plurality of capacitors and diodes to boost the correction voltage from the addition voltage control circuit and apply the boosted output to the cathode of the cathode ray tube via a high voltage coil. Then, while the high voltage output current is flowing from the high voltage coil to the cathode of the cathode ray tube, the high voltage suddenly increases. It is configured as a; and a discharge circuit for discharging electric charge of the capacitor that remain charged among capacitors of the multi-precision pressure circuit when the output current has sharply to almost zero.
上記のように構成されている本発明において、輝度上昇
調整等によりブラウン管のアノードへ高圧出力電流が流
れると高圧出力電圧が低下する。加算電圧制御回路は前
記高圧出力電圧の降下量に基づいて加算電圧発生コイル
で発生する加算電圧を制御し、該高圧出力電圧の降下量
に対応した補正電圧、すなわち、電圧降下量が大きくな
ればそれに応じて大きな補正電圧を多倍圧回路に加え
る。多倍圧回路はこの補正電圧を昇圧して高圧コイルに
加える結果、前記高圧出力電圧の降下分が補充され、高
圧出力電圧の安定化が行われる。In the present invention configured as described above, when a high voltage output current flows to the anode of the cathode ray tube due to brightness increase adjustment or the like, the high voltage output voltage decreases. The addition voltage control circuit controls the addition voltage generated in the addition voltage generation coil based on the drop amount of the high voltage output voltage, and if the correction voltage corresponding to the drop amount of the high voltage output voltage, that is, the voltage drop amount becomes large. A large correction voltage is applied to the multiple voltage circuit accordingly. The multiple voltage circuit boosts this correction voltage and applies it to the high voltage coil. As a result, the drop in the high voltage output voltage is supplemented and the high voltage output voltage is stabilized.
また、回路動作中、ブラウン管の画面が例えば最大限明
るい状態(高圧出力電流が最大限流れている状態)から
急に暗くなるような場合(高圧出力電流が零になる場
合)に、多倍圧回路に含まれる複数のコンデンサのう
ち、電荷が充電されたままになっているものがあって
も、このコンデンサの電荷は放電回路によって速やかに
放電される。したがって、コンデンサ側から加算電圧制
御回路を構成するトランジスタ等の回路素子に逆耐圧以
上の高電圧がかかることがなく、当該回路素子の保護が
図られることになる。Also, when the screen of the cathode ray tube suddenly goes dark (when the high-voltage output current is maximally flowing) from the maximum bright state (when the high-voltage output current becomes zero) during circuit operation, multiple pressure Even if some of the plurality of capacitors included in the circuit are still charged, the charges of the capacitors are quickly discharged by the discharge circuit. Therefore, a high voltage higher than the reverse withstand voltage is not applied to a circuit element such as a transistor forming the added voltage control circuit from the capacitor side, and the circuit element can be protected.
以下、本発明の実施例を図面に基づいて説明する。な
お、本実施例の説明において、従来例と同一の回路部分
には同一符号を付し、その重複説明を省略する。Embodiments of the present invention will be described below with reference to the drawings. In the description of the present embodiment, the same circuit parts as those in the conventional example are designated by the same reference numerals, and the duplicated description will be omitted.
第1図には本発明の一実施例を示す回路構成が示されて
いる。FIG. 1 shows a circuit configuration showing an embodiment of the present invention.
本実施例が従来例と異なる特徴的なことは、基準電圧発
生回路3と、電圧検出部9と、加算電圧発生コイル21
と、比較増幅器22と、スイッチング回路23と、スイッチ
ング動作制御回路39と、多倍圧回路46と、放電回路60と
が設けられていることである。このうち、基準電圧発生
回路3と、電圧検出部9と、加算電圧発生コイル21と、
比較増幅器22と、スイッチング回路23と、スイッチング
動作制御回路39との結合体が加算電圧制御回路を構成し
ている。This embodiment is different from the conventional example in that the reference voltage generation circuit 3, the voltage detection unit 9, and the addition voltage generation coil 21
That is, the comparison amplifier 22, the switching circuit 23, the switching operation control circuit 39, the multiple voltage circuit 46, and the discharge circuit 60 are provided. Of these, the reference voltage generation circuit 3, the voltage detection unit 9, the added voltage generation coil 21,
The combination of the comparison amplifier 22, the switching circuit 23, and the switching operation control circuit 39 constitutes an addition voltage control circuit.
前記加算電圧発生コイル21は、フライバックトランス2
のコア10に他のコイルと絶縁して巻装されるもので、そ
のコイル21の巻き始め端側には入力タップ19が設けられ
ており、また、同コイル21の出力端側(巻き終り側)に
は出力タップ24が設けられている。この出力タップ24
は、同コイル21で発生した加算電圧を出力するものであ
る。The added voltage generating coil 21 is a flyback transformer 2
Is wound around the core 10 while being insulated from other coils, and an input tap 19 is provided on the winding start end side of the coil 21, and an output end side (winding end side) of the coil 21. ) Is provided with an output tap 24. This output tap 24
Outputs the added voltage generated in the coil 21.
一方、高圧コイル12の高圧側(高圧整流ダイオード14の
カソード側)には固定抵抗器28の一端が接続され、同抵
抗器28の他端側にはフォーカス出力調整用の可変抵抗器
VRF,スクリーン電圧調整用の可変抵抗器VRS,高圧出力電
圧調整用の可変抵抗器VR1が順に直列接続されており、
そのうち、固定抵抗器28と可変抵抗器VRF,VRSの部分は
フォーカスパックの回路部分となっており、また、可変
抵抗器VR1は高圧出力電圧EHの電圧検出部9を構成して
いる。そして、可変抵抗器VR1の他端側は基準電位(図
ではアース側)に接続されている。On the other hand, one end of a fixed resistor 28 is connected to the high voltage side of the high voltage coil 12 (cathode side of the high voltage rectifier diode 14), and the other end of the fixed resistor 28 is a variable resistor for focus output adjustment.
VR F , variable resistor VR S for screen voltage adjustment, variable resistor VR 1 for high voltage output voltage adjustment are connected in series in sequence,
Among them, the fixed resistor 28 and the variable resistors VR F and VR S are the circuit parts of the focus pack, and the variable resistor VR 1 constitutes the voltage detection unit 9 of the high voltage output voltage E H. There is. The other end of the variable resistor VR 1 is connected to the reference potential (ground side in the figure).
前記可変抵抗器VR1はその摺動端子により高圧出力電圧E
Hを検出し、この検出電圧e6を比較増幅器22のプラス側
の入力端子に加えている。The variable resistor VR 1 has a high voltage output voltage E
H is detected, and the detected voltage e 6 is applied to the plus side input terminal of the comparison amplifier 22.
前記基準電圧発生回路3は制御電圧発生コイル25と、整
流器26と、矩形波出力回路27と、固定抵抗器29と、積分
回路31とからなり、前記矩形波出力回路27は増幅器32と
クリップ回路33からなる。The reference voltage generation circuit 3 includes a control voltage generation coil 25, a rectifier 26, a rectangular wave output circuit 27, a fixed resistor 29, and an integration circuit 31, and the rectangular wave output circuit 27 includes an amplifier 32 and a clip circuit. It consists of 33.
制御電圧発生コイル25はフライバックトランス2のコア
10に他のコイルと絶縁させて低圧側に巻装され第2図
(a)に示すフライバックパルス波形の制御電圧e2を発
生する。この制御電圧発生コイル25の高圧側(巻き終わ
り側)は基準電位(図ではアース側)に接続されてお
り、同コイル25の低圧側(巻き始め側)は固定抵抗器29
を介して増幅器32のマイナス側端子に接続されている。
なお、増幅器32のプラス側端子は基準電位(図ではアー
ス側)に接続されており、また、増幅器32のプラス側端
子とマイナス側端子間にはマイナス側端子の方をカソー
ド側にして整流器(図ではダイオード)26が接続されて
いる。尚、増幅器32の入力がトランジスタのベースで構
成されている場合は、そのトランジスタのベース〜エミ
ッタ間の等価ダイオードにより入力波形を整流するの
で、整流器26は不要となる。The control voltage generating coil 25 is the core of the flyback transformer 2.
The coil 10 is insulated from other coils and wound around the low voltage side to generate a control voltage e 2 having a flyback pulse waveform shown in FIG. 2 (a). The high voltage side (winding end side) of the control voltage generating coil 25 is connected to a reference potential (earth side in the figure), and the low voltage side (winding start side) of the coil 25 is a fixed resistor 29.
Is connected to the negative terminal of the amplifier 32 via.
The positive side terminal of the amplifier 32 is connected to the reference potential (ground side in the figure), and between the positive side terminal and the negative side terminal of the amplifier 32, the negative side terminal is the cathode side and the rectifier ( In the figure, a diode) 26 is connected. When the input of the amplifier 32 is formed by the base of a transistor, the input waveform is rectified by the equivalent diode between the base and the emitter of the transistor, so that the rectifier 26 is unnecessary.
前記整流器26は制御電圧発生コイル25で発生した電圧e2
を整流して(負の成分をカットして)電圧e2の正の成分
のみを増幅器32の反転入力端、すなわち、マイナス側端
子に入力する。増幅器32はこの入力電圧を増幅してその
出力をクリップ回路33へ加える。クリップ回路33は前記
増幅器32によって増幅された電圧波形の頭部を切断し、
第2図(b)に示すように、帰線期間Trをパルス幅とす
る矩形波(本件明細書では、矩形波は長方形の波形ばか
りでなく正方形の波形をも含む広い意味で使用してい
る)の電圧e3を作り出し、これを積分回路31に加えてい
る。この積分回路31は、矩形波電圧e3を帰線期間Trの期
間に渡って積分し、第2図(c)に示すように帰線期間
の始点の位置を零とし、同期間の終点の位置でピーク値
となる右上がりの波形を作り出す。この場合、帰線期間
Trを越える範囲は積分が行われないから、波形はピーク
位置から放電(積分回路のコンデンサからの放電)等に
より電圧波形は右下がりとなり、全体的に帰線期間Trの
終点の位置でピークとなる三角波(鋸歯状波)の電圧e5
が作り出される。この三角波の電圧波形はいずれの帰線
期間Trにおいても一定の形状を保つ。この三角波電圧e5
は比較増幅器22のマイナス側の入力端子に加えられる。The rectifier 26 controls the voltage e 2 generated by the control voltage generating coil 25.
Is rectified (the negative component is cut) and only the positive component of the voltage e 2 is input to the inverting input terminal of the amplifier 32, that is, the negative side terminal. Amplifier 32 amplifies this input voltage and applies its output to clip circuit 33. The clip circuit 33 cuts off the head of the voltage waveform amplified by the amplifier 32,
As shown in FIG. 2B, a rectangular wave having a pulse width in the blanking period Tr (in the present specification, the rectangular wave is used in a broad sense including not only a rectangular waveform but also a square waveform). ) Voltage e 3 is generated and is added to the integrating circuit 31. This integrator circuit 31 integrates the rectangular wave voltage e 3 over the period of the blanking period Tr, sets the position of the starting point of the blanking period to zero, as shown in FIG. Creates a rising waveform with a peak value at the position. In this case, the return period
Since the integration is not performed in the range that exceeds Tr, the voltage waveform drops to the right due to discharge from the peak position (discharge from the capacitor of the integration circuit), etc., and overall it peaks at the end position of the blanking period Tr. Triangular wave (sawtooth wave) voltage e 5
Is created. This triangular voltage waveform maintains a constant shape in any blanking period Tr. This triangular wave voltage e 5
Is applied to the negative input terminal of the comparison amplifier 22.
比較増幅器22は三角波電圧e5と前記電圧検出部9の可変
抵抗器VR1から加えられる検出電圧e6とを比較し(第2
図(c))、三角波電圧e5が検出電圧e6を超える区間△
tだけ(図ではt3〜t5の区間とt7〜t10の区間)負(零
を含む)の定電圧となり、それ以外は走査期間をも含め
て正の一定レベルの電圧となる制御信号e7を反転増幅器
54に加える。そして、この反転増幅器54によって正負が
反転された出力信号e8はスイッチング回路23に加えられ
る。なお、本明細書において、比較増幅器22は三角波電
圧e5と検出電圧e6とを比較し、その差に対応する電圧を
出力する機能を備えた回路であれば名称の如何を問わず
どのような回路でもよく、例えば、差動増幅器、コンパ
レータ、演算増幅器等、これらに準ずる各種の回路を包
含する意味で使用されている。The comparison amplifier 22 compares the triangular wave voltage e 5 with the detection voltage e 6 applied from the variable resistor V R1 of the voltage detection unit 9 (second
(C)), section where triangular wave voltage e 5 exceeds detection voltage e 6 △
t only becomes a constant voltage of negative (including zero) (t 3 period interval and t 7 ~t 10 of ~t 5 in the figure), otherwise control a positive certain level of voltage, including a scanning period Inverting amplifier for signal e 7
Add to 54. Then, the output signal e 8 whose polarity is inverted by the inverting amplifier 54 is added to the switching circuit 23. In the present specification, the comparison amplifier 22 compares the triangular wave voltage e 5 with the detection voltage e 6 and outputs a voltage corresponding to the difference, so long as it is a circuit regardless of the name. Any circuit may be used, and for example, it is used to include various circuits equivalent to these, such as a differential amplifier, a comparator, an operational amplifier, and the like.
スイッチング回路23は、ドライブトランジスタ34と、ダ
イオード35,36と、抵抗器37,38と、コンデンサ40と、駆
動電源41と、ドライブトランス42と、制御トランジスタ
43とからなる。ドライブトランジスタ34は、ベース側が
反転増幅器54の出力端に接続され、また、エミッタ側は
抵抗器37およびコンデンサ40の一端側と駆動電源41の負
側との共通接続部に接続されており、この共通接続部は
さらに基準電位(図ではアース側)に接続されている。
前記抵抗器37とコンデンサ40のそれぞれの他端側はダイ
オード35のカソード側に共通接続され、同ダイオード35
のアノード側はドライブトランジスタ34のコレクタとド
ライブトランス42を構成する一次コイル44の高圧側(巻
き終り側)との接続部に共通して接続されている。これ
ら、抵抗器37と、コンデンサ40と、ダイオード35はスナ
バ回路を形成している。また、一次コイル44の低圧側
(巻き始め側)は抵抗器38を介して駆動電源41の正側に
接続されている。The switching circuit 23 includes a drive transistor 34, diodes 35 and 36, resistors 37 and 38, a capacitor 40, a drive power supply 41, a drive transformer 42, and a control transistor.
It consists of 43 and. In the drive transistor 34, the base side is connected to the output terminal of the inverting amplifier 54, and the emitter side is connected to the common connection portion between one end side of the resistor 37 and the capacitor 40 and the negative side of the driving power supply 41. The common connection is further connected to a reference potential (ground side in the figure).
The other ends of the resistor 37 and the capacitor 40 are commonly connected to the cathode side of the diode 35,
The anode side of is connected in common to the connection portion between the collector of the drive transistor 34 and the high voltage side (winding end side) of the primary coil 44 forming the drive transformer 42. These resistor 37, capacitor 40, and diode 35 form a snubber circuit. Further, the low-voltage side (winding start side) of the primary coil 44 is connected to the positive side of the drive power supply 41 via the resistor 38.
一方、ドライブトランス42の二次コイル45はその低圧側
(巻き始め側)が制御トランジスタ43のベース側に接続
され、また、同コイル45の高圧側(巻き終り側)は制御
トランジスタ43のエミッタ側とダイオード36のアノード
側との接続部に共通接続され、この共通接続部はスイッ
チング回路23の出力端となって多倍圧回路46の入力端に
接続されている。制御トランジスタ43のコレクタ側はダ
イオード36のカソード側に接続され、さらにこの両者4
3,36の接続部は加算電圧発生コイル21の出力タップ24に
接続されている。また、加算電圧発生コイル21の低圧側
(巻き始め側)は入力タップ19を介してABL側に通じて
いる。On the other hand, in the secondary coil 45 of the drive transformer 42, the low voltage side (winding start side) is connected to the base side of the control transistor 43, and the high voltage side (winding end side) of the coil 45 is the emitter side of the control transistor 43. And the diode 36 on the anode side are commonly connected, and this common connection serves as the output terminal of the switching circuit 23 and is connected to the input terminal of the multiple voltage circuit 46. The collector side of the control transistor 43 is connected to the cathode side of the diode 36.
The connections of 3, 36 are connected to the output tap 24 of the added voltage generating coil 21. The low voltage side (winding start side) of the added voltage generating coil 21 communicates with the ABL side via the input tap 19.
なお、前記ダイオード36は制御トランジスタ43のエミッ
タ側からコレクタ側に逆向きの電流を流すためのもので
あり、したがって、制御トランジスタ43がバイポーラト
ランジスタ等、逆漏れ電流が流れる形式のトランジスタ
によって構成されるときには必ずしもダイオード36は必
要でなく、これを省略できる。このスイッチング回路23
は制御信号e7が零の電圧のとき、換言すれば、反転増幅
器54からの出力信号e8が正の電圧のとき、後述の所定期
間ゲートを開いて第2図(m)に示すパルス電圧e12を
多倍圧回路46に加えるものである。The diode 36 is for flowing a reverse current from the emitter side to the collector side of the control transistor 43, and therefore the control transistor 43 is formed of a transistor such as a bipolar transistor in which a reverse leakage current flows. Sometimes diode 36 is not necessary and can be omitted. This switching circuit 23
When the control signal e 7 has a voltage of zero, in other words, when the output signal e 8 from the inverting amplifier 54 has a positive voltage, the gate is opened for a predetermined period to be described later and the pulse voltage shown in FIG. e 12 is added to the multiple voltage circuit 46.
スイッチング回路23の入力端側にはスイッチング動作制
御回路39が接続されている。このスイッチング動作制御
回路39は第1のトランジスタ47と、第2のトランジスタ
48と、微分回路50とからなる。この両トランジスタ47,4
8のコレクタ同志は前記ドライブトランジスタ34のベー
ス側に共通接続され、また、両トランジスタ47,48のエ
ミッタ同志はドライブトランジスタ34のエミッタ側に共
通接続されている。そして、第1のトランジスタ47のベ
ースは前記固定抵抗器29の出力端側に接続され、また、
第2のトランジスタ48のベースは微分回路50を介してク
リップ回路33の出力端に接続されている。A switching operation control circuit 39 is connected to the input end side of the switching circuit 23. The switching operation control circuit 39 includes a first transistor 47 and a second transistor 47.
It consists of 48 and a differentiating circuit 50. Both transistors 47,4
The collectors of 8 are commonly connected to the base side of the drive transistor 34, and the emitters of both transistors 47 and 48 are commonly connected to the emitter side of the drive transistor 34. The base of the first transistor 47 is connected to the output terminal side of the fixed resistor 29, and
The base of the second transistor 48 is connected to the output terminal of the clipping circuit 33 via the differentiating circuit 50.
前記多倍圧回路46は第1から第3の各ダイオード51,52,
53と第1から第3の各コンデンサ55,56,57とによって構
成されている。前記第1のダイオード51のアノード側は
前記制御トランジスタ43のエミッタ側に接続されてお
り、同ダイオード51のカソード側は第2のダイオード52
のアノード側に、同ダイオード52のカソード側は第3の
ダイオード53のアノード側にそれぞれ接続されてダイオ
ードの直列接続体が形成されており、この第3のダイオ
ード53のカソード側は高圧コイル12の低圧側に接続され
ている。The multiple voltage circuit 46 includes first to third diodes 51, 52,
53 and first to third capacitors 55, 56, 57. The anode side of the first diode 51 is connected to the emitter side of the control transistor 43, and the cathode side of the diode 51 is the second diode 52.
On the anode side of the diode 52, the cathode side of the diode 52 is connected to the anode side of the third diode 53 to form a diode series connection body. The cathode side of the third diode 53 is connected to the high voltage coil 12 of the high voltage coil 12. It is connected to the low voltage side.
また、第1のコンデンサ55の一端側は前記制御トランジ
スタ43のエミッタと第1のダイオード51のアノード側と
の共通接続部に接続され、同コンデンサ55の他端側は第
2のダイオード52のカソード側と第3のダイオード53の
アノード側との接続部に接続されている。そして、第2
のコンデンサ56の一端側は第1のダイオード51のカソー
ドと第2のダイオード52のアノードとの接続部に接続さ
れており、また、第3のコンデンサ57の一端側は第3の
ダイオード53のカソード側に接続されており、これら、
第2のコンデンサ56と第3のコンデンサ57との他端側は
共にABL側に接続されている。また、このABL側にはダイ
オード58のアノード側が接続され、同ダイオード58のカ
ソード側は第1のダイオード51と第2のダイオード52と
の接続部又は第2のダイオード52と第3のダイオード53
との接続部(第1図では第1のダイオード51と第2のダ
イオード52との接続部)に接続される。Further, one end of the first capacitor 55 is connected to a common connection portion between the emitter of the control transistor 43 and the anode of the first diode 51, and the other end of the capacitor 55 is the cathode of the second diode 52. Side and the anode side of the third diode 53 are connected to each other. And the second
One end of the capacitor 56 is connected to the connection between the cathode of the first diode 51 and the anode of the second diode 52, and the one end of the third capacitor 57 is connected to the cathode of the third diode 53. These are connected to the side
The other ends of the second capacitor 56 and the third capacitor 57 are both connected to the ABL side. The anode side of the diode 58 is connected to the ABL side, and the cathode side of the diode 58 is connected to the first diode 51 and the second diode 52 or the second diode 52 and the third diode 53.
And a connection portion (a connection portion between the first diode 51 and the second diode 52 in FIG. 1).
また、前記放電回路60は抵抗器61とダイオード62によっ
て構成されている。抵抗器61の一端側は加算電圧発生コ
イル21の低圧端に接続され、他端側はダイオード62のア
ノードに接続されている。そして、ダイオード62のカソ
ードは制御トランジスタ43のエミッタ側、つまり、多倍
圧回路46の入力端側に接続されている。The discharging circuit 60 is composed of a resistor 61 and a diode 62. One end of the resistor 61 is connected to the low voltage end of the added voltage generating coil 21, and the other end is connected to the anode of the diode 62. The cathode of the diode 62 is connected to the emitter side of the control transistor 43, that is, the input end side of the multiple voltage multiplying circuit 46.
本実施例は上記のように構成されており、以下、高圧出
力電圧EHの安定化作用について説明する。The present embodiment is configured as described above, and the stabilizing action of the high voltage output voltage E H will be described below.
ブラウン管15の輝度を上げると、アノード16に高圧出力
電流IHが流れ、高圧発生部の内部インピーダンス等によ
り、高圧出力電圧EHが降下し、これに伴い電圧検出部9
で検出される電圧e6も低下する。この検出電圧e6が低下
すると第2図(c)に示すように、同検出電圧e6が積分
回路31で作り出される三角波電圧e5のピーク位置よりも
下方に下がるから、帰線期間の△t1の区間と帰線期間を
越えた△t2の区間で三角波電圧e5が検出電圧e6を超え
る。第2図(c)ではt3〜t5の期間で検出される検出電
圧e6よりもt7〜t10の期間で検出される検出電圧e6の方
が低下している場合が示されており、検出電圧e6、つま
り高圧出力電圧EHが低下すればするほど△t(ただし、
△t=△t1+△t2)の区間が広くなり、比較増幅器22か
ら出力される制御信号e7の負電圧(図では零の電圧)の
区間が広くなる(第2図(d))。この制御信号e7は反
転増幅器54によって波形が反転され、その出力電圧e8が
スイッチング回路23に加えられる。(この場合、e7の波
形を反転増幅器54で反転するとe′8の波形(第2図
(e))となるが、t4〜t5およびt9〜t10の期間は走査
期間TSに入っているので、後述の如く、制御トランジス
タ43がカットオフするので、結果的にはe8の波形の電圧
がドライブトランジスタ34のベースに加えられるのと等
価になる。)以下、その出力電圧e8がスイッチング回路
23に加えられたときの回路動作を説明すると次のように
なる。When the brightness of the cathode ray tube 15 is increased, the high voltage output current I H flows through the anode 16, and the high voltage output voltage E H drops due to the internal impedance of the high voltage generator, etc.
The voltage e 6 detected at will also decrease. As shown in FIG. 2C, when the detection voltage e 6 drops, the detection voltage e 6 drops below the peak position of the triangular wave voltage e 5 produced by the integrating circuit 31, so that Δ in the blanking period The triangular wave voltage e 5 exceeds the detection voltage e 6 in the interval t 1 and the interval Δt 2 that exceeds the blanking period. FIG. 2 (c) shows a case where the detection voltage e 6 detected in the period of t 7 to t 10 is lower than the detection voltage e 6 detected in the period of t 3 to t 5. As the detection voltage e 6 , that is, the high-voltage output voltage E H decreases, Δt (however,
Δt = Δt 1 + Δt 2 ) becomes wider and the negative voltage (zero voltage in the figure) of the control signal e 7 output from the comparison amplifier 22 becomes wider (FIG. 2 (d)). ). The waveform of the control signal e 7 is inverted by the inverting amplifier 54, and its output voltage e 8 is applied to the switching circuit 23. (In this case, when the waveform of e 7 is inverted by the inverting amplifier 54, the waveform of e ′ 8 (FIG. 2 (e)) is obtained, but the scanning period T S is the period of t 4 to t 5 and t 9 to t 10. As described later, since the control transistor 43 is cut off as described later, it is equivalent to the voltage of the waveform of e 8 being applied to the base of the drive transistor 34.) e 8 is a switching circuit
The circuit operation when added to 23 is as follows.
まず、検出電圧e6が三角波の電圧e5の始点位置の電圧
(零電圧)とピーク値の電圧との間にあるときには、帰
線期間Trのt1〜t3の期間において、三角波電圧e5よりも
検出電圧e6の方が大きいから、反転増幅器54は零の電圧
e8をドライブトランジスタ34のベースに印加する。この
結果、ドライブトランジスタ34はカットオフとなり、同
トランジスタ34のコレクタ電圧e10(第2図(j))は
正電圧となる。この結果、駆動電源41からドライブトラ
ンス42の一次コイル44に電流が流れず、同トランス42は
オフ動作となり、これに伴い制御トランジスタ43のベー
ス電圧e11(第2図(k))は零となるので、制御トラ
ンジスタ43はカットオフしてゲートを閉じる。したがっ
て、加算電圧発生コイル21から多倍圧回路46に加算電圧
e12(第2図(m))は加えられない。First, when the detected voltage e 6 is between the voltage at the starting point (zero voltage) of the triangular wave voltage e 5 and the peak value voltage, during the retrace period Tr from t 1 to t 3 , the triangular wave voltage e 6 Since the detection voltage e 6 is larger than 5 , the inverting amplifier 54
Apply e 8 to the base of drive transistor 34. As a result, the drive transistor 34 is cut off, and the collector voltage e 10 (FIG. 2 (j)) of the transistor 34 becomes a positive voltage. As a result, current does not flow from the drive power source 41 to the primary coil 44 of the drive transformer 42, and the transformer 42 is turned off. As a result, the base voltage e 11 (FIG. 2 (k)) of the control transistor 43 becomes zero. Therefore, the control transistor 43 is cut off to close the gate. Therefore, the added voltage is generated from the added voltage generation coil 21 to the multiple voltage circuit 46.
e 12 (Fig. 2 (m)) is not added.
次に、帰線期間Trのt3〜t4の区間では、三角波電圧e5よ
りも検出電圧e6の方が小さいから、制御信号e7はt3で下
方に立ち上がり(本明細書では立ち上がるという用語は
上方に立ち上がるばかりでなく下方に立ち上がる(立ち
下がる)場合も含めて使用している)零電圧となり、こ
れに伴い反転増幅器54は正の電圧e8をドライブトランジ
スタ34のベースに加える。この結果、同トランジスタ34
はオン動作し、駆動電源41から一次コイル44に電流が流
れる。そして、二次コイル45を介して制御トランジスタ
43のベースに正のパルスe11が印加され、同トランジス
タ43はオン状態となる。このとき、加算電圧発生コイル
21の出力端には1000V前後のフライバックパルスe1(第
2図(L))が発生しており、この加算電圧e1が出力タ
ップ24から制御トランジスタ43のコレクタに印加されて
いる。Next, in the t 3 ~t 4 sections retrace period Tr, an rise in because smaller for the detection voltage e 6 than the triangular wave voltage e 5, the control signal e 7 rises downwardly t 3 (herein The term ‘0’ is used not only when it rises upward but also when it rises (falls) downward, and accordingly, the inverting amplifier 54 applies a positive voltage e 8 to the base of the drive transistor 34. As a result, the same transistor 34
Turns on, and a current flows from the drive power supply 41 to the primary coil 44. And control transistor through the secondary coil 45
A positive pulse e 11 is applied to the base of 43, turning on the transistor 43. At this time, the added voltage generating coil
A flyback pulse e 1 of about 1000 V (FIG. 2 (L)) is generated at the output end of 21, and this added voltage e 1 is applied from the output tap 24 to the collector of the control transistor 43.
したがって、このt3〜t4の区間(△t1の区間)でトラン
ジスタ43がオンしてゲートを開くから、e1のその区間の
波形部分の波高値電圧e12(第2図(m))が同トラン
ジスタ43のゲートを通ってエミッタ側から多倍圧回路46
に加えられる。Therefore, since the transistor 43 is turned on and the gate is opened in the section of t 3 to t 4 (section of Δt 1 ), the peak value voltage e 12 of the waveform part of the section of e 1 (Fig. 2 (m) ) Passes through the gate of the transistor 43 from the emitter side to the multiple voltage circuit 46
Added to.
次に、t4〜t5の区間では前記t3〜t4の区間の場合と同様
にe5>e6の関係が成り立ち、制御トランジスタ43のベー
スに正のパルスe11が印加されるが、このt4〜t5の区間
は走査期間に入っているため、同トランジスタ43のコレ
クタ側は加算電圧e1の負の電圧成分ENが印加され、同ト
ランジスタ43はオフとなりゲートを閉じる。したがっ
て、同トランジスタ43のエミッタ側から多倍圧回路46に
加えられる電圧e12は零となる。Next, t the t 3 as in the case of ~t 4 sections holds the relationship of e 5> e 6 in 4 ~t 5 sections, although positive pulse e 11 is applied to the base of the control transistor 43 Since the period from t 4 to t 5 is in the scanning period, the negative voltage component E N of the added voltage e 1 is applied to the collector side of the transistor 43, and the transistor 43 is turned off to close the gate. Therefore, the voltage e 12 applied from the emitter side of the transistor 43 to the multiple voltage circuit 46 becomes zero.
次に、t5〜t6の区間ではe6>e5の関係となり、ドライブ
トランジスタ34および制御トランジスタ43はカットオフ
となり、同トランジスタ43がゲートを閉じるから、多倍
圧回路46に加えられる電圧e12は零となる。Next, in the section from t 5 to t 6 , the relationship of e 6 > e 5 is established, the drive transistor 34 and the control transistor 43 are cut off, and the transistor 43 closes the gate, so that the voltage applied to the multiple voltage circuit 46 is increased. e 12 becomes zero.
以上のように、検出電圧e6が電圧e5の三角波の零電圧と
ピーク値の電圧との間にあるときには、スイッチング回
路23は帰線期間内で制御信号e7が零の電圧となる位置
(正の電圧から零電圧に負の方向に立ち上がる位置)か
ら帰線期間の終点の位置までの△t1の区間でのみゲート
を開き、加算電圧e1のその区間の波形部分の電圧e12を
多倍圧回路46に加えるのである。この場合、高圧出力電
圧EHが低くなればそれだけ△t1の幅が大きくなり、ゲー
トを開いている時間も長くなるから、スイッチング回路
23から多倍圧回路46に加えられる電圧e12も大きくな
る。As described above, when the detection voltage e 6 is between the voltage of zero voltage and a peak value of the triangular wave voltage e 5, the switching circuit 23 the control signal e 7 within blanking period becomes the voltage of the zero position open the gate only from (positive voltage from a position which rises in the negative direction to the zero voltage) to the position of the end point of the flyback period △ t 1 interval, the voltage e 12 waveform portion of the section of the addition voltage e 1 Is added to the multiple voltage circuit 46. In this case, the lower the high-voltage output voltage E H , the larger the width of Δt 1 and the longer the gate opening time.
The voltage e 12 applied to the multiple voltage circuit 46 from 23 also increases.
次に、検出電圧e6が三角波電圧e5のピーク値と等しいか
又はこれよりも大きいとき、つまり、高圧出力電圧EHに
電圧降下がないときはe5の三角波とe6とが交叉すること
はないので、制御信号e7のパルスは発生せず、同信号e7
は帰線期間Trから走査期間THにかけて正の一定のレベル
の電圧となる。Next, when the detection voltage e 6 is equal to or larger than the peak value of the triangular wave voltage e 5 , that is, when there is no voltage drop in the high-voltage output voltage E H , the triangular wave of e 5 and e 6 cross each other. Therefore, the pulse of the control signal e 7 is not generated and the signal e 7
Is a positive constant level voltage from the blanking period Tr to the scanning period T H.
この結果、反転増幅器54からの出力電圧e8は零となり、
ドライブトランジスタ34および制御トランジスタ43はカ
ットオフして多倍圧回路46に電圧e12が加えられること
はない。As a result, the output voltage e 8 from the inverting amplifier 54 becomes zero,
The drive transistor 34 and the control transistor 43 are not cut off and the voltage e 12 is not applied to the multiple voltage circuit 46.
次に、検出電圧e6が三角波電圧e5の三角波の始点位置の
電圧(零電圧)よりも低下したときは、e7は帰線期間と
走査期間の全期間にかけて零電圧となるので、e8は正電
圧(正の直流電圧)となり、高圧出力電圧EHが大きく降
下するにもかかわらず電圧e12が多倍圧回路46に加えら
れないという不都合を生じる。Then, when the detection voltage e 6 becomes lower than the voltage (zero voltage) of the starting position of the triangular of the triangular wave voltage e 5, since e 7 becomes zero voltage over the entire period of the scanning period and the blanking period, e 8 becomes a positive voltage (positive DC voltage), which causes a disadvantage that the voltage e 12 is not applied to the multiple voltage circuit 46, although the high-voltage output voltage E H drops significantly.
本実施例では、かかる不都合を第1のトランジスタ47を
設けることによって次のように解消している。第3図に
はこの第1のトランジスタ47を設けたときの各回路部分
の波形がe6<0の条件のもとで示されている。このe6<
0のもとでは、第1のトランジスタ47のベース側には固
定抵抗器29の出力端側から走査期間が正の電圧で、帰線
期間が零電圧となるパルスe9(第2図(i))が印加さ
れている。したがって、第1のトランジスタ47は帰線期
間Trでカットオフとなり、同トランジスタのコレクタ電
圧は正電圧となる。つまり、ドライブトランジスタ34の
ベースには帰線期間Trで正となるパルスe8が印加される
こととなり、その結果、同ドライブトランジスタ34はオ
ン動作して帰線期間の全期間にかけてゲートを開く。一
方、このとき、制御トランジスタ43のベースには帰線期
間の始点を起点とするパルス電流I2(第3図(c))が
流れる。これに伴いこのI2のパルス区間とほぼ同一の区
間、制御トランジスタ43のコレクタ側にパルス電流I
1(第3図(d))が流れる。この結果、I1のパルス幅
に対応する加算電圧e1の成分(第3図(e)の波形の斜
線部分)が多倍圧回路46を介して高圧コイル12に加えら
れるのである。In the present embodiment, such an inconvenience is solved by providing the first transistor 47 as follows. FIG. 3 shows the waveform of each circuit portion when the first transistor 47 is provided under the condition of e 6 <0. This e 6 <
Under zero, the pulse e 9 (the voltage on the base side of the first transistor 47 from the output terminal side of the fixed resistor 29 is positive during the scanning period and zero during the blanking period (see FIG. 2 (i. )) Is being applied. Therefore, the first transistor 47 is cut off in the blanking period Tr, and the collector voltage of the first transistor 47 becomes a positive voltage. That is, the pulse e 8 that is positive in the blanking period Tr is applied to the base of the drive transistor 34, and as a result, the drive transistor 34 is turned on and the gate is opened during the entire blanking period. On the other hand, at this time, a pulse current I 2 (FIG. 3 (c)) starting from the starting point of the blanking period flows through the base of the control transistor 43. Along with this, the pulse current I is applied to the collector side of the control transistor 43 in a section that is almost the same as the pulse section of I 2.
1 (Fig. 3 (d)) flows. As a result, the component of the added voltage e 1 corresponding to the pulse width of I 1 (the shaded portion of the waveform in FIG. 3 (e)) is applied to the high voltage coil 12 via the multiple voltage circuit 46.
しかしながら、一般的なドライブトランス42を用いてス
イッチング回路23を構成する場合、I1のパルスの終点位
置がe1のパルスのピーク位置よりも十分に手前になって
しまい(制御トランジスタ43のオン期間が短かすぎ)、
高圧コイル12に加える電圧e12を大きくできないという
不都合が生じる。もちろん、ドライブトランス42のコイ
ルの巻数を大きくしたり、あるいはコアを大きくすれば
I1のパルス幅が大きくなり、加える電圧e12を大きくで
きるが、そうすると、ドライブトランス42の容量が大き
くなり、しかも動作時間が長くなるため、同ドライブト
ランス42や制御トランジスタ43からの発熱や消費電力も
大きくなり、また、ドライブトランス42も高価なものに
なってしまうという新たな問題が生じる。However, when the switching circuit 23 is configured using the general drive transformer 42, the end point position of the pulse of I 1 is sufficiently before the peak position of the pulse of e 1 (ON period of the control transistor 43). Is too short),
The disadvantage that the voltage e 12 applied to the high voltage coil 12 cannot be increased occurs. Of course, if the number of coil turns of the drive transformer 42 is increased or the core is increased,
The pulse width of I 1 can be increased and the applied voltage e 12 can be increased, but this increases the capacity of the drive transformer 42 and lengthens the operating time, which causes heat generation and consumption by the drive transformer 42 and the control transistor 43. There arises a new problem that the electric power becomes large and the drive transformer 42 also becomes expensive.
本実施例ではこのような問題を効果的に解消するため、
微分回路50と第2のコンデンサ56とを設けている。In this embodiment, in order to effectively solve such a problem,
A differentiating circuit 50 and a second capacitor 56 are provided.
第4図にはこの微分回路50と第2のコンデンサ56とを設
けた場合におけるe6<0の条件下での各回路部分の波形
が示されている。このe6<0の条件下において、微分回
路50はクリップ回路33からの出力電圧e3を微分し、第4
図(f)に示す微分出力e13を第2のトランジスタ48の
ベースに加える。FIG. 4 shows the waveform of each circuit portion under the condition of e 6 <0 when the differentiating circuit 50 and the second capacitor 56 are provided. Under this condition of e 6 <0, the differentiating circuit 50 differentiates the output voltage e 3 from the clipping circuit 33, and the fourth
The differential output e 13 shown in FIG. 6F is applied to the base of the second transistor 48.
第2のトランジスタ48は微分出力e13の動作電圧E13で、
つまり帰線期間Trの始点位置から△t13の区間でオンす
る。この第2のトランジスタ48がオンしている△t13の
区間ではドライブトランジスタ34はカットオフとなるの
で制御トランジスタ43もオフ状態となる。一方、△t13
の期間を過ぎるとe13の電圧はE13よりも低下するから、
第2のトランジスタ48はカットオフとなり、これに伴い
ドライブトランス42がオンし、制御トランジスタ43のベ
ースにパルス電流I2(第4図(c))が流れ、同トラン
ジスタ43はコレクタ側のパルス電流I1(第4図(d))
が流れる区間だけオンする。この結果、このI1のパルス
区間に対応する加算電圧e1(第4図(e))の波形斜線
部分の電圧e12が多倍圧回路46に加えられるのである。
このように、微分出力e13によって制御トランジスタ43
のオン位置をずらし、I1の波形のピークとe1の波形のピ
ークとを一致させた状態で制御トランジスタ43をオン動
作させることにより、一般的な小型のドライブトランス
42を使用した場合でも大きな加算電圧e12を多倍圧回路
を介して高圧コイルに加えることができ、前記ドライブ
トランス42を大型化することに伴う発熱等の諸問題を効
果的に解消することができる。The second transistor 48 has an operating voltage E 13 with a differential output e 13 ,
In other words, it turns on in the interval of Δt 13 from the start position of the blanking period Tr. Since the drive transistor 34 is cut off in the interval Δt 13 in which the second transistor 48 is on, the control transistor 43 is also off. On the other hand, △ t 13
After the period of, the voltage of e 13 becomes lower than that of E 13 ,
The second transistor 48 is cut off, the drive transformer 42 is turned on accordingly, the pulse current I 2 (FIG. 4 (c)) flows to the base of the control transistor 43, and the transistor 43 receives the pulse current on the collector side. I 1 (Fig. 4 (d))
Turn on only in the section where is flowing. As a result, the voltage e 12 in the shaded area of the added voltage e 1 (FIG. 4 (e)) corresponding to the pulse section of I 1 is applied to the multiple voltage circuit 46.
Thus, the differential output e 13 causes the control transistor 43
The ON position of is shifted, and the control transistor 43 is turned on with the peak of the waveform of I 1 and the peak of the waveform of e 1 being matched.
Even when 42 is used, a large added voltage e 12 can be applied to the high voltage coil via the multiple voltage circuit, and the problems such as heat generation due to the size increase of the drive transformer 42 can be effectively eliminated. You can
多倍圧回路46はスイッチング回路23から加えられる電圧
e12を次のように昇圧してフライバックトランス2の高
圧コイル12に加える。この昇圧動作を、第1図の回路を
抜き出して示されている等価的な第5図〜第7図に基づ
いて説明すると、まず、帰線期間Trにおいて、第5図の
aのルートで電流が流れ、第2のコンデンサ56にE12の
電圧が充電される(E12は電圧e12のピークの電圧値であ
る)。次に走査期間においては、第6図に示すbのルー
トで電流が流れ、第1のコンデンサ55にE12+E12の電圧
が充電される。次に再び帰線期間になると、第5図のc
のルートで電流が流れ、第3のコンデンサ57にはE12の
電圧と第1のコンデンサ55の電圧との加算電圧に相当す
る電圧が充電される。このような昇圧動作の繰り返しに
より最終的に第3のコンデンサ57には2(E12+EN)の
電圧が充電され、この電圧が高圧コイル12に加えられ
る。このENの電圧は加算電圧e1の波形の負の成分の電圧
である。つまり、第1図の回路で、多倍圧回路46は2倍
圧回路として機能している(交流成分を含めれば3倍圧
回路として機能するが、ENはE12に較べ十分に小さいの
で無視してよく、フライバックトランスの回路では2倍
圧回路と考えてよい)。The multiple voltage circuit 46 is the voltage applied from the switching circuit 23.
e 12 is boosted as follows and added to the high voltage coil 12 of the flyback transformer 2. This step-up operation will be described with reference to equivalent FIG. 5 to FIG. 7 extracted from the circuit of FIG. 1. First, in the blanking period Tr, the current is drawn by the route of a of FIG. Flows and the second capacitor 56 is charged with the voltage of E 12 (E 12 is the peak voltage value of the voltage e 12 ). Next, in the scanning period, a current flows through the route of b shown in FIG. 6, and the voltage of E 12 + E 12 is charged in the first capacitor 55. Next, in the retrace line period again, c in FIG.
A current flows through the route of, and the third capacitor 57 is charged with a voltage corresponding to the added voltage of the voltage of E 12 and the voltage of the first capacitor 55. By repeating such a boosting operation, the voltage of 2 (E 12 + E N ) is finally charged in the third capacitor 57, and this voltage is applied to the high voltage coil 12. This voltage of E N is the voltage of the negative component of the waveform of the added voltage e 1 . That is, in the circuit of FIG. 1, but multiple precision pressure circuit 46 functions as a triple pressure circuit if you include a function to have (alternating current component as a double pressure circuit, since E N is sufficiently small compared to the E 12 You can ignore it and think of it as a double voltage circuit in the flyback transformer circuit.
なお、制御トランジスタ43のカットオフ時には第7図に
示すようなルートで高圧電流IHが流れる。When the control transistor 43 is cut off, the high voltage current I H flows through the route shown in FIG.
一般にこの種の回路では、回路動作に際し、高圧出力電
圧EHが補正範囲を越えて大きくなった場合にも高圧出力
電流を流す必要がある場合があり、本実施例では、アノ
ードをABL側に、カソードを第1のダイオード51のカソ
ードと第2のダイオード52のアノードの接続部にそれぞ
れ接続するダイオード58を配置することで、その目的を
達成している。Generally, in this type of circuit, it may be necessary to flow a high voltage output current even when the high voltage output voltage E H exceeds the correction range during circuit operation.In this embodiment, the anode is connected to the ABL side. By arranging a diode 58 having a cathode connected to the connection portion of the cathode of the first diode 51 and the anode of the second diode 52, the object is achieved.
ところで、一般に、ブラウン管15の画面が明るい状態か
ら突然に暗い状態に変化するような場合、換言すれば、
高圧出力電流がほぼ最大値から急に零に変化するような
場合には制御トランジスタ43はカットオフとなる。この
カットオフ時には、多倍圧回路46中の第2のコンデンサ
56と第3のコンデンサ57に充電されている電荷は高圧コ
イル12を通って直ちに放電されるのであるが、第1のコ
ンデンサ55は第1図中、極板の右側がプラスに、極板の
左側がマイナス側となって電荷が充電されているため、
その充電電荷の放電ルートが閉ざされてしまうという不
都合が生じる。By the way, in general, when the screen of the CRT 15 suddenly changes from a bright state to a dark state, in other words,
When the high voltage output current suddenly changes from the maximum value to zero, the control transistor 43 is cut off. At the time of this cutoff, the second capacitor in the multiple voltage circuit 46
The electric charge charged in 56 and the third capacitor 57 is immediately discharged through the high voltage coil 12, but the first capacitor 55 is positive in the right side of the plate in FIG. Since the left side is the negative side and the electric charge is charged,
There is an inconvenience that the discharge route of the charge is closed.
このように放電ルートが閉ざされると、第1のコンデン
サ55は最大充電電圧のままとなっているので、制御トラ
ンジスタ43には同コンデンサ55の最大充電電圧と加算電
圧e1との和の電圧が加わることとなり、制御トランジス
タ43の逆耐圧が問題となる(制御トランジスタ43に逆耐
圧以上の電圧がかかり、同トランジスタ43の破壊の問題
が生じる)。When the discharge route is closed in this way, the first capacitor 55 remains at the maximum charging voltage, so the control transistor 43 receives the sum of the maximum charging voltage of the capacitor 55 and the added voltage e 1. As a result, the reverse breakdown voltage of the control transistor 43 becomes a problem (a voltage higher than the reverse breakdown voltage is applied to the control transistor 43, which causes a problem of destruction of the transistor 43).
本実施例はこのような問題を防止する観点から放電回路
60が設けられている。すなわち、この放電回路60を設け
ることにより、第8図に示すように、制御トランジスタ
43のカットオフ時には抵抗器61,ダイオード62,第1のコ
ンデンサ55,第3のダイオード53を順に通る経路で、前
記第1のコンデンサ55に充電されている電荷が速やかに
放電されることとなり、前記制御トランジスタ43の逆耐
圧上の問題は解消される。In this embodiment, a discharge circuit is provided from the viewpoint of preventing such a problem.
60 are provided. That is, by providing this discharge circuit 60, as shown in FIG.
At the time of cutoff of 43, the electric charge charged in the first capacitor 55 is promptly discharged in the path that passes through the resistor 61, the diode 62, the first capacitor 55, and the third diode 53 in this order. The problem of reverse breakdown voltage of the control transistor 43 is solved.
ところで、前記放電回路60には帰線期間と走査期間の両
期間において電流iが流れ、この電流の流れによる抵抗
器61での電力ロスが多少心配になる。By the way, the current i flows through the discharge circuit 60 during both the blanking period and the scanning period, and there is some concern about power loss in the resistor 61 due to the current flow.
しかし、帰線期間においては、抵抗器61の抵抗値を50K
Ωとしたとき、制御トランジスタ43のカットオフ時には
多倍圧回路46の出力端負荷インピーダンスは数100MΩに
もなり、抵抗器61の抵抗値は当該負荷インピーダンスに
較べ十分に小さく、したがって、抵抗器61による消費電
力はほとんど無視できる。However, during the blanking period, the resistance value of the resistor 61 is changed to 50K.
When the control transistor 43 is cut off, the load impedance at the output end of the multiple voltage circuit 46 becomes several 100 MΩ, and the resistance value of the resistor 61 is sufficiently smaller than the load impedance. The power consumption due to is almost negligible.
一方、走査期間においては第9図に示すルートで電流i
が流れるが、このとき、加算電圧発生コイル21で発生す
る加算電圧e1のピーク間の電圧(電圧パルス波形の山側
のピークと谷側のピーク間の電圧)が1000V程度のと
き、通常e1の負の成分の電圧(抵抗器61にかかる電圧)
ENは約100Vであり、抵抗器61の抵抗値が50kΩのとき、
同抵抗器61での電力ロスはせいぜい0.2W程度と小さく、
これも無視できる値である。したがって、抵抗器61での
電力ロスは実際にはほとんど問題となることがない。On the other hand, during the scanning period, the current i
However, at this time, when the voltage between the peaks of the added voltage e 1 generated by the added voltage generation coil 21 (the voltage between the peak on the peak side and the peak on the valley side of the voltage pulse waveform) is about 1000V, normally e 1 Voltage of negative component of (voltage across resistor 61)
E N is about 100V, and when the resistance value of resistor 61 is 50kΩ,
The power loss in the resistor 61 is as small as 0.2W at most,
This is also a value that can be ignored. Therefore, the power loss in the resistor 61 is practically not a problem.
上述したように、本実施例によれば、高圧出力電圧EHの
降下量に対応してスイッチング回路23のゲートを開く時
間△t1を制御しているから、EHの降下量が大きければそ
れだけゲートを開いている時間も長くなるので、そのEH
に加算される電圧e12も大きくなり、EHを一定化する方
向に回路が動作する。この高圧出力電圧EHの安定化の動
作に際し、検出電圧e6が基準電圧e5の三角波の始点位置
よりも低下したとき、つまりe6<0になったときには微
分回路50と第2のトランジスタ48との協働によって、制
御トランジスタ43のオン動作位置が帰線期間の始点位置
から△t13だけずらされ、e1の波形のピークとコレクタ
側の電流I1の波形のピークが一致する位置でそのI1の短
いパルス幅だけ制御トランジスタ43のゲートが開くよう
に制御されるものであるから、制御トランジスタ43のオ
ン時間が短いにもかかわらず大きな電圧e12が多倍圧回
路46を介して高圧コイル12に加えられることとなり、高
圧出力電圧EHの急激な減少は効果的に防止される。ま
た、この場合、制御トランジスタ43を帰線期間Trの全区
間に渡ってオンさせているのでなく、第2のトランジス
タ48がオンしている期間は制御トランジスタ43はオフす
るので制御トランジスタ43が最大限オン動作できる区間
は第2図の△t3に限定される。このように制御トランジ
スタ43のオン期間を短く限定することにより、同トラン
ジスタ43やドライブトランス42からの発熱を小さくで
き、また、消費電力の節減を図ることができ、さらに、
容量の小さいドライブトランス42によってもEHの安定化
の目的を十分に達成することができる。As described above, according to the present embodiment, the time Δt 1 for opening the gate of the switching circuit 23 is controlled corresponding to the drop amount of the high-voltage output voltage E H , so if the drop amount of E H is large. The time it takes to open the gate will be longer, so E H
The voltage e 12 added to the signal also increases, and the circuit operates in the direction of keeping E H constant. In the operation of stabilizing the high voltage output voltage E H , when the detection voltage e 6 is lower than the starting point position of the triangular wave of the reference voltage e 5 , that is, when e 6 <0, the differentiating circuit 50 and the second transistor In cooperation with 48, the ON operation position of the control transistor 43 is shifted by Δt 13 from the starting point position of the blanking period, and the peak of the waveform of e 1 and the peak of the waveform of the current I 1 on the collector side coincide with each other. Since the gate of the control transistor 43 is controlled to open by the short pulse width of I 1, the large voltage e 12 passes through the voltage multiplier circuit 46 despite the short ON time of the control transistor 43. As a result, the high voltage output voltage E H is effectively prevented from being suddenly decreased. Further, in this case, the control transistor 43 is not turned on during the entire blanking period Tr, but is turned off while the second transistor 48 is turned on. The interval in which the limit on operation is possible is limited to Δt 3 in FIG. By limiting the ON period of the control transistor 43 as described above, heat generation from the transistor 43 and the drive transformer 42 can be reduced, and power consumption can be reduced.
The drive transformer 42 having a small capacity can sufficiently achieve the purpose of stabilizing E H.
また、スイッチング回路23のスイッチ動作は制御トラン
ジスタ43のオン・オフ動作によって行われるが、オフ動
作はたとえベース側に動作電圧e11が印加されていても
走査期間に突入することで自動的にオフ動作となるの
で、スイッチングのオフ作用に関するかぎり、トランジ
スタ43の立ち下がり性能の良否は無関係となる。したが
って、同トランジスタ43の性能としてはオン動作の立ち
上がり性能のみを考慮すればよく、立ち下がり性能の悪
いトランジスタを使用しても良好なスイッチング動作を
行い得る。さらに、制御トランジスタ43に加える電圧e
11をドライブトランス42で降圧して加えているから、制
御トランジスタ43の耐圧を高耐圧のものにしなくてもよ
く、いわゆるVCBO規格上、約1500V程度の耐圧を有する
製品で十分目的を達成でき、使用するトランジスタ43の
コスト低減とトランジスタ形状の小型化を図ることが可
能となる。また、本実施例のようにドライブトランス42
を設けることによりドライブトランジスタ34のパワーロ
スを小さくすることができる。Further, the switching operation of the switching circuit 23 is performed by the on / off operation of the control transistor 43, but the off operation is automatically turned off by entering the scanning period even if the operating voltage e 11 is applied to the base side. Since the operation is performed, the fall performance of the transistor 43 is irrelevant as far as the switching off action is concerned. Therefore, as the performance of the transistor 43, it is sufficient to consider only the rising performance of the ON operation, and good switching operation can be performed even if a transistor having a poor falling performance is used. Further, the voltage e applied to the control transistor 43
Since 11 is stepped down by the drive transformer 42 and added, the control transistor 43 does not have to have a high withstand voltage, and a product with a withstand voltage of about 1500 V can achieve the purpose sufficiently according to the so-called V CBO standard. The cost of the transistor 43 used and the size of the transistor can be reduced. In addition, as in the present embodiment, the drive transformer 42
By providing the above, it is possible to reduce the power loss of the drive transistor 34.
さらに、高圧出力電圧の制御をフライバックトランスの
高圧側(二次側)で行っているため、偏向コイルの電圧
変動等に悪影響をおよぼすこともなく、したがって、画
面が劣化することもない。Further, since the high-voltage output voltage is controlled on the high-voltage side (secondary side) of the flyback transformer, it does not adversely affect the voltage fluctuation of the deflection coil and the like, and therefore the screen does not deteriorate.
さらに、本実施例は少ない回路構成で帰線期間内でのパ
ルス幅制御ができ、しかも、このパルス幅制御を帰線期
間内で行うものであるからスイッチング回路のスイッチ
ノイズが画面に現れる心配もなく、そのうえ、スイッチ
制御のため使用するトランジスタ等の発熱も少なくでき
る。Further, in this embodiment, the pulse width can be controlled within the blanking period with a small circuit configuration, and moreover, since this pulse width control is performed within the blanking period, the switching noise of the switching circuit may appear on the screen. In addition, the heat generation of the transistor used for switch control can be reduced.
さらに、本実施例では、加算電圧発生コイルと、基準電
圧発生回路に使用される制御電圧発生コイルとをフライ
バックトランスのコアに巻装して設けることができるか
ら、このコアを境界として回路全体をホット側とコール
ド側に交流的に絶縁することが容易となる。Further, in this embodiment, the added voltage generating coil and the control voltage generating coil used in the reference voltage generating circuit can be wound around the core of the flyback transformer. It becomes easy to insulate the hot side and the cold side in alternating current.
さらに、本実施例のスイッチング回路のアースを必ずし
もABL側のラインとする必要がないので、回路設計の自
由度を大きくすることが可能となる。Further, since the ground of the switching circuit of this embodiment does not necessarily have to be the line on the ABL side, the degree of freedom in circuit design can be increased.
本発明は上記実施例に限定されることはなく、様々な実
施の態様を採り得る。例えば、第1図に示す回路中、固
定抵抗器28,29,38やスイッチング回路23中のスナバ回路
を必要に応じ省略してもよい。The present invention is not limited to the above embodiments, and various modes of implementation can be adopted. For example, in the circuit shown in FIG. 1, the fixed resistors 28, 29, 38 and the snubber circuit in the switching circuit 23 may be omitted if necessary.
また、本実施例では多倍圧回路46として2倍圧回路を用
いているが、これを3倍圧、4倍圧等、異なる倍圧の回
路によって構成してもよい。Further, in the present embodiment, the double voltage circuit is used as the multiple voltage circuit 46, but it may be constituted by a circuit of different double voltage such as triple pressure, quadruple pressure, or the like.
さらに、上記実施例では加算電圧制御回路をパルス幅制
御方式の回路で構成しているが、これと異なり、他の方
式の回路で構成してもよい。Further, in the above embodiment, the added voltage control circuit is composed of the circuit of the pulse width control system, but unlike this, it may be composed of the circuit of another system.
さらに、第1図の回路で、高圧コイル12を多層の積層巻
きにしてもよく、このときは、第10図に示すように、各
層のコイル間にダイオード17を介設することになる。Further, in the circuit of FIG. 1, the high-voltage coil 12 may be a multi-layer laminated winding, in which case, as shown in FIG. 10, the diode 17 is provided between the coils of each layer.
さらに、上記実施例において、電圧検出部9は高圧出力
電圧EHを直接取り出して検出電圧e6を得ているが、高圧
出力電圧を取り出して間接的に検出電圧e6を得るように
してもよい。この場合は、取り出した高圧出力電流をAB
L側から抵抗器を介して比較増幅器22に導入することに
なり、多少の回路変更が必要になる。Further, in the above embodiment, the voltage detection unit 9 directly takes out the high voltage output voltage E H to obtain the detection voltage e 6 , but it is also possible to take out the high voltage output voltage and indirectly obtain the detection voltage e 6. Good. In this case, the extracted high-voltage output current is AB
Since it is introduced from the L side to the comparison amplifier 22 via a resistor, some circuit changes are required.
さらに、上記実施例では放電回路60を抵抗器61とダイオ
ード62によって構成したが、他の回路、例えば、一般的
な特性をもつ通常のサーミスタや正特性サーミスタ、あ
るいはツェナーダイオード等の回路素子を用いて構成し
てもよい。Further, in the above embodiment, the discharge circuit 60 is composed of the resistor 61 and the diode 62, but other circuits, for example, a normal thermistor or a positive temperature coefficient thermistor having general characteristics, or a circuit element such as a Zener diode is used. You may comprise.
本発明は以上説明したように、高圧出力電流IHが流れる
ことによって高圧出力電圧EHが降下したときには、加算
電圧を制御し、その高圧出力電圧EHの降下分に対応した
補正電圧を多倍圧回路を介して高圧コイルに加えるもの
であるから、電圧降下分に相当する電圧が高圧コイルに
補充されることとなり、これにより高圧出力電圧の安定
化が図れ、画面の歪みを効果的に防止することができ
る。このことは、高圧発生回路の出力インピーダンスを
極めて小さくすることに結びつき、これにより、画質の
高精細化の要求に十分応え得るものとなる。また、加算
電圧制御回路から出力された補正電圧は多倍圧回路で昇
圧して高圧コイルに加えるようにしているので、例え
ば、多倍圧回路の倍数をN倍とし、高圧出力電圧の降下
量補償に必要な電圧をEVとすると、加算電圧制御回路か
ら出力する補正電圧、つまり、加算電圧発生コイルで発
生する電圧はEV/NとEVよりも小さい電圧でよく、その
分、加算電圧制御回路中に使用される回路素子の耐圧を
小さくできるので、これらの回路素子の小型化およびコ
スト低減を達成できる。The invention as described above, when the high output voltage E H by flowing high voltage output current I H drops controls the addition voltage, the correction voltage corresponding to the drop of the high voltage output voltage E H multi Since the voltage is applied to the high-voltage coil via the voltage doubler circuit, the voltage corresponding to the voltage drop is replenished to the high-voltage coil, which stabilizes the high-voltage output voltage and effectively distorts the screen. Can be prevented. This leads to an extremely small output impedance of the high-voltage generating circuit, which makes it possible to sufficiently meet the demand for higher definition of image quality. Further, since the correction voltage output from the added voltage control circuit is boosted by the multiple voltage circuit and applied to the high voltage coil, for example, the multiple of the multiple voltage circuit is set to N times, and the drop amount of the high voltage output voltage is increased. If the voltage required for compensation is E V , the correction voltage output from the addition voltage control circuit, that is, the voltage generated by the addition voltage generation coil may be a voltage smaller than E V / N and E V. Since the withstand voltage of the circuit elements used in the voltage control circuit can be reduced, downsizing and cost reduction of these circuit elements can be achieved.
また、ブラウン管の画面が「明」から「暗」に急変した
ときに、多倍圧回路に電荷が充電されたままになってい
るコンデンサがあっても、このコンデンサの充電電荷は
放電回路によって速やかに放電されるから、加算電圧制
御回路中の例えばトランジスタ等の回路素子に大きな逆
耐圧以上の電圧が加わることがなく、これにより、当該
回路素子の保護を十分に図ることができる。In addition, even if there is a capacitor that remains charged in the multiple voltage circuit when the screen of the cathode ray tube suddenly changes from "bright" to "dark", the charged charge of this capacitor is quickly discharged by the discharge circuit. Therefore, a voltage higher than a large reverse withstand voltage is not applied to a circuit element such as a transistor in the added voltage control circuit, and thus the circuit element can be sufficiently protected.
第1図は本発明の一実施例を示す回路図、第2図は第1
図に示す回路の各部の波形図、第3図は微分回路と第2
のトランジスタとが無い場合のe6<0の条件下における
各回路部分の動作波形図、第4図は微分回路と第2のト
ランジスタが設けられている第1図の回路のe6<0の条
件下における各回路部分の動作波形図、第5図乃至第7
図は多倍圧回路の動作説明図、第8図は放電回路の放電
経路を示す説明図、第9図は走査期間における放電回路
の電流の流れを示す説明図、第10図は従来の高圧発生回
路を示す回路図、第11図は積層タイプの高圧コイルを用
いたフライバックトランスの半断面図、第12図は第11図
に示す高圧コイルの結線図、第13図はブラウン管のアノ
ードに加える高圧出力電圧EHと高圧電流IHとの関係を高
圧コイルが積層巻きの場合とセクション巻きの場合とで
比較した特性比較図、第14図は高圧出力電流IHの分流手
段が設けられている第10図の回路の高圧出力電圧EHと高
圧電流IHとの関係を示す特性図である。 1……水平偏向出力回路、2……フライバックトラン
ス、3……基準電圧発生回路、4……水平出力トランジ
スタ、5……ダンパーダイオード、6……共振コンデン
サ、7……水平偏向コイル、8……S字補正コンデン
サ、9……電圧検出部、10……コア、11……低圧コイ
ル、12……高圧コイル、13……入力電源、14……高圧整
流ダイオード、15……ブラウン管、16……アノード、17
……ダイオード、18……固定抵抗器、19……入力タッ
プ、20……可変抵抗器、21……加算電圧発生コイル、22
……比較増幅器、23……スイッチング回路、24……出力
タップ、25……制御電圧発生コイル、26……整流器、27
……矩形波出力回路、28,29……固定抵抗器、31……積
分回路、32……増幅器、33……クリップ回路、34……ド
ライブトランジスタ、35,36……ダイオード、37,38……
抵抗器、39……スイッチング動作制御回路、40……コン
デンサ、41……駆動電源、42……ドライブトランス、43
……制御トランジスタ、44……一次コイル、45……二次
コイル、46……多倍圧回路、47……第1のトランジス
タ、48……第2のトランジスタ、50……微分回路、51…
…第1のダイオード、52……第2のダイオード、53……
第3のダイオード、54……反転増幅器、55……第1のコ
ンデンサ、56……第2のコンデンサ、57……第3のコン
デンサ、58……ダイオード、60……放電回路、61……抵
抗器、62……ダイオード。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
Waveform diagram of each part of the circuit shown in the figure, and FIG.
Operation waveform diagram of each circuit portion under the condition of e 6 <0 when there is no transistor of FIG. 4, and FIG. 4 shows e 6 <0 of the circuit of FIG. 1 in which the differentiation circuit and the second transistor are provided. Operating waveform diagrams of each circuit portion under conditions, FIGS. 5 to 7
FIG. 8 is an explanatory view of the operation of the multiple voltage circuit, FIG. 8 is an explanatory view showing the discharge path of the discharge circuit, FIG. 9 is an explanatory view showing the current flow of the discharge circuit during the scanning period, and FIG. 10 is a conventional high voltage. FIG. 11 is a circuit diagram showing a generating circuit, FIG. 11 is a half sectional view of a flyback transformer using a laminated type high voltage coil, FIG. 12 is a connection diagram of the high voltage coil shown in FIG. 11, and FIG. 13 is an anode of a cathode ray tube. Fig. 14 is a characteristic comparison diagram comparing the relationship between the applied high voltage output voltage E H and the high voltage current I H when the high voltage coil is laminated winding and section winding, and Fig. 14 shows a means for dividing the high voltage output current I H. 11 is a characteristic diagram showing the relationship between the high voltage output voltage E H and the high voltage current I H of the circuit of FIG. 1 ... Horizontal deflection output circuit, 2 ... Flyback transformer, 3 ... Reference voltage generation circuit, 4 ... Horizontal output transistor, 5 ... Damper diode, 6 ... Resonant capacitor, 7 ... Horizontal deflection coil, 8 ...... S-shaped correction capacitor, 9 ...... Voltage detector, 10 ...... Core, 11 ...... Low voltage coil, 12 ...... High voltage coil, 13 ...... Input power supply, 14 ...... High voltage rectifier diode, 15 ...... CRT, 16 ...... Anode, 17
…… Diode, 18 …… Fixed resistor, 19 …… Input tap, 20 …… Variable resistor, 21 …… Addition voltage generation coil, 22
…… Comparison amplifier, 23 …… Switching circuit, 24 …… Output tap, 25 …… Control voltage generating coil, 26 …… Rectifier, 27
…… Square wave output circuit, 28,29 …… Fixed resistor, 31 …… Integrator circuit, 32 …… Amplifier, 33 …… Clip circuit, 34 …… Drive transistor, 35,36 …… Diode, 37,38… …
Resistor, 39 …… Switching operation control circuit, 40 …… Capacitor, 41 …… Drive power supply, 42 …… Drive transformer, 43
...... Control transistor, 44 …… Primary coil, 45 …… Secondary coil, 46 …… Multiple voltage circuit, 47 …… First transistor, 48 …… Second transistor, 50 …… Differentiation circuit, 51 ・ ・ ・
… First diode, 52 …… Second diode, 53 ……
Third diode, 54 ... Inverting amplifier, 55 ... First capacitor, 56 ... Second capacitor, 57 ... Third capacitor, 58 ... Diode, 60 ... Discharge circuit, 61 ... Resistor Vessel, 62 ... diode.
Claims (1)
ックパルスをフライバックトランスで昇圧し、高圧出力
電圧を同トランスを構成する高圧コイルの高圧側からブ
ラウン管のアノードに加える高圧発生回路において、フ
ライバックトランスのコアに巻装され加算電圧を発生す
る加算電圧発生コイルと、この加算電圧発生コイルで発
生した加算電圧を制御し、前記高圧出力電圧の降下量が
大きくなるにしたがって大きくなる補正電圧を出力する
加算電圧制御回路と、複数のコンデンサとダイオードを
有して構成され前記加算電圧制御回路からの補正電圧を
昇圧してその昇圧出力を高圧コイルを介してブラウン管
のアノードに加える多倍圧回路と、高圧コイルからブラ
ウン管のアノードに高圧出力電流が流れている最中に突
然その高圧出力電流がほぼ零に急減したときに前記多倍
圧回路のコンデンサのうちで充電されたままになってい
るコンデンサの電荷を放電させる放電回路と、を含むこ
とを特徴とする高圧発生回路。1. A high voltage generation circuit for boosting a flyback pulse applied from a horizontal deflection output circuit by a flyback transformer and applying a high voltage output voltage from a high voltage side of a high voltage coil constituting the transformer to an anode of a cathode ray tube. The added voltage generating coil wound around the core of the transformer to generate the added voltage and the added voltage generated by the added voltage generating coil are controlled to output a correction voltage that increases as the amount of drop of the high voltage output voltage increases. And a multiplying circuit which has a plurality of capacitors and diodes and which boosts the correction voltage from the adding voltage control circuit and adds the boosted output to the cathode of the cathode ray tube through the high voltage coil. , While the high voltage output current is flowing from the high voltage coil to the cathode of the cathode ray tube, High voltage generating circuit but which comprises an a discharge circuit for discharging electric charge of the capacitor that remain charged among capacitors of the multi-precision pressure circuit when sharply approximately zero.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63131934A JPH0681265B2 (en) | 1988-05-30 | 1988-05-30 | High voltage generation circuit |
| DE19883871737 DE3871737T2 (en) | 1987-12-04 | 1988-12-02 | HIGH VOLTAGE GENERATOR FOR TELEVISIONS. |
| EP19880120113 EP0319011B1 (en) | 1987-12-04 | 1988-12-02 | High voltage generating apparatus for television equipment |
| US07/279,173 US4968106A (en) | 1987-12-04 | 1988-12-02 | High voltage generating apparatus for television equipment |
| KR89007059A KR960008386B1 (en) | 1988-05-30 | 1989-05-26 | High-voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63131934A JPH0681265B2 (en) | 1988-05-30 | 1988-05-30 | High voltage generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300767A JPH01300767A (en) | 1989-12-05 |
| JPH0681265B2 true JPH0681265B2 (en) | 1994-10-12 |
Family
ID=15069629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63131934A Expired - Fee Related JPH0681265B2 (en) | 1987-12-04 | 1988-05-30 | High voltage generation circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0681265B2 (en) |
| KR (1) | KR960008386B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119870B1 (en) | 1998-11-27 | 2006-10-10 | Sanyo Electric Co., Ltd. | Liquid crystal display device having particular drain lines and orientation control window |
| KR100362636B1 (en) * | 2000-02-28 | 2002-12-12 | 주식회사 대원팝틴폼 | Power Supplier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59137672U (en) * | 1983-03-03 | 1984-09-13 | 株式会社東芝 | High pressure generator |
| JPS62105663U (en) * | 1985-12-24 | 1987-07-06 |
-
1988
- 1988-05-30 JP JP63131934A patent/JPH0681265B2/en not_active Expired - Fee Related
-
1989
- 1989-05-26 KR KR89007059A patent/KR960008386B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008386B1 (en) | 1996-06-26 |
| JPH01300767A (en) | 1989-12-05 |
| KR890017938A (en) | 1989-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0748034B1 (en) | Self-oscillating switching power supply with output voltage regulated from the primary side | |
| US7212416B2 (en) | Switching power supply device and switching method | |
| DE3032034A1 (en) | BARRIER SWINGER POWER SUPPLY | |
| US4968106A (en) | High voltage generating apparatus for television equipment | |
| JPS6031297B2 (en) | High pressure protection device | |
| US4144480A (en) | High voltage generating apparatus | |
| JPH0681265B2 (en) | High voltage generation circuit | |
| JP2009071997A (en) | Power converter and vehicular lamp | |
| JPH06113534A (en) | Power supply | |
| JP2006158073A (en) | Capacitor charge / discharge method and power converter | |
| US4435747A (en) | High voltage supply system for medical equipment | |
| WO1993001642A1 (en) | Electronic power supply unit | |
| US5933333A (en) | Switching power supply apparatus | |
| JPH0681264B2 (en) | High voltage generation circuit | |
| JPH0748799B2 (en) | High voltage generation circuit | |
| JPH01241979A (en) | High voltage generating circuit | |
| JP3694992B2 (en) | Flyback transformer | |
| JPH0586113B2 (en) | ||
| JPH01243670A (en) | High voltage generation circuit | |
| JPS6031325Y2 (en) | horizontal output device | |
| JPH01194760A (en) | High voltage generation circuit | |
| JPH01149578A (en) | High voltage generating circuit | |
| JPH0585104B2 (en) | ||
| JP2000340383A (en) | Discharge lamp lighting device | |
| KR19990030162A (en) | Flyback transformer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |