JPH0680702B2 - How to attach the IC chip to the board - Google Patents
How to attach the IC chip to the boardInfo
- Publication number
- JPH0680702B2 JPH0680702B2 JP61202548A JP20254886A JPH0680702B2 JP H0680702 B2 JPH0680702 B2 JP H0680702B2 JP 61202548 A JP61202548 A JP 61202548A JP 20254886 A JP20254886 A JP 20254886A JP H0680702 B2 JPH0680702 B2 JP H0680702B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder
- substrate
- integrated circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W72/07221—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W90/724—
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、IC（集積回路）を基板に取付ける方法の改善
に関するものである。TECHNICAL FIELD The present invention relates to an improvement in a method of mounting an IC (integrated circuit) on a substrate.
［従来の技術］ 集積回路にはICチップを基板に取付けた構成のものがあ
る。集積回路では、ミクロン単位の寸法でパターンが形
成されているため、ICチップは基板に対して高精度で位
置決めされていることが望ましい。[Prior Art] Some integrated circuits have a structure in which an IC chip is mounted on a substrate. In the integrated circuit, since the pattern is formed in the size of micron unit, it is desirable that the IC chip is positioned with high accuracy with respect to the substrate.
従来、このような位置決めに用いる装置として、例え
ば、第４図に示すようなマスク・アライナがあった。Conventionally, as an apparatus used for such positioning, for example, there has been a mask aligner as shown in FIG.
図で、１はXYステージであり、XY方向（Ｘ−Ｘ′方向と
それと直交する方向）に位置が可変である。In the figure, reference numeral 1 is an XY stage, and its position is variable in the XY directions (the XX 'direction and the direction orthogonal thereto).
２はステージ１上に載せられた基板、３は基板２に接着
剤４で接着されたICチップである。Reference numeral 2 is a substrate mounted on the stage 1, and 3 is an IC chip adhered to the substrate 2 with an adhesive 4.
５はICチップ３に形成するパターンが画かれた基準マス
クである。Reference numeral 5 is a reference mask on which a pattern to be formed on the IC chip 3 is drawn.
６は紫外線を照射する照射源である。この照射源６は接
着剤４を溶かすのに用いる。An irradiation source 6 irradiates ultraviolet rays. The irradiation source 6 is used to melt the adhesive 4.
７はコントローラであり、XYステージ１の位置と照射源
６の駆動を制御する。A controller 7 controls the position of the XY stage 1 and the drive of the irradiation source 6.
このような装置で、基準マスク５に対して基板２とチッ
プ３を位置合わせし、接着剤４で固定する。With such an apparatus, the substrate 2 and the chip 3 are aligned with respect to the reference mask 5 and fixed with the adhesive 4.
［発明が解決しようとする問題点］ このようなマスクアライナでは、接着剤４が硬化する前
に、ICチップ３を基板２に対して位置決めする。この位
置決めは、ピンセット８を用いて手動で行ったり、精密
駆動装置を用いて行ったりしていた。[Problems to be Solved by the Invention] In such a mask aligner, the IC chip 3 is positioned with respect to the substrate 2 before the adhesive 4 is cured. This positioning has been performed manually by using the tweezers 8 or by using a precision driving device.
しかし、手動による位置決めでは精度に限界があり、ま
た精密駆動装置による位置決めでは機構が極めて複雑に
なるという問題点が生ずる。However, there is a problem that the accuracy is limited in the manual positioning, and the mechanism becomes extremely complicated in the positioning by the precision driving device.
本発明は上述した問題点を解決するためになされたもの
であり、簡単な構成により高精度でICチップを位置決め
できるICチップの基板への取付け方法を提供することを
目的とする。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an IC chip mounting method capable of positioning an IC chip with high accuracy with a simple configuration.
［問題点を解決するための手段］ 本発明は、 ICチップを基板面上の所定の位置に取付ける方法におい
て、 前記基板とICチップについて、 一方にはICチップの取付け位置に応じた位置に球形状の
半田で構成した半田バンプを形成するとともに、他方に
は前記半田バンプと対向する位置に半田で構成されてい
て半田バンプを受け得る凹型状の半田パターンを形成
し、 前記半田バンプを半田パターンに挿入した状態で半田部
分を加熱して溶融し、半田の表面張力を利用してICチッ
プと基板の間の位置決めをすることを特徴とするICチッ
プの基板への取付け方法である。[Means for Solving Problems] The present invention provides a method for mounting an IC chip at a predetermined position on a substrate surface, wherein one of the substrate and the IC chip is a ball at a position corresponding to the mounting position of the IC chip. In addition to forming a solder bump formed of shaped solder, a concave solder pattern that is formed of solder and that can receive the solder bump is formed at a position facing the solder bump on the other side, and the solder bump is formed into a solder pattern. The method for attaching an IC chip to a substrate is characterized in that the solder portion is heated and melted in a state of being inserted into the IC chip, and the surface tension of the solder is used to perform positioning between the IC chip and the substrate.
［実施例］ 以下、図面を用いて本発明を説明する。[Examples] The present invention will be described below with reference to the drawings.
第１図は本発明にかかるICチップの基板への取付け方法
の一実施例に用いる基板とICチップの構成断面図であ
る。FIG. 1 is a cross-sectional view of the configuration of a substrate and an IC chip used in one embodiment of a method of attaching an IC chip to a substrate according to the present invention.
図で、10はICチップ、20は基板である。ICチップ10の表
面と裏面には絶縁層11が形成されている。表面は回路パ
ターン面になっていて、絶縁層11の下には集積回路例え
ばセンサ部の集積回路12が形成されている。裏面は基板
20への取付け面になっていて、センサ部12に対して所定
の関係の位置に半田で構成された球形状の半田バンプ13
が形成されている。14はクロム層であり、半田バンプ13
とICチップ10の裏面の間に形成されている。In the figure, 10 is an IC chip and 20 is a substrate. An insulating layer 11 is formed on the front surface and the back surface of the IC chip 10. The surface is a circuit pattern surface, and an integrated circuit, for example, an integrated circuit 12 of a sensor portion is formed under the insulating layer 11. The back side is the substrate
The ball-shaped solder bumps 13 made of solder are provided on the mounting surface of the sensor unit 12 at predetermined positions with respect to the sensor unit 12.
Are formed. 14 is a chrome layer, and solder bumps 13
And the back surface of the IC chip 10 are formed.
このような構成のICチップ10は、例えば第２図に示すよ
うな両面露光器を用いて製造される。すなわち、この露
光器は、ミラーＭを利用してICチップ10の両面に光を当
て、両面の光の当たる位置のずれを光学的合回路Ａを覗
いて検知し、ずれが０になるように光学的合成回路を調
整するものである。The IC chip 10 having such a structure is manufactured using, for example, a double-sided exposure device as shown in FIG. That is, this exposure device applies light to both sides of the IC chip 10 using the mirror M, detects the deviation of the position where the light hits on both sides through the optical composite circuit A, and makes the deviation zero. It adjusts the optical composition circuit.
再び第１図にもどり、基板20には、ICチップ10の取付け
位置に応じた位置であって半田バンプ13に対向する位置
に凹部21が設けられている。この凹部11上にはクロム層
22が形成され、更にその上には半田バンプ13を受け得る
形状の半田パターン23が形成されている。Returning to FIG. 1 again, the substrate 20 is provided with a recess 21 at a position corresponding to the mounting position of the IC chip 10 and at a position facing the solder bump 13. A chromium layer is formed on the recess 11.
22 is formed, and a solder pattern 23 having a shape capable of receiving the solder bump 13 is further formed thereon.
このようなICチップの基板への取付けは次のようにして
行われる。The mounting of such an IC chip on the substrate is performed as follows.
すなわち、半田パターン23内に半田バンプ13が挿入され
るように基板20上にICチップ10を置く。この状態で、例
えば赤外線ヒータ等で半田バンプ13と半田パターン23を
加熱すると、半田が溶融し、溶融した半田の表面張力で
ICチップ10が基板20に対して位置決めされる。すなわ
ち、半田によりセルフ・アライメントされる。そして、
半田が冷えるとICチップの位置が固定される。That is, the IC chip 10 is placed on the substrate 20 so that the solder bumps 13 are inserted into the solder patterns 23. In this state, when the solder bump 13 and the solder pattern 23 are heated by, for example, an infrared heater, the solder is melted, and the surface tension of the melted solder is applied.
The IC chip 10 is positioned with respect to the substrate 20. That is, it is self-aligned with solder. And
When the solder cools, the IC chip position is fixed.
このとき、例えばp1＝p2＝p3となり、所望の位置決め精
度が得られる。At this time, for example, p 1 = p 2 = p 3 and the desired positioning accuracy is obtained.
このような半田のセルフ・アライメントによれば例えば
±10μｍの誤差範囲でICチップを位置決めできる。According to such self-alignment of solder, the IC chip can be positioned within an error range of ± 10 μm.
第３図は本発明にかかる方法の他の実施例に用いるICチ
ップと基板の構成断面図である。図で、第１図と同一の
ものは同一符号を付ける。FIG. 3 is a sectional view showing the configuration of an IC chip and a substrate used in another embodiment of the method according to the present invention. In the figure, the same parts as those in FIG. 1 are designated by the same reference numerals.
第３図では、ICチップ10の半田バンプ13が形成された面
と同一面側に受光部の集積回路12が設けられている。こ
のため、ICチップ10を基板20に取付けると、受光部12は
基板で覆われてしまう。そこで、基板20の受光部12と対
向する部分に穴が明けて入射開口部24を形成した。In FIG. 3, the integrated circuit 12 of the light receiving portion is provided on the same side as the surface of the IC chip 10 on which the solder bumps 13 are formed. Therefore, when the IC chip 10 is attached to the substrate 20, the light receiving section 12 is covered with the substrate. Therefore, the entrance opening 24 is formed by making a hole in the portion of the substrate 20 facing the light receiving portion 12.
このようなICチップと基板によっても第１図の実施例と
同様にしてセルフ・アライメントが行われる。Even with such an IC chip and substrate, self-alignment is performed in the same manner as in the embodiment of FIG.
なお、ICチップをアレイとして構成し、例えばフォトダ
イオードアレイ、LEDアレイ、ラインプリンタ用サーマ
ルヘッド等にしてもよい。The IC chip may be configured as an array, for example, a photodiode array, an LED array, a line printer thermal head, or the like.
また、バンプ13とパターン23を半田の替わりにAu−Si共
晶合金（金とシリコンの共晶合金）にしてもよい。Further, the bumps 13 and the patterns 23 may be made of Au—Si eutectic alloy (eutectic alloy of gold and silicon) instead of solder.
また、ICチップ10を基板20に取付けたときに半田バンプ
13によりICチップ10と基板20の間に生じる隙間にエポキ
シを充填してもよい。これによって、十分な取付け強度
を確保できる。Also, when the IC chip 10 is mounted on the substrate 20, solder bumps
Epoxy may be filled in the gap formed between the IC chip 10 and the substrate 20 by 13. Thereby, sufficient mounting strength can be secured.
また、ICチップ10に半田パターンを形成し、基板20に半
田バンプを形成した構成にしてもよい。Alternatively, a solder pattern may be formed on the IC chip 10 and solder bumps may be formed on the substrate 20.
また、第３図の実施例では集積回路12は受光部の集積回
路に限らず発光部、発熱部等の集積回路であってもよ
い。Further, in the embodiment shown in FIG. 3, the integrated circuit 12 is not limited to the integrated circuit of the light receiving portion, but may be an integrated circuit of a light emitting portion, a heat generating portion or the like.
また、第３図の実施例で入射開口部24を透明ガラスで構
成しても、基板20全体を透明ガラスで構成してもよい。Further, in the embodiment of FIG. 3, the entrance aperture 24 may be made of transparent glass, or the entire substrate 20 may be made of transparent glass.
［効果］ 本発明によれば、集積回路に対して位置決めされた半田
バンプと半田パターンを設け、ICチップの基板への取付
けの際には、溶融した半田の表面張力を利用してICチッ
プ10を位置決めしている。このため、半田のセルフ・ア
ライン効果を利用でき、簡単な構成により高精度でICチ
ップを位置決めできる。第１図の実施例では、集積回路
12と半田バンブ13の間、半田バンプ13と基板20の間で位
置決めがされているため、集積回路と半田バンプの形成
面が異なるICチップ10を基板20に対して位置決めでき
る。[Effect] According to the present invention, the solder bump and the solder pattern positioned with respect to the integrated circuit are provided, and when the IC chip is attached to the substrate, the surface tension of the molten solder is used to make the IC chip 10 Are positioned. Therefore, the self-alignment effect of the solder can be used, and the IC chip can be positioned with high accuracy with a simple configuration. In the embodiment of FIG. 1, an integrated circuit
Since the positioning is performed between 12 and the solder bump 13, and between the solder bump 13 and the substrate 20, it is possible to position the IC chip 10 on which the integrated circuit and the solder bump forming surface are different with respect to the substrate 20.
また、第３図の実施例では、基板20の集積回路12に対向
する位置が熱と光を通す構成になっているため、受光
部、発光部、発熱部等の集積回路と半田バンプの形勢面
が同一のICチップを基板に取付けることができる。Further, in the embodiment of FIG. 3, since the position of the substrate 20 facing the integrated circuit 12 is configured to allow heat and light to pass therethrough, the patterns of the integrated circuit such as the light receiving portion, the light emitting portion, the heat generating portion and the solder bumps are formed. IC chips with the same surface can be mounted on the board.
第１図は本発明にかかる方法の一実施例に用いる基板と
ICチップの構成断面図、第２図は第１図のICチップの製
造に用いる装置の一例を示した図、第３図は本発明にか
かる方法の他の実施例に用いる基板とICチップの構成断
面図、第４図はICチップを基板に取付けるのに用いる装
置の一例を示した図である。 10…ICチップ、13…半田バンプ、20…基板、23…半田パ
ターン。FIG. 1 shows a substrate used in one embodiment of the method according to the present invention.
FIG. 2 is a sectional view showing the structure of an IC chip, FIG. 2 is a view showing an example of an apparatus used for manufacturing the IC chip of FIG. 1, and FIG. FIG. 4 is a structural cross-sectional view showing an example of an apparatus used for mounting an IC chip on a substrate. 10 ... IC chip, 13 ... Solder bump, 20 ... Substrate, 23 ... Solder pattern.
Claims (1)
る方法において、 前記基板とICチップについて、 一方にはICチップの取付け位置に応じた位置に球形状の
半田で構成した半田バンプを形成するとともに、他方に
は前記半田バンプと対向する位置に半田で構成されてい
て半田バンプを受け得る凹型状の半田パターンを形成
し、 前記半田バンプを半田パターンに挿入した状態で半田部
分を加熱して溶融し、半田の表面張力を利用してICチッ
プと基板の間の位置決めをすることを特徴とするICチッ
プの基板への取付け方法。1. A method for mounting an IC chip at a predetermined position on a substrate surface, wherein one of the substrate and the IC chip has a solder bump formed of spherical solder at a position corresponding to the mounting position of the IC chip. On the other hand, the other side is formed with a concave solder pattern that is made of solder at a position facing the solder bump and can receive the solder bump, and the solder portion is heated with the solder bump inserted in the solder pattern. Then, the IC chip is attached to the substrate by melting and melting, and the surface tension of the solder is used to position between the IC chip and the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202548A JPH0680702B2 (en) | 1986-08-28 | 1986-08-28 | How to attach the IC chip to the board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202548A JPH0680702B2 (en) | 1986-08-28 | 1986-08-28 | How to attach the IC chip to the board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6356922A JPS6356922A (en) | 1988-03-11 |
| JPH0680702B2 true JPH0680702B2 (en) | 1994-10-12 |
Family
ID=16459324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202548A Expired - Lifetime JPH0680702B2 (en) | 1986-08-28 | 1986-08-28 | How to attach the IC chip to the board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680702B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758149A (en) * | 1993-08-11 | 1995-03-03 | Nec Corp | Chip component mounting method |
| WO2005024945A1 (en) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | Integrated circuit component and mounting method |
| JP2008244180A (en) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | Mounting structure and manufacturing method thereof |
| JP6311642B2 (en) * | 2015-04-23 | 2018-04-18 | 三菱電機株式会社 | Manufacturing method of wavelength division multiplexing optical communication module |
| JP6538596B2 (en) * | 2016-03-14 | 2019-07-03 | 東芝メモリ株式会社 | METHOD FOR MANUFACTURING ELECTRONIC COMPONENT AND APPARATUS FOR MANUFACTURING ELECTRONIC COMPONENT |
-
1986
- 1986-08-28 JP JP61202548A patent/JPH0680702B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356922A (en) | 1988-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631191A (en) | Method for connecting a die to electrically conductive traces on a flexible lead-frame | |
| JP6361298B2 (en) | Optical waveguide device and manufacturing method thereof | |
| US6441402B2 (en) | Optical electronic apparatus and method for producing the same | |
| TWI438942B (en) | A light source device and a backlight, an exposure apparatus, and an exposure method using the same | |
| KR20050084487A (en) | Selective underfill for flip chips and flip-chip assemblies | |
| JP2002534710A (en) | Integrated micro-electro-mechanical alignment and locking device and method of manufacturing fiber optic module | |
| JPH09138325A (en) | Optical fiber packaging structure and its production | |
| JPH05299471A (en) | Bonding method and bonding apparatus | |
| JPH0680702B2 (en) | How to attach the IC chip to the board | |
| JP3189268B2 (en) | Component mounting equipment | |
| JP2008205003A (en) | Mounting method, mounting body and substrate | |
| JPH11121517A (en) | Semiconductor element mounting apparatus and mounting method | |
| US6812949B1 (en) | Imaging apparatus and method for exposing a photosensitive material | |
| JP2918423B2 (en) | Imaging device | |
| JPH05114800A (en) | Electronic component mounting method and mounting apparatus | |
| JP2770803B2 (en) | Electronic component mounting equipment | |
| KR100809669B1 (en) | Manual Alignment Connection Method of Photoelectric Module Using Laser Local Heating | |
| JP2008227409A (en) | Joining apparatus and joining method | |
| JP3490992B2 (en) | Ultrasonic head for flip chip connection | |
| JPS5848489A (en) | Fixing method of minute part | |
| JPS62293213A (en) | Lens fixing method | |
| JPH04184951A (en) | Semiconductor element mounting method | |
| JP2000183273A (en) | Method and device for mounting integrated circuit | |
| JP3589013B2 (en) | Solder reflow method and solder reflow device | |
| JPH09312440A (en) | Method and apparatus for manufacturing optical element mounted module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |