[go: up one dir, main page]

JPH067426B2 - Auto slice circuit - Google Patents

Auto slice circuit

Info

Publication number
JPH067426B2
JPH067426B2 JP58119718A JP11971883A JPH067426B2 JP H067426 B2 JPH067426 B2 JP H067426B2 JP 58119718 A JP58119718 A JP 58119718A JP 11971883 A JP11971883 A JP 11971883A JP H067426 B2 JPH067426 B2 JP H067426B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
input
slicer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58119718A
Other languages
Japanese (ja)
Other versions
JPS6013362A (en
Inventor
孝憲 妹尾
伸悦 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58119718A priority Critical patent/JPH067426B2/en
Publication of JPS6013362A publication Critical patent/JPS6013362A/en
Publication of JPH067426B2 publication Critical patent/JPH067426B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、磁気又は光記録装置に用いることのできる、
媒体に記録されたデジタル信号を読み出して得られる信
号(以下、RF信号と称す)を波形整形して元のデジタ
ル信号にもどすオートスライス回路に関するものであ
る。
TECHNICAL FIELD OF THE INVENTION The present invention can be used in a magnetic or optical recording device.
The present invention relates to an auto-slice circuit that waveform-shapes a signal (hereinafter, referred to as an RF signal) obtained by reading a digital signal recorded on a medium and restores the original digital signal.

従来例の構成とその問題点 近年、コンパクトディスクなどの光又は磁気記録再生装
置では、オートスライス回路が重要になっている。
Configuration of Conventional Example and Problems Thereof In recent years, an auto slice circuit has become important in an optical or magnetic recording / reproducing apparatus such as a compact disc.

以下、図面を参照しながら従来のオートスライス回路に
ついて説明する。第1図は従来のオートスライス回路の
回路図であり、1はスライサ、2は積分回路で、入力信
号RFは、スライサ1に入力され、スライサ1の出力は
抵抗R4,R5、コンデンサC2および差動増幅器21よ
りなる積分回路2に入力される。積分回路2の出力は抵
抗R2を介してスライサ1に帰還される構成となってい
る。
A conventional auto slice circuit will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a conventional auto slicing circuit, in which 1 is a slicer, 2 is an integrating circuit, an input signal RF is input to a slicer 1, and an output of the slicer 1 is resistors R 4 , R 5 and a capacitor C. 2 and the differential amplifier 21 are input to the integrating circuit 2. The output of the integrating circuit 2 is fed back to the slicer 1 via the resistor R 2 .

以上のように構成されたオートスライス回路についてそ
の動作を以下に説明する。記録媒体より読み出されたR
F信号は、通常、記録媒体の周波数特性や、読み取り用
ヘッド(磁気ヘッド又は光検出器等)の周波数特性の
為、なまった波形になっており、これをスライサ1に通
す事により、元のデジタル信号(“0”,“1”のパル
ス信号)にもどしていた。
The operation of the auto slice circuit configured as described above will be described below. R read from the recording medium
The F signal usually has a blunted waveform due to the frequency characteristics of the recording medium and the frequency characteristics of the reading head (magnetic head, photodetector, etc.). By passing this through the slicer 1, the original The digital signals (pulse signals of "0" and "1") were returned.

このスライサとしては、入力レベルを所定レベルと比較
する2入力電圧コンパレータが一般的であるが、他の手
段として、第1図に示す如く、入力レベルをその動作点
と比較して“0“,“1”の信号に変える1入力リミッ
タ増幅器が使用可能である。スライサとしての動作は両
者に差がないので、以降ではリミッタ増幅器を用いた例
で説明する。従って、以下は1をリミッタアンプと称す
る。
As this slicer, a two-input voltage comparator for comparing an input level with a predetermined level is generally used, but as another means, as shown in FIG. 1, the input level is compared with its operating point to obtain "0", A 1-input limiter amplifier that converts to a "1" signal can be used. Since there is no difference between the two operations as a slicer, an example using a limiter amplifier will be described below. Therefore, hereinafter, 1 is referred to as a limiter amplifier.

RF信号の直流電位は記録媒体の駆動系の変動や、記録
媒体上のゴミ傷等の為に変動するので、リミッタアンプ
1に周波数低域成分の負帰還をかけ、リミッタアンプ1
の動作点が常に入力RF信号の振巾の中心に来る様にし
て用いていた。
The DC potential of the RF signal fluctuates due to fluctuations in the drive system of the recording medium, dust scratches on the recording medium, etc. Therefore, negative feedback of the low frequency component is applied to the limiter amplifier 1 to limit it.
The operating point was always located at the center of the amplitude of the input RF signal.

第1図に従って順に説明すると、直流変動成分を持った
RF信号はコンデンサC1により直流分をカットされ、
抵抗R1を通してリミッタアンプ1の入力に加えられる
が、C1,R1でほぼ決まる周波数以上の成分については
遮断されず、なお直流変動成分を持っている。
Referring to FIG. 1 in order, the RF signal having a DC fluctuation component has its DC component cut by the capacitor C 1 ,
Although it is added to the input of the limiter amplifier 1 through the resistor R 1, the component having a frequency higher than the frequency substantially determined by C 1 and R 1 is not cut off, and still has a DC fluctuation component.

第2図(a)の左端に、このRF信号を時間抽上で拡大し
た図を示す。このRF信号はリミッタアンプ1により、
第2図(b)に示す様にデジタル信号DSにもどされる。
この時のリミッタアンプ1の動作点は図中のSLのライ
ンで示されている。
At the left end of FIG. 2 (a), an enlarged view of this RF signal by time extraction is shown. This RF signal is output by the limiter amplifier 1.
It is returned to the digital signal DS as shown in FIG. 2 (b).
The operating point of the limiter amplifier 1 at this time is shown by the line SL in the figure.

磁気や光記録される信号は、一般に装置の周波数特性の
為、直流成分を持たないFM,MFM,3PM,EFM
などの変調信号が用いられているので、リミッタアンプ
1の出力信号DSを抵抗R4、コンデンサC2で構成され
る積分器22を通すと、その出力は入力デジタル信号D
Sの振巾の1/2の電圧を中心とし、前記直流変動成分を
持った信号が得られる。これを信号DSの振巾の1/2の
定電圧源VRに入力の一端を接続した差動アンプ21お
よび加算抵抗R2を介してリミッタアンプ1に負帰還し
てやると、RF信号の振巾中心が常にリミッタアンプ1
の動作点に一致する様になる。これを便宜上、リミッタ
アンプの動作点を変動させてRF信号の中心に合わせる
様に図を描くと、第2図のスライスレベルSLとなる。
即ち、このスライスレベルSLより電圧の高いRF信号
はデジタル信号DSの“1”に、低い信号は“0”に変
換される。
Signals that are magnetically or optically recorded generally have frequency characteristics of the device, so FM, MFM, 3PM, EFM that does not have a DC component.
Since a modulated signal such as is used, the output signal DS of the limiter amplifier 1 is passed through an integrator 22 composed of a resistor R 4 and a capacitor C 2 , and its output is the input digital signal D.
A signal having the DC fluctuation component is obtained centering on the voltage of 1/2 of the amplitude of S. When this is negatively fed back to the limiter amplifier 1 via the differential amplifier 21 having one end of the input connected to the constant voltage source VR having a half of the amplitude of the signal DS and the adding resistor R 2 , the amplitude center of the RF signal is obtained. Is always a limiter amplifier 1
It comes to match the operating point of. For the sake of convenience, when the diagram is drawn such that the operating point of the limiter amplifier is changed to match the center of the RF signal, the slice level SL shown in FIG. 2 is obtained.
That is, the RF signal having a voltage higher than the slice level SL is converted into "1" of the digital signal DS, and the low signal thereof is converted into "0".

しかしながら、上記のような構成においては、入力RF
信号が媒体への塵埃の付着、損傷などの為に欠落する
と、これをドロップアウトと称するが、スライスレベル
は抵抗R4、コンデンサC2で決まる時定数t1の遅れを
持って入力RFに追従する。従って、このt1間のRF
信号は正しい電圧でスライスされず、出力デジタル信号
DSは誤った位相を持ち、これから再生されるクロック
信号も位相誤差を持ち、正しくデータを再生できなくな
る。
However, in the above configuration, the input RF
When a signal is dropped due to dust adhering to the medium, damage, etc., this is called dropout, but the slice level follows the input RF with a delay of a time constant t 1 determined by the resistor R 4 and the capacitor C 2. To do. Therefore, the RF during this t 1
The signal is not sliced with the correct voltage, the output digital signal DS has an incorrect phase, and the clock signal to be reproduced from this also has a phase error, which prevents correct data reproduction.

オートスライスの時定数は大きい程、スライスレベルS
Lは安定し、スライス後のデジタル信号SLはジッタが
少なくなるが、逆にドロップアウトが発生すると、回復
に多大の時間を要し、その間のデータが誤ってしまうと
云う重大な問題を有していた。
The larger the time constant of auto slicing, the higher the slice level S
L is stable, and the digital signal SL after slicing has less jitter, but conversely, if dropout occurs, it takes a lot of time to recover, and there is a serious problem that the data during that time is erroneous. Was there.

発明の目的 本発明の目的は、かかるドロップアウトを検出するドロ
ップアウト検出回路を持ち、その検出出力により、スラ
イスレベルを保持する事により、ドロップアウト後の回
復を非常に速やかに行わせる事を可能とせしめ、データ
の誤り期間を最小限にとどめる事を可能とするオートス
ライス回路を提供することである。
Object of the invention An object of the present invention is to have a dropout detection circuit for detecting such dropout, and by holding the slice level by the detection output, it is possible to perform recovery very quickly after dropout. At the same time, it is an object of the present invention to provide an auto-slicing circuit that can minimize the error period of data.

発明の構成 本発明のオートスライス回路は、入力信号と積分回路の
出力信号との加算を行なうリミッタ増幅器を有し、前記
入力信号が所定レベルより高いか低いかによってデジタ
ル“1”または“0”を出力するスライサと、 そのスライサの出力信号を積分して得られる直流成分と
所定レベルとの差信号を前記スライサに帰還する前記積
分回路と、 前記入力信号が途絶えた事を検出するドロップアウト検
出回路と、 そのドロップアウト検出回路の検出出力により前記積分
回路の出力を一定に保持するスイッチ手段とを具備し、 前記積分回路は、逆相増幅器の出力を積分用コンデンサ
で入力側へ帰還する完全積分形の積分器を用いて構成す
るとともに、 前記スイッチ手段は、前記積分器の入力側を一定電圧源
に接続して、前記積分回路の出力を一定に保持する様に
接続されたスイッチを含めて構成したものであり、これ
により、ドロップアウト後の回復をすみやかに行いうる
ものである。
The auto slicing circuit of the present invention has a limiter amplifier for adding an input signal and an output signal of an integrating circuit, and digital "1" or "0" depending on whether the input signal is higher or lower than a predetermined level. A slicer that outputs the output signal of the slicer, the integration circuit that returns a difference signal between a DC component obtained by integrating the output signal of the slicer and a predetermined level to the slicer, and a dropout detection that detects that the input signal is interrupted. Circuit, and switch means for holding the output of the integrator circuit constant by the detection output of the dropout detector circuit, the integrator circuit is configured to feed back the output of the negative phase amplifier to the input side with an integrating capacitor. The switch means is configured by using an integrator of integration type, and the input side of the integrator is connected to a constant voltage source so that the output of the integrator circuit is connected. The are those configured by including switches connected so as to hold constant, thereby, those which can quickly perform recovery after the dropout.

実施例の説明 以下、本発明の実施例について、図面を参照しながら説
明する。
Description of Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第3図は本発明の一実施例に係るオートスライス回路の
回路図を示すものである。第3図において、1はスライ
サであるリミッタアンプ、2は積分回路、3はドロップ
アウト検出回路、SWはスイッチ手段である。
FIG. 3 is a circuit diagram of an auto slice circuit according to an embodiment of the present invention. In FIG. 3, 1 is a limiter amplifier which is a slicer, 2 is an integrating circuit, 3 is a dropout detection circuit, and SW is a switch means.

以上のように構成された本実施例のオートスライス回路
について以下その動作を説明する。
The operation of the auto slicing circuit of the present embodiment having the above configuration will be described below.

まず、入力RF信号は、直流遮断用コンデンサC1、加
算用抵抗R1を通ってリミッタアンプ1に加えられ、デ
ジタル信号DSに変換される。
First, the input RF signal is applied to the limiter amplifier 1 through the DC blocking capacitor C 1 and the adding resistor R 1 to be converted into a digital signal DS.

デジタル信号DSに含まれる直流変動成分は、抵抗
41,R42、コンデンサC2および増幅器21よりなる完
全積分回路により抽出され、加算用抵抗R2を通して、
リミッタアンプ1の入力側に負期間され、RF信号の振
巾の中点がリミッタアンプ1の動作点に一致する様にフ
ィードバックがかかる。
The DC fluctuation component included in the digital signal DS is extracted by the complete integration circuit including the resistors R 41 , R 42 , the capacitor C 2 and the amplifier 21, and is passed through the adding resistor R 2 .
A negative period is applied to the input side of the limiter amplifier 1, and feedback is applied so that the midpoint of the amplitude of the RF signal coincides with the operating point of the limiter amplifier 1.

一方、入力RF信号はドロップアウト検出回路3にも入
力され、RFの途絶えた期間だけ検出信号DOが出力さ
れ、ホールドスイッチSWをオンにする。
On the other hand, the input RF signal is also input to the dropout detection circuit 3, the detection signal DO is output only during the period when RF is stopped, and the hold switch SW is turned on.

ドロップアウト検出回路3の構成は、入力RF信号を検
波し、そのエンベロープのレベルが所定の値より低下す
る事をコンパレータで検出するものであり、周知の技術
である。小さな傷等でRFのレベルが若干下るだけで途
絶えない場合には検出信号を出さない様にドロップアウ
ト検出レベルが定められる。
The configuration of the dropout detection circuit 3 is a well-known technique in which an input RF signal is detected and a comparator detects that the level of the envelope is lower than a predetermined value. The dropout detection level is set so that the detection signal is not output when the RF level is slightly decreased due to a small scratch or the like and the RF level is not interrupted.

さて、ドロップアウトが発生する直前には、差動アンプ
21はそのプラス入力端子とマイナス入力端子の電圧が
等しくなる様にリミッタアンプ1にフィードバック出力
電圧を与えている。差動アンプ21のプラス入力端子に
は、デジタル信号DSの振巾の1/2の電圧が基準電圧源
VRより与えられている。オートスライス回路が正しく
動作すれば、再生されたデジタル信号DSはもともと直
流成分を含まない信号であるので、そのデューティの長
時間平均は50%となり、これを積分した出力電圧は基
準電圧VRと一致するはずである。抵抗R41,R42および
コンデンサC2の積分回路がこのデューティの長時間平
均を行い、その出力電圧が、差動アンプ21のマインス
入力端子に加えられている。そして、差動アンプ21の
出力は入力RF信号の直流変動成分を打消す様に働いて
いる。
Immediately before the dropout occurs, the differential amplifier 21 applies the feedback output voltage to the limiter amplifier 1 so that the voltage at its plus input terminal becomes equal to that at its minus input terminal. The positive input terminal of the differential amplifier 21 is supplied with a voltage half the amplitude of the digital signal DS from the reference voltage source VR. If the auto-slice circuit operates properly, the reproduced digital signal DS is originally a signal that does not include a DC component, so the long-term average of its duty is 50%, and the output voltage obtained by integrating this is equal to the reference voltage VR. Should do. The integrating circuit of the resistors R 41 and R 42 and the capacitor C 2 averages the duty for a long time, and the output voltage is applied to the mine input terminal of the differential amplifier 21. The output of the differential amplifier 21 works so as to cancel the DC fluctuation component of the input RF signal.

ドロップアウトが発生し、検出信号DOが出力される
と、スイッチSWが閉じられ、差動アンプ21のマイナ
ス入力端子側にも抵抗R42を通じて基準電圧VRが加え
られる。基準電圧VRの内部抵抗は抵抗R41に比べて十
分低いので、差動アンプ21の両入力は同一電圧VRと
なり、出力電圧はホールドされる。このホールドの時定
数は、差動アンプ21のオープンループゲインをAとす
ると、R42×C2のほぼA倍となり、通常の演算増幅器
でも直流ゲインは100dB程度はあるので、小さな時
定数(R41×C2)を用いても、非常に高精度のホール
ドが可能となる。
When dropout occurs and the detection signal DO is output, the switch SW is closed and the reference voltage VR is also applied to the minus input terminal side of the differential amplifier 21 through the resistor R 42 . Since the internal resistance of the reference voltage VR is sufficiently lower than that of the resistor R 41 , both inputs of the differential amplifier 21 have the same voltage VR and the output voltage is held. The time constant of this hold is approximately A times R 42 × C 2 when the open loop gain of the differential amplifier 21 is A, and even a normal operational amplifier has a DC gain of about 100 dB, so a small time constant (R Even with 41 × C 2 ), it is possible to hold with extremely high precision.

ドロップアウトが終わり、RF信号が回復するとドロッ
プアウト検出回路3の出力は止まり、スイッチSWはオ
フとなり、元のフィードバックループが形成される。ホ
ールドされていた電位は、直前の正しいスライスレベル
であるので、オートスライス回路はRFの回復と同時に
遅延なく元のデジタル信号DSを再生し始める。
When the dropout ends and the RF signal recovers, the output of the dropout detection circuit 3 stops, the switch SW turns off, and the original feedback loop is formed. Since the held potential is the correct slice level immediately before, the auto slice circuit starts to reproduce the original digital signal DS without delay at the same time as the recovery of RF.

以上のように本実施例によれば、ドロップアウト検出信
号により、積分回路の入力を所定電圧に固定して出力電
圧を一定に保つスイッチ手段を設けた事により、オート
スライス回路のドロップアウト後の速やかな回路を実現
している。
As described above, according to the present embodiment, the dropout detection signal fixes the input of the integrator circuit to a predetermined voltage to keep the output voltage constant. A quick circuit is realized.

次に、本発明の他の実施例について図面を参照しながら
説明する。
Next, another embodiment of the present invention will be described with reference to the drawings.

第5図は本発明の他の実施例に係るオートスライス回路
の積分回路の回路図を示すものである。第5図におい
て、21は差動増幅器、SWはスイッチであり、抵抗R
4とコンデンサC2で構成される積分器の入力をドロップ
アウト検出信号DOで開放する構成である。
FIG. 5 is a circuit diagram of an integrating circuit of an auto slice circuit according to another embodiment of the present invention. In FIG. 5, 21 is a differential amplifier, SW is a switch, and a resistor R
The configuration is such that the input of the integrator composed of 4 and the capacitor C 2 is opened by the dropout detection signal DO.

以上のように構成された本実施例のオートスライス回路
について、以下その動作を説明する。スライサ、ドロッ
プアウト検出回路は第3図に示した実施例と同様であ
る。また積分回路2の構成はスイッチSWを除けば、第
1図に示した積分回路2と同様である。
The operation of the auto-slice circuit of this embodiment configured as described above will be described below. The slicer and dropout detection circuit is similar to that of the embodiment shown in FIG. The configuration of the integrating circuit 2 is the same as that of the integrating circuit 2 shown in FIG. 1 except for the switch SW.

ドロップアウトが発生すると、ドロップアウト検出信号
DOにより、スイッチSWが開放され、増幅器21の入
力インピーダンスは十分高いので、その時の入力信号R
Fの直流成分はコンデンサC2に保持されたままとな
り、積分回路2の出力は一定に保持される。
When dropout occurs, the switch SW is opened by the dropout detection signal DO, and the input impedance of the amplifier 21 is sufficiently high.
The DC component of F remains held in the capacitor C 2 , and the output of the integrating circuit 2 is held constant.

以上のように本実施例によれば、抵抗R4とコンデンサ
2で構成される受動型の積分器の入力を開放すること
により、ドロップアウト直前の入力信号の直流成分をコ
ンデンサに保持して、積分回路の出力を一定に保ち、従
ってスライスレベルを一定に保持することを実現してい
る。
As described above, according to this embodiment, by opening the input of the passive integrator composed of the resistor R 4 and the capacitor C 2 , the DC component of the input signal immediately before dropout is held in the capacitor. , The output of the integrating circuit is kept constant, and hence the slice level is kept constant.

なお、上記の実施例では所定電圧VRを電圧源記号を表
わしたが、この電圧源は電池に限定されるものではな
く、等価的に所定電圧を供給出来るものであれば何でも
良い。例えば、回路全体の電力を供給する電源から抵抗
分割回路により所定電圧を作り出す抵抗回路を用いるこ
とができる。
Although the predetermined voltage VR represents the voltage source symbol in the above embodiment, the voltage source is not limited to the battery, and any voltage source capable of equivalently supplying the predetermined voltage may be used. For example, it is possible to use a resistance circuit that generates a predetermined voltage by a resistance division circuit from a power supply that supplies electric power for the entire circuit.

発明の効果 以上の説明から明らかなように、本発明はドロップアウ
トを検出してスライスレベルを直前の値に保持するよう
に構成しているので、ドロップアウト等でRF信号が欠
落した後の回復が非常に速やかに行われるという優れた
効果が得られる。その効果により、再生データの欠損が
最小限に抑えられ、さらに誤り訂正装置等を結合して用
いれば、誤り訂正装置の能力を十分に発揮させ得るとい
う非常に優れた効果が得られる。
EFFECTS OF THE INVENTION As is clear from the above description, the present invention is configured to detect a dropout and hold the slice level at the immediately preceding value. Therefore, recovery after loss of an RF signal due to dropout or the like is performed. The excellent effect that is performed very quickly is obtained. Due to the effect, loss of reproduced data is suppressed to a minimum, and when an error correction device or the like is used in combination, a very excellent effect that the capability of the error correction device can be sufficiently exhibited is obtained.

さらに、第3図の実施例のように積分器に完全積分形の
積分器を用いた場合には、その直流ゲインは非常に大き
く、オートスライス後のデジタル信号のジッタは非常に
少く抑えられ、これにクロック抽出回路を接続すれば、
抽出クロックのジッタを十分小さくすることが可能で、
再生装置の動作を非常に安定に保つことができる。ま
た、保持の時定数に増幅器(21)のゲインが掛る為、
非常に大きな時定数を容易に実現出来、非常に良好な保
持特性を実現出来る。
Further, when a perfect integrating type integrator is used as the integrator as in the embodiment of FIG. 3, the DC gain is very large, and the jitter of the digital signal after auto-slicing is suppressed to a very small level. If you connect a clock extraction circuit to this,
It is possible to reduce the jitter of the extracted clock sufficiently.
The operation of the playback device can be kept very stable. Moreover, since the gain of the amplifier (21) is applied to the holding time constant,
A very large time constant can be easily realized, and a very good holding characteristic can be realized.

さらに、積分器を受動素子のみで構成し、スイッチ手段
を第5図に示すように、抵抗(R4)とコンデンサ
(C2)の接続を遮断してスライスレベルの保持を行う
接続構成とすることにより、増幅器(21)のバラツキ
に依存しないスライスレベルの保持を行えるという効果
が得られる。
Further, the integrator is composed of only passive elements, and the switch means is configured so as to hold the slice level by cutting off the connection between the resistor (R 4 ) and the capacitor (C 2 ) as shown in FIG. As a result, the effect that the slice level can be held without depending on the variation of the amplifier (21) is obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来のオートスライス回路の回路図、第2図は
従来のオートスライス回路の動作を説明する為の信号の
タイミング図、第3図は本発明の一実施例に係るオート
スライス回路の回路図、第4図は同本発明の実施例の動
作を説明するための信号のタイミング図、第5図は本発
明で使用し得る積分回路の他の例を示す回路図である。 1……スライサ(リミットアンプ)、2……積分回路、
3……ドロップアウト検出回路、21……差動増幅器、
22……積分器、SW……スイッチ手段。
FIG. 1 is a circuit diagram of a conventional auto slice circuit, FIG. 2 is a timing chart of signals for explaining the operation of the conventional auto slice circuit, and FIG. 3 is a diagram of an auto slice circuit according to an embodiment of the present invention. FIG. 4 is a signal timing diagram for explaining the operation of the embodiment of the present invention, and FIG. 5 is a circuit diagram showing another example of an integrating circuit which can be used in the present invention. 1 ... Slicer (limit amplifier), 2 ... Integrator circuit,
3 ... Dropout detection circuit, 21 ... Differential amplifier,
22 ... integrator, SW ... switch means.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力信号と積分回路の出力信号との加算を
行なうリミッタ増幅器を有し、前記入力信号が所定レベ
ルより高いか低いかによってデジタル“1”または
“0”を出力するスライサと、 そのスライサの出力信号を積分して得られる直流成分と
所定レベルとの差信号を前記スライサに帰還する前記積
分回路と、 前記入力信号が途絶えた事を検出するドロップアウト検
出回路と、 そのドロップアウト検出回路の検出出力により前記積分
回路の出力を一定に保持するスイッチ手段とを具備し、 前記積分回路は、逆相増幅器の出力を積分用コンデンサ
で入力側へ帰還する完全積分形の積分器を用いて構成す
るとともに、 前記スイッチ手段は、前記積分器の入力側を一定電圧源
に接続して、前記積分回路の出力を一定に保持する様に
接続されたスイッチを含めてなることを特徴とするオー
トスライス回路。
1. A slicer having a limiter amplifier for adding an input signal and an output signal of an integrating circuit, the slicer outputting digital "1" or "0" depending on whether the input signal is higher or lower than a predetermined level. The integration circuit for feeding back a difference signal between a direct current component obtained by integrating the output signal of the slicer and a predetermined level to the slicer, a dropout detection circuit for detecting that the input signal is interrupted, and a dropout thereof. Switch means for holding the output of the integration circuit constant by the detection output of the detection circuit, wherein the integration circuit is a perfect integration type integrator that feeds back the output of the negative-phase amplifier to the input side with an integration capacitor. The switch means is connected so that the input side of the integrator is connected to a constant voltage source and the output of the integrator circuit is kept constant. Auto slice circuit characterized by comprising, including switches.
JP58119718A 1983-06-30 1983-06-30 Auto slice circuit Expired - Lifetime JPH067426B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58119718A JPH067426B2 (en) 1983-06-30 1983-06-30 Auto slice circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58119718A JPH067426B2 (en) 1983-06-30 1983-06-30 Auto slice circuit

Publications (2)

Publication Number Publication Date
JPS6013362A JPS6013362A (en) 1985-01-23
JPH067426B2 true JPH067426B2 (en) 1994-01-26

Family

ID=14768391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58119718A Expired - Lifetime JPH067426B2 (en) 1983-06-30 1983-06-30 Auto slice circuit

Country Status (1)

Country Link
JP (1) JPH067426B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180366U (en) * 1986-04-30 1987-11-16
JPS63146365U (en) * 1987-03-13 1988-09-27
JP2001229617A (en) 2000-02-16 2001-08-24 Mitsubishi Electric Corp Signal detection circuit for optical disk
JPWO2004102540A1 (en) * 2003-05-14 2006-07-13 松下電器産業株式会社 Information reproducing apparatus and information reproducing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186109A (en) * 1983-04-08 1984-10-22 Toshiba Corp Digital data producing device

Also Published As

Publication number Publication date
JPS6013362A (en) 1985-01-23

Similar Documents

Publication Publication Date Title
US4635142A (en) Amplitude sensor with adaptive threshold generation
KR0136773B1 (en) Read channel detectors used in digital magnetic recording systems
JP3175415B2 (en) Magnetic recording / reproducing device
KR100310596B1 (en) Method and apparatus for retrieving data from a storage device
JP2931738B2 (en) Audio signal discriminator
US4346411A (en) Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device
US5107379A (en) Read channel detector with improved signaling speed
US4371900A (en) Equalization of DC null in reproducing a high density recording
JPH067426B2 (en) Auto slice circuit
JPH07105118B2 (en) Threshold tracking method
US5309293A (en) Magnetic recording/reproducing apparatus
KR0183662B1 (en) Playback signal detection circuit in digital recording and reproducing apparatus
JPS58114317A (en) Reader of digital modulated signal
JPH0713090Y2 (en) Data recorder
JPS60216627A (en) Digital data generating device
JPS59110041A (en) Reading circuit of optical storage device
JPH0251307B2 (en)
JPH0683269B2 (en) Signal identification device
JPH0391166A (en) data playback device
JPS6346891B2 (en)
KR20010097946A (en) Apparatus for reproduction of storage media having a defect compensation circuit
GB2137457A (en) Recording and reconstructing digital data
JPS6218675A (en) optical disk device
JPH0666091B2 (en) Optical recording / reproducing device
JPH0756989B2 (en) Signal identification device