JPH067315B2 - Ｃｒｔ表示用大規模集積回路 - Google Patents
Ｃｒｔ表示用大規模集積回路Info
- Publication number
- JPH067315B2 JPH067315B2 JP60105173A JP10517385A JPH067315B2 JP H067315 B2 JPH067315 B2 JP H067315B2 JP 60105173 A JP60105173 A JP 60105173A JP 10517385 A JP10517385 A JP 10517385A JP H067315 B2 JPH067315 B2 JP H067315B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- character
- display
- screen
- crt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はＣＲＴ画面上に数字，文字，図形等を表示させ
るための映像信号を発生し、しかもこれらのキャラクタ
出力を１文字毎に７色のうちから１色を選んでＣＲＴ画
面上にきわめて鮮明に表示させることのできるＣＲＴ表
示用大規模集積回路に関する。
るための映像信号を発生し、しかもこれらのキャラクタ
出力を１文字毎に７色のうちから１色を選んでＣＲＴ画
面上にきわめて鮮明に表示させることのできるＣＲＴ表
示用大規模集積回路に関する。
従来の技術 従来、単一のＣＲＴ表示用半導体集積回路を用いてＣＲ
Ｔ画面上に色の異なるキャラクタを表示させる場合、第
３図に示すように、ＣＲＴ表示用半導体集積回路１のキ
ャラクタ表示用出力２を、ＲＧＢの色出力１０〜１２を
出力するためのANDゲート３〜５に入力し、制御用マイ
クロコンピュータ６からの制御信号７〜９によって、こ
れらのＡＮＤゲートをオン，オフすることにより、キャ
ラクタ表示の色を変えていた。この従来例ではマイクロ
コンピュータ６の演算速度の制限からキャラクタ１文字
毎に色を変えることは不可能で、一般に画面の１フィー
ルド毎に色を変えるのが限界であった。
Ｔ画面上に色の異なるキャラクタを表示させる場合、第
３図に示すように、ＣＲＴ表示用半導体集積回路１のキ
ャラクタ表示用出力２を、ＲＧＢの色出力１０〜１２を
出力するためのANDゲート３〜５に入力し、制御用マイ
クロコンピュータ６からの制御信号７〜９によって、こ
れらのＡＮＤゲートをオン，オフすることにより、キャ
ラクタ表示の色を変えていた。この従来例ではマイクロ
コンピュータ６の演算速度の制限からキャラクタ１文字
毎に色を変えることは不可能で、一般に画面の１フィー
ルド毎に色を変えるのが限界であった。
また、従来例では、ＣＲＴ画面上でＴＶ放送の画像にキ
ャラクタをスーパーインポーズして表示する場合、画面
上にキャラクタ表示信号のみを出力すると、キャラクタ
の表示されている部分にTV画像が重なって表示されるた
めに、ＴＶ画像の動きなどによるキャラクタのちらつき
が発生するので、これを防止するために、画面に表示さ
れるTV画像のうち、キャラクタが表示される部分のみを
ブランキングするという方式がとられていた。また、画
面上でキャラクタに重なる部分のＴＶ放送の画像をブラ
ンキングするためには、ＣＲＴ表示用半導体集積回路１
の外部に、第３図に示される様にＯＲゲート１４を設
け、ＲＧＢの各色の出力３〜５のいずれかがハイレベル
ならばブランキング用の背景出力１７が出力されるよう
にするのが一般的であった。
ャラクタをスーパーインポーズして表示する場合、画面
上にキャラクタ表示信号のみを出力すると、キャラクタ
の表示されている部分にTV画像が重なって表示されるた
めに、ＴＶ画像の動きなどによるキャラクタのちらつき
が発生するので、これを防止するために、画面に表示さ
れるTV画像のうち、キャラクタが表示される部分のみを
ブランキングするという方式がとられていた。また、画
面上でキャラクタに重なる部分のＴＶ放送の画像をブラ
ンキングするためには、ＣＲＴ表示用半導体集積回路１
の外部に、第３図に示される様にＯＲゲート１４を設
け、ＲＧＢの各色の出力３〜５のいずれかがハイレベル
ならばブランキング用の背景出力１７が出力されるよう
にするのが一般的であった。
発明が解決しようとする問題点 しかし、第３図に示されるような方式でキャラクタ表示
を行う場合、ＡＮＤゲート３〜５やＯＲゲート１４が必
然的に離れて実装されることになる。ところが背景出力
信号は、キャラクタ表示用信号と同じく、その周波数が
高いため、配線容量による信号遅延が無視できない問題
となる。すなわち、この信号遅延が第４図に示すよう
に、CRT画面上で、そのまま、キャラクタ表示とＴＶ放
送の画像がブランキングされた部分とのずれとなって現
われる。また、ＣＲＴ表示用大規模集積回路１と“Ｏ
Ｒ”ゲート１４とが異なるチツプ上に存在することか
ら、両者のトランジスタ特性を揃えることが難かしいの
で使用環境の温度変化による影響を受けやすいという欠
点を有していた。さらに、ＣＲＴ表示用大規模集積回路
の他に論理ゲートを実装することによる実装面積の増大
などの問題が存在した。
を行う場合、ＡＮＤゲート３〜５やＯＲゲート１４が必
然的に離れて実装されることになる。ところが背景出力
信号は、キャラクタ表示用信号と同じく、その周波数が
高いため、配線容量による信号遅延が無視できない問題
となる。すなわち、この信号遅延が第４図に示すよう
に、CRT画面上で、そのまま、キャラクタ表示とＴＶ放
送の画像がブランキングされた部分とのずれとなって現
われる。また、ＣＲＴ表示用大規模集積回路１と“Ｏ
Ｒ”ゲート１４とが異なるチツプ上に存在することか
ら、両者のトランジスタ特性を揃えることが難かしいの
で使用環境の温度変化による影響を受けやすいという欠
点を有していた。さらに、ＣＲＴ表示用大規模集積回路
の他に論理ゲートを実装することによる実装面積の増大
などの問題が存在した。
問題点を解決するための手段 本発明は、前述の問題点を解決するものであり、１画面
分の表示データと画面制御データを記憶する第１のメモ
リと文字，図形等のキャラクタを記憶する第２のメモリ
と、これらを制御する制御回路で構成されるデータメモ
リ部及び同データメモリ部から出力されるデータをＣＲ
Ｔ表示用データとして出力し、併せてこの出力と同期し
たＴＶ画像ブランキング用の背景出力を発生する出力回
路部から構成され、前記背景出力がＣＲＴ画面上でキャ
ラクタ出力の存在する部分のみ、ＴＶ画像をブランキン
グすることが可能で、かつ、前記キャラクタ表示出力の
オン，オフが独立に制御できる３つのＣＲＴ表示用キャ
ラクタ出力端子を具備するＣＲＴ表示用大規模集積回路
である。
分の表示データと画面制御データを記憶する第１のメモ
リと文字，図形等のキャラクタを記憶する第２のメモリ
と、これらを制御する制御回路で構成されるデータメモ
リ部及び同データメモリ部から出力されるデータをＣＲ
Ｔ表示用データとして出力し、併せてこの出力と同期し
たＴＶ画像ブランキング用の背景出力を発生する出力回
路部から構成され、前記背景出力がＣＲＴ画面上でキャ
ラクタ出力の存在する部分のみ、ＴＶ画像をブランキン
グすることが可能で、かつ、前記キャラクタ表示出力の
オン，オフが独立に制御できる３つのＣＲＴ表示用キャ
ラクタ出力端子を具備するＣＲＴ表示用大規模集積回路
である。
作用 本発明により、ＣＲＴ画面上でキャラクタ出力の存在す
る部分のみ、ＴＶ画像をブランキングすることが可能な
ため、同キャラクタを鮮明に表示できる。加えて、背景
出力回路およびキャラクタ表示回路が同一チップ上に構
成されているために、特性もよく揃い、安定性がよい。
る部分のみ、ＴＶ画像をブランキングすることが可能な
ため、同キャラクタを鮮明に表示できる。加えて、背景
出力回路およびキャラクタ表示回路が同一チップ上に構
成されているために、特性もよく揃い、安定性がよい。
実施例 第１図は本発明実施例の回路図でＣＲＴ画面上でキャラ
クタがスーパーインポーズされた部分のみ背景の画像を
ブランキングする背景出力信号の出力回路部である。こ
の図でＸ，Ｙ，Ｚはそれぞれキャラクタ出力端子Ｒ，
Ｇ，Ｂ各色信号出力を独立にオン，オフさせるための信
号で、これらの３つの信号を１文字毎に切換えることに
よって、１文字毎に７色のうちから１色を選んで表示で
きる。すなわちシリアル・キャラクタ・データ２７（▲
▼）と色制御信号１９，２０，２１（Ｘ，Ｙ，
Ｚ）のNOR２２，２３，２４がDFF２９，30，３１にそれ
ぞれ表示用クロック１８（HCK）で入力されてキャラク
タ表示出力３３，３４，３５（Ｒ，Ｇ，Ｂ）となる。
クタがスーパーインポーズされた部分のみ背景の画像を
ブランキングする背景出力信号の出力回路部である。こ
の図でＸ，Ｙ，Ｚはそれぞれキャラクタ出力端子Ｒ，
Ｇ，Ｂ各色信号出力を独立にオン，オフさせるための信
号で、これらの３つの信号を１文字毎に切換えることに
よって、１文字毎に７色のうちから１色を選んで表示で
きる。すなわちシリアル・キャラクタ・データ２７（▲
▼）と色制御信号１９，２０，２１（Ｘ，Ｙ，
Ｚ）のNOR２２，２３，２４がDFF２９，30，３１にそれ
ぞれ表示用クロック１８（HCK）で入力されてキャラク
タ表示出力３３，３４，３５（Ｒ，Ｇ，Ｂ）となる。
また、キャラクタ表示出力Ｒ，Ｇ，Ｂ（３３，３４，３
５）のうち１つでもオン，すなわち色制御信号１９，２
０，２１（Ｘ，Ｙ，Ｚ）のうち１つでも出力がロウレベ
ル（以下、“Ｌ”と略す）の場合にはＡＮＤゲート２５
の出力が“Ｌ”となるので背景出力イネーブル信号２８
（BLK）が“Ｌ”の時、ＮＯＲゲート２６からキャラク
タ・データ２７（▲▼）がＤＦＦ３２に表示用ク
ロック１８（HCK）で入力されて、画面上でキャラクタ
のある部分のみ画像をブランキングするための背景出力
３６(Ｙ)となる。
５）のうち１つでもオン，すなわち色制御信号１９，２
０，２１（Ｘ，Ｙ，Ｚ）のうち１つでも出力がロウレベ
ル（以下、“Ｌ”と略す）の場合にはＡＮＤゲート２５
の出力が“Ｌ”となるので背景出力イネーブル信号２８
（BLK）が“Ｌ”の時、ＮＯＲゲート２６からキャラク
タ・データ２７（▲▼）がＤＦＦ３２に表示用ク
ロック１８（HCK）で入力されて、画面上でキャラクタ
のある部分のみ画像をブランキングするための背景出力
３６(Ｙ)となる。
次にこの背景出力信号３６(Ｙ)によってＣＲＴ画面上の
画像をブランキングする回路の実施例を第２図に示す。
この図で画像信号３７，３８，３９（Ｒ，Ｇ，Ｂ）はＣ
ＲＴ画面上に表示するTVなどの画像信号、オン・スクリ
ーンＲ，Ｇ，Ｂ（４０，４１，４２）は本発明のＣＲＴ
表示用大規模集積回路のキャラクタ表示出力をそれぞれ
表わしている。第２図で背景出力信号４３(Ｙ)が入力さ
れているトラジスタ５０（Q7）は背景出力信号４３(Ｙ)
を＋５Ｖレベルから＋１２Ｖレベルへ変換する。
画像をブランキングする回路の実施例を第２図に示す。
この図で画像信号３７，３８，３９（Ｒ，Ｇ，Ｂ）はＣ
ＲＴ画面上に表示するTVなどの画像信号、オン・スクリ
ーンＲ，Ｇ，Ｂ（４０，４１，４２）は本発明のＣＲＴ
表示用大規模集積回路のキャラクタ表示出力をそれぞれ
表わしている。第２図で背景出力信号４３(Ｙ)が入力さ
れているトラジスタ５０（Q7）は背景出力信号４３(Ｙ)
を＋５Ｖレベルから＋１２Ｖレベルへ変換する。
この信号が“Ｌ”の時、トラジスタ51(Q8)はオンしてト
ランジスタ５１（Ｑ８）の出力が“Ｌ”となるので、ト
ランジスタ４４，４５，４６（Ｑ１，Ｑ３，Ｑ５）が動
作して、ＣＲＴ画面上に画像を表示する。背景出力４３
(Ｙ)がハイレベル（以下、“Ｈ”と略す）の場合はトラ
ンジスタ５１（Ｑ８）がオフ状態となるので画像はＣＲ
Ｔ画面上でブランキング状態となる。この時トランジス
タ４７，４８，４９（Ｑ２，Ｑ４，Ｑ６）が動作してキ
ャラクタ出力のみがＣＲＴ画面上に表示される。
ランジスタ５１（Ｑ８）の出力が“Ｌ”となるので、ト
ランジスタ４４，４５，４６（Ｑ１，Ｑ３，Ｑ５）が動
作して、ＣＲＴ画面上に画像を表示する。背景出力４３
(Ｙ)がハイレベル（以下、“Ｈ”と略す）の場合はトラ
ンジスタ５１（Ｑ８）がオフ状態となるので画像はＣＲ
Ｔ画面上でブランキング状態となる。この時トランジス
タ４７，４８，４９（Ｑ２，Ｑ４，Ｑ６）が動作してキ
ャラクタ出力のみがＣＲＴ画面上に表示される。
背景出力４３(Ｙ)は、キャラクタ表示出力４０，４１，
４２（Ｒ，Ｇ，Ｂ）のうち１つでも“Ｈ”ならば、
“Ｈ”となるのでＣＲＴ画面上でキャラクタがスーパー
インポーズされた部分のみ画像がブランキングされる。
４２（Ｒ，Ｇ，Ｂ）のうち１つでも“Ｈ”ならば、
“Ｈ”となるのでＣＲＴ画面上でキャラクタがスーパー
インポーズされた部分のみ画像がブランキングされる。
発明の効果 以上のように本発明によれば１チップの半導体集積回路
でキャラクタを１文字ごとに７色のうちから１色を選ん
でＣＲＴ画面上に表示出来るのみならず、同一の集積回
路から出力される背景出力によってキャラクタに重なる
部分の画像をブランキングすることによりキャラクタを
画像の動きに妨害されることなくきわめて鮮明に表示す
ることが出来る。しかも背景出力回路とキャラクタ表示
出力回路が同一の半導体チップ上に構成されているため
にトランジスタの温度環境に差が無く、特性が揃えやす
いので、画面上で背景出力とキャラクタがずれるのを抑
制する効果と実装面積の低減という効果がある。
でキャラクタを１文字ごとに７色のうちから１色を選ん
でＣＲＴ画面上に表示出来るのみならず、同一の集積回
路から出力される背景出力によってキャラクタに重なる
部分の画像をブランキングすることによりキャラクタを
画像の動きに妨害されることなくきわめて鮮明に表示す
ることが出来る。しかも背景出力回路とキャラクタ表示
出力回路が同一の半導体チップ上に構成されているため
にトランジスタの温度環境に差が無く、特性が揃えやす
いので、画面上で背景出力とキャラクタがずれるのを抑
制する効果と実装面積の低減という効果がある。
第１図は本発明実施例の要部回路図、第２図は本発明実
施例回路によるＣＲＴ駆動部回路図、第３図は従来例の
回路図、第４図は従来例によるＣＲＴ表示パターン図形
である。 ２２〜２４，２６……ＮＯＲゲート、２５……ＡＮＤゲ
ート、２９〜３２……ＤＦＦ、３３，３４，３５……キ
ャラクタ出力Ｒ，Ｇ，Ｂ各端子、３６……背景出力端
子。
施例回路によるＣＲＴ駆動部回路図、第３図は従来例の
回路図、第４図は従来例によるＣＲＴ表示パターン図形
である。 ２２〜２４，２６……ＮＯＲゲート、２５……ＡＮＤゲ
ート、２９〜３２……ＤＦＦ、３３，３４，３５……キ
ャラクタ出力Ｒ，Ｇ，Ｂ各端子、３６……背景出力端
子。
Claims (1)
- 【請求項１】１画面分の表示データと画面制御データを
記憶する第１のメモリと文字、図形等のキャラクタを記
憶する第２のメモリと、これらを制御する制御回路で構
成されるデータメモリ部及び同データメモリ部から出力
されるデータをＣＲＴ表示用データとして出力し、併せ
てこの出力と同期したＴＶ画像ブランキング用の背景出
力を発生する出力回路部から構成され、前記背景出力が
ＣＲＴ画面上でキャラクタ出力の存在する部分のみ、Ｔ
Ｖ画像をブランキングすることが可能で、かつ、前記キ
ャラクタ表示出力のオン，オフが独立に制御できる３つ
のＣＲＴ表示用キャラクタ出力端子を具備するＣＲＴ表
示用大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105173A JPH067315B2 (ja) | 1985-05-17 | 1985-05-17 | Ｃｒｔ表示用大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105173A JPH067315B2 (ja) | 1985-05-17 | 1985-05-17 | Ｃｒｔ表示用大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61262787A JPS61262787A (ja) | 1986-11-20 |
| JPH067315B2 true JPH067315B2 (ja) | 1994-01-26 |
Family
ID=14400286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105173A Expired - Lifetime JPH067315B2 (ja) | 1985-05-17 | 1985-05-17 | Ｃｒｔ表示用大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067315B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218698A (en) * | 1978-03-13 | 1980-08-19 | Rca Corporation | TV Graphics and mixing control |
| JPS6036692U (ja) * | 1983-08-22 | 1985-03-13 | パイオニア株式会社 | ディスプレイ装置 |
| JPS6420595A (en) * | 1987-07-16 | 1989-01-24 | Mitsubishi Electric Corp | Liquid crystal display device |
| JPH0687470B2 (ja) * | 1987-08-25 | 1994-11-02 | 三菱電機株式会社 | 半導体装置の樹脂封止装置 |
| JPH0353832A (ja) * | 1989-07-20 | 1991-03-07 | Kaiyo Kogyo Kk | 養殖場における酸素供給方法及び装置 |
-
1985
- 1985-05-17 JP JP60105173A patent/JPH067315B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61262787A (ja) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100451008B1 (ko) | 복수의 열 전극 구동회로 및 이를 포함하는 표시장치 | |
| US6018331A (en) | Frame display control in an image display having a liquid crystal display panel | |
| DE69229978T2 (de) | Anzeigesteuergerät und Anzeigerät | |
| US5467442A (en) | Image processing apparatus | |
| KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
| EP0387550A1 (en) | Display control device | |
| US5418547A (en) | Driving circuit for display devices | |
| US5400052A (en) | Mosaic picture display and external storage unit used therefor | |
| JP3190834B2 (ja) | Ｏｓｄ表示回路 | |
| JPH067315B2 (ja) | Ｃｒｔ表示用大規模集積回路 | |
| US5253093A (en) | Row electrode driving circuit for a display apparatus | |
| CN117475846A (zh) | 显示面板及显示装置 | |
| JP3776539B2 (ja) | マトリクス表示装置の駆動信号を発生させる装置 | |
| JP3247595B2 (ja) | 液晶表示映像信号生成装置 | |
| JPH04297891A (ja) | 時計装置 | |
| JP2588433B2 (ja) | カラー液晶表示装置の１６色発生回路 | |
| JP2943495B2 (ja) | オン・スクリーン・ディスプレイ用ｌｓｉ | |
| KR940006668Y1 (ko) | 영상문자 폭조절 시스템 | |
| Wei et al. | A universal high performance digital performance television controller | |
| JPH0125071B2 (ja) | ||
| KR100535356B1 (ko) | 액정 표시 장치 | |
| RU1824633C (ru) | Устройство дл вывода информации из персональной ЭВМ на экран телевизионного приемника | |
| JPH0214717B2 (ja) | ||
| JPH11184439A (ja) | 表示装置 | |
| JPH02224578A (ja) | 画面表示装置 |