JPH0667647A - 画像データ制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 スループットを向上させた画像データ制御回
路を提供する。 【構成】 イメージスキャナ８からのデータを画像メモ
リ１０に記憶し、これを適宜に拡大／縮小して液晶に表
示する画像データ制御回路であって、画像メモリ１０の
データを予め設定されている拡大／縮小比に基づいて変
換する解像度変換ＩＣ１１と、この変換データを記憶す
る液晶表示用メモリ１２と、この記憶データに基づいて
液晶を駆動する液晶コントローラ１３と、前記拡大／縮
小比の設定などをするＣＰＵ１と、解像度変換ＩＣ１１
と液晶表示用メモリ１２と液晶コントローラ１３とを接
続する画像バス７と、画像バス７とＣＰＵバス５との接
続を開閉するスイッチ回路４と、スイッチ回路４と液晶
コントローラ１３と解像度変換ＩＣ１１の動作を調停す
る調停回路１５とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ファクシミリや手書
き通信端末機などの機器における画像データ制御回路に
関し、特に、画像の拡大・縮小の処理をハードウェア的
に実現する画像データ制御回路に関する。

【０００２】

【従来の技術】図２は、従来の画像データ制御回路（フ
ァクシミリ画像制御回路）の一例を図示したものであ
る。この回路は、イメージスキャナ２０と、イメージス
キャナ２０によって読み取られる１ページ分の画像デー
タを記憶する画像メモリ２１と、画像データについて符
号化・復号化などの処理をする符号化・復号化ＩＣ２２
と、符号化された例えば１０ページ分の画像データを記
憶するページメモリ２３と、液晶画面に表示すべき画像
データを記憶する液晶表示用メモリ２４と、このデータ
に基づいて液晶画面を駆動する液晶コントローラ２５
と、回路全体の動作を制御するＣＰＵ２６とで構成され
ている。

【０００３】図２の回路において、ページメモリ２３に
例えばＡ４サイズの原稿が圧縮化されて記憶されてお
り、これを例えば６４０ドット×４００ドット液晶画面
に表示する場合を考える。この場合、符号化・復号化Ｉ
Ｃ２２は、圧縮されている画像データを復号化するが、
Ａ４サイズの元画像は、横１７２８ドット、縦２３０４
ドットであるので、これを６４０ドット×４００ドット
の画像に縮小する必要が生じる。

【０００４】そこで、ＣＰＵ２６は、この縮小比に応じ
て復号化データを適宜に間引いて液晶表示用メモリ２４
に供給し、液晶コントローラ２５はそのデータに基づい
て液晶画面を駆動する。

【０００５】

【発明が解決しようとする課題】上記したように、ファ
クシミリ画像制御回路では、イメージスキャナから取り
込まれた画像データを液晶画面などに表示するが、元画
像のドット数と液晶画面のドット数が異なる場合には、
ＣＰＵの動作によって画像データを適宜に拡大／縮小し
ている。

【０００６】しかし、ＣＰＵは、ソフトウェア的な処理
によって画像データを拡大または縮小化するので、一連
の処理に時間がかかってしまい、結果として装置全体の
スループットが低いという問題点がある。この発明は、
この問題点に着目してなされたものであって、元画像デ
ータを拡大／縮小化する処理をハードウェア的に実現し
て、装置のスループットを向上させた画像データ制御回
路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成する
為、この発明に係る画像データ制御回路は、画像情報読
み取り装置によって取り込まれた画像データを画像メモ
リに記憶して、この画像メモリのデータを適宜に拡大／
縮小して二次元表示画面上に表示する画像データ制御回
路であって、前記画像メモリに記憶されている画像デ
ータについて、これを予め設定されている拡大／縮小比
に基づいて変換して出力する解像度変換回路と、この
解像度変換回路の出力データを記憶する二次元表示用メ
モリと、この二次元表示用メモリのデータに基づいて
二次元表示画面を駆動する表示コントローラと、前記
解像度変換回路などの動作を制御すると共に、前記拡大
／縮小比をＣＰＵバスを介して予め設定するＣＰＵと、
前記解像度変換回路と前記二次元表示用メモリと前記
表示コントローラとを共通的に接続する画像バスと、
この画像バスと前記ＣＰＵバスとの接続を開閉制御する
スイッチ回路と、このスイッチ回路と前記表示コント
ローラと前記解像度変換回路の動作順序を調停して、前
記画像バス上での衝突動作を防止する調停回路とを特徴
的に備えている。

【０００８】

【作用】 解像度変換回路は、画像メモリに記憶されている画像
データについて、予め設定されている拡大／縮小比に基
づいてこれを変換して出力する。そして、二次元表示
用メモリは、この解像度変換回路の出力データを記憶
し、表示コントローラは、この二次元表示用メモリの
データに基づいて二次元表示画面を駆動する。

【０００９】かかる動作において、ＣＰＵは、前記解
像度変換回路などの動作を制御すると共に、前記拡大／
縮小比をＣＰＵバスを介して予め設定する。また、画
像バスは、前記解像度変換回路と前記二次元表示用メモ
リと前記表示コントローラとを共通的に接続しており、
スイッチ回路は、この画像バスと前記ＣＰＵバスとの
接続を開閉制御するようになっている。そして、調停
回路は、このスイッチ回路と前記表示コントローラと前
記解像度変換回路の動作順序を調停して、前記画像バス
上での衝突動作を防止している。

【００１０】従って、この発明によれば、調停回路によ
って動作順序が調停されながら、画像メモリのデータが
拡大／縮小されて二次元表示用メモリに転送され、転送
された画像データに基づいて二次元表示画面が構築され
ており、全ての処理がハードウェア的に実現されるので
スループットが向上する。

【００１１】

【実施例】以下、実施例に基づいて、この発明を更に詳
細に説明する。図１は、この発明の一実施例である画像
データ制御回路のブロック図を図示したものである。こ
の回路は、回路各部の動作を制御するＣＰＵ１と、符号
化された数１０ページ分の画像データを記憶するページ
メモリ２と、第１のスイッチ回路３と、第２のスイッチ
回路４と、これらの共通母線たるＣＰＵバス５と、第１
のスイッチ回路３を介してＣＰＵバス５と接続される第
１の画像バス（Ａ）６と、第２のスイッチ回路４を介し
てＣＰＵバス５と接続される第２の画像バス（Ｂ）７な
どで構成されている。

【００１２】第１の画像バス（Ａ）６には、上記した第
１のスイッチ回路３の他に、画像情報を読み取るイメー
ジスキャナ８と、イメージスキャナ８の動作を制御した
り画像データについて符号化／復号化処理をする符号化
・復号化ＩＣ９と、イメージスキャナ８の１ページ分の
画像データを記憶する画像メモリ１０と、画像メモリ１
０の画像データを適宜に拡大／縮小して出力する解像度
変換ＩＣ１１とが接続されている。

【００１３】また、第２の画像バス（Ｂ）７には、上記
した第２のスイッチ回路４の他に、前記解像度変換ＩＣ
１１と、解像度変換ＩＣの出力データを記憶する液晶表
示用メモリ１２と、この液晶表示用メモリ１２の記憶デ
ータに基づいて液晶画面を駆動する液晶コントローラ１
３とが接続されている。この回路には、更にまた、第１
の調停回路（Ａ）１４と第２の調停回路（Ｂ）１５とが
備えられている。そして、第１の調停回路（Ａ）１４
は、第１のスイッチ回路３と符号化・復号化ＩＣ９と解
像度変換ＩＣ１１に接続されており、各部の動作順序を
調停して画像バス（Ａ）６上でのデータの衝突を防止し
ている。一方、第２の調停回路（Ｂ）１５は、第２のス
イッチ回路４と液晶コントローラ１３と解像度変換ＩＣ
１１に接続されており、各部の動作順序を調停してい
る。

【００１４】以上の構成からなる画像データ制御回路に
ついてイメージスキャナ８によって読み取られた画像デ
ータが液晶画面に表示されるまでの手順を次に説明す
る。ＣＰＵ１は、先ず、符号化・復号化ＩＣ９に対して
「読み込みコマンド」を与える。すると、符号化・復号
化ＩＣ９は動作を開始して、イメージスキャナ８が読み
取った画像データを、画像バス（Ａ）６を介して画像メ
モリ１０に記憶してゆく。なお、この動作時には、第１
のスイッチ回路３は、第１の調停回路（Ａ）１４の作用
によってオフ状態にされており、従って、ＣＰＵバス５
と第１の画像バス６とは非接続状態となっている。ま
た、画像バス（Ａ）６を介して画像データが転送されて
いる時には、解像度変換ＩＣ１１が画像メモリ１０をア
クセスすることがないよう、第１の調停回路（Ａ）１４
によって調停されている。

【００１５】次に、ＣＰＵ１が解像度変換ＩＣ１１に対
して「転送コマンド」を与えると、解像度変換ＩＣ１１
は動作を開始する。そして、予め設定されている拡大／
縮小比に基づいて画像メモリ１０のデータを変換し、変
換後の画像データを液晶表示用メモリ１２に転送する。
なお、この動作時には、第２のスイッチ回路４はオフ状
態であり、ＣＰＵバス５と第２の画像バス（Ｂ）７とは
非接続状態である。

【００１６】そして、液晶コントローラ１３は、第２の
調停回路（Ｂ）１５に制御されつつ動作して、液晶表示
用メモリ１２の記憶内容にしたがって液晶画面を駆動
し、イメージスキャナ８の読み取った画像を液晶画面に
表示する。以上の説明では、画像メモリ１０のデータを
拡大／縮小して液晶表示用メモリ１２に転送する場合を
例に挙げたが、ＣＰＵ１からのコマンドによっては、液
晶表示用メモリ１２のデータを変換して画像メモリ１０
に転送したり、同じ画像バス内でデータを変換すること
も可能である。

【００１７】なお、第１のスイッチ回路３がオン状態と
なれば、ＣＰＵバス５と画像バス（Ａ）６とが接続状態
となり、ＣＰＵ１が画像メモリ１０をアクセスできるよ
うになる。また、第２のスイッチ回路４がオン状態とな
れば、ＣＰＵバス５と画像バス（Ｂ）７とが接続状態と
なり、ＣＰＵ１が液晶表示用メモリ１２をアクセスでき
るようになる。

【００１８】

【発明の効果】以上説明したように、この発明に係る画
像データ制御回路では、データの拡大／縮小処理をハー
ドウェア的に実現する解像度変換回路を設けている。そ
して、この解像度変換回路が正常且つ効率的に動作でき
るよう、調停回路やスイッチ回路を備えると共に、画像
データの取り込みや表示用のバスラインをＣＰＵバスと
は別に設けている。従って、画像データの取り込み、二
次元表示画面への表示、或いは画像データの符号化／復
号化の各処理が高速化されることになり、全体のスルー
プットも向上する。

【図面の簡単な説明】

【図１】この発明の一実施例である画像データ制御回路
のブロック図を図示したものである。

【図２】従来の画像データ制御回路の一例を図示したも
のである。

【符号の説明】

１ ＣＰＵ ２ ページメモリ ３，４ 第１と第２のスイッチ回路 ５ ＣＰＵバス ６，７ 第１と第２の画像バス ８ イメージスキャナ ９ 符号化・復号化ＩＣ １０ 画像メモリ １１ 解像度変換ＩＣ １２ 液晶表示用メモリ １３ 液晶コントローラ １４，１５ 第１と第２の調停回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】画像情報読み取り装置によって取り込まれ
   た画像データを画像メモリに記憶して、この画像メモリ
   のデータを適宜に拡大／縮小して二次元表示画面上に表
   示する画像データ制御回路であって、 前記画像メモリに記憶されている画像データについて、
   これを予め設定されている拡大／縮小比に基づいて変換
   して出力する解像度変換回路と、 この解像度変換回路の出力データを記憶する二次元表示
   用メモリと、 この二次元表示用メモリのデータに基づいて二次元表示
   画面を駆動する表示コントローラと、 前記解像度変換回路などの動作を制御すると共に、前記
   拡大／縮小比をＣＰＵバスを介して予め設定するＣＰＵ
   と、 前記解像度変換回路と前記二次元表示用メモリと前記表
   示コントローラとを共通的に接続する画像バスと、 この画像バスと前記ＣＰＵバスとの接続を開閉制御する
   スイッチ回路と、 このスイッチ回路と前記表示コントローラと前記解像度
   変換回路の動作順序を調停して、前記画像バス上での衝
   突動作を防止する調停回路とを備えることを特徴とする
   画像データ制御回路。