JPH0666605B2 - トランスインピーダンス回路 - Google Patents
トランスインピーダンス回路Info
- Publication number
- JPH0666605B2 JPH0666605B2 JP62234788A JP23478887A JPH0666605B2 JP H0666605 B2 JPH0666605 B2 JP H0666605B2 JP 62234788 A JP62234788 A JP 62234788A JP 23478887 A JP23478887 A JP 23478887A JP H0666605 B2 JPH0666605 B2 JP H0666605B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- diode
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 description 5
- 239000013307 optical fiber Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランスインピーダンス回路に関するものであ
る。
る。
光データリンクなどに用いられるトランスインピーダン
ス回路では、従来は第２図および第３図に示すような構
成がとられていた。
ス回路では、従来は第２図および第３図に示すような構
成がとられていた。
第２図は２段のトランジスタによるトランスインピーダ
ンス回路で、信号入力用のトランジスタQ1のコレクタ出
力は、信号出力用のトランジスタQ2のベースに与えられ
る。そして、エミッタフォロワされたトランジスタQ2の
出力信号は、抵抗Rfからなる帰還回路を介してトランジ
スタQ1のベースに与えられる。
ンス回路で、信号入力用のトランジスタQ1のコレクタ出
力は、信号出力用のトランジスタQ2のベースに与えられ
る。そして、エミッタフォロワされたトランジスタQ2の
出力信号は、抵抗Rfからなる帰還回路を介してトランジ
スタQ1のベースに与えられる。
この第１の従来回路では、帰還抵抗Rfによって入力の直
流（DC）バイアス点が設定され、入力信号が入ると入力
電流をIINとしたときに、Rf・IINに対応した電圧が出力
側に現れる。ところが、この回路では直流バイアス点が
１個のトランジスタQ2のベース・エミッタ電圧VBE分し
かないため、定電流であって高速動作が要求されるよう
な光データリンクなどに汎用的に用いることができな
い。例えば、長さが1m〜数10mの光ファイバを接続する
ときには、必要となる最大パワーは80μＷ程度となり、
これは直流バイアス点に対しては2VBE程度に相当するた
め、直流バイアス点がVBEだけでは不足してしまう。こ
のため、光ファイバが長いときと短かいときでは、異な
る回路構成あるいは異なる回路定数のトランスインピー
ダンス回路を用意しなければならなくなる。
流（DC）バイアス点が設定され、入力信号が入ると入力
電流をIINとしたときに、Rf・IINに対応した電圧が出力
側に現れる。ところが、この回路では直流バイアス点が
１個のトランジスタQ2のベース・エミッタ電圧VBE分し
かないため、定電流であって高速動作が要求されるよう
な光データリンクなどに汎用的に用いることができな
い。例えば、長さが1m〜数10mの光ファイバを接続する
ときには、必要となる最大パワーは80μＷ程度となり、
これは直流バイアス点に対しては2VBE程度に相当するた
め、直流バイアス点がVBEだけでは不足してしまう。こ
のため、光ファイバが長いときと短かいときでは、異な
る回路構成あるいは異なる回路定数のトランスインピー
ダンス回路を用意しなければならなくなる。
第３図に示す第２の従来回路は、上記第１の従来回路の
欠点を克服するもので、３段のトランジスタにより構成
される。すなわち、信号入力用の第１段目のトランジス
タQ1のエミッタには、エミッタフォロワとしてエミッタ
抵抗RE1が接続されると共に、第２段目のトランジスタQ
3のベースが接続される。そして、信号出力用のトラン
ジスタQ2のエミッタには、エミッタフォロワとしてのエ
ミッタ抵抗RE2が接続されると共に、帰還抵抗Rfが接続
されている。
欠点を克服するもので、３段のトランジスタにより構成
される。すなわち、信号入力用の第１段目のトランジス
タQ1のエミッタには、エミッタフォロワとしてエミッタ
抵抗RE1が接続されると共に、第２段目のトランジスタQ
3のベースが接続される。そして、信号出力用のトラン
ジスタQ2のエミッタには、エミッタフォロワとしてのエ
ミッタ抵抗RE2が接続されると共に、帰還抵抗Rfが接続
されている。
この第２の従来回路によっても、帰還抵抗Rfによって入
力の直流バイアス点が設定され、入力信号が入ると入力
電流をIINとしたときにRf・IINに対応した電圧が出力側
に現われる。そして、この回路では、直流バイアス点が
２個のトランジスタQ1,Q2のベース・エミッタ電圧2VBE
分となるため、光ファイバが長い光データリングなどに
用いることができる。
力の直流バイアス点が設定され、入力信号が入ると入力
電流をIINとしたときにRf・IINに対応した電圧が出力側
に現われる。そして、この回路では、直流バイアス点が
２個のトランジスタQ1,Q2のベース・エミッタ電圧2VBE
分となるため、光ファイバが長い光データリングなどに
用いることができる。
しかしながらこの回路では、それぞれ遅延性を有する３
段のトランジスタによって構成されているため、周波数
特性のピーキングが生じやすくなる。このピーキングを
無くするためには、例えば帰還抵抗Rfに並列にキャパシ
タンスを接続すればよいが、このようにすると周波数特
性が第１の従来回路に比べて低下してしまう。
段のトランジスタによって構成されているため、周波数
特性のピーキングが生じやすくなる。このピーキングを
無くするためには、例えば帰還抵抗Rfに並列にキャパシ
タンスを接続すればよいが、このようにすると周波数特
性が第１の従来回路に比べて低下してしまう。
周波数特性の低下を抑える回路として、実開昭60−1724
15号に記載の増幅回路がある。この回路構成を第４図に
示す。これは、帰還抵抗と並列にコンデンサを接続して
おり、コンデンサとしてトランジスタのベース・コレク
タ間の静容量（PN接合ベース・コレクタ間ダイオード）
が用いられている。このダイオードは、ベース・エミッ
タ間静電容量を用いる場合と比べ、小値の静電容量とな
るため、出力波形のリンギングの吸収および波形のなま
りを抑えることができる。しかしながら、この回路はミ
ラー回路にて電流増幅をおこなっており、回路全体とし
てみたとき、入力段、ミラー回路、出力段と３段の回路
構成となってしまい、回路遅延は第２の従来回路と変わ
らない。また、直流バイアス点はVBEとなり、第１の従
来回路と同じ問題がある。
15号に記載の増幅回路がある。この回路構成を第４図に
示す。これは、帰還抵抗と並列にコンデンサを接続して
おり、コンデンサとしてトランジスタのベース・コレク
タ間の静容量（PN接合ベース・コレクタ間ダイオード）
が用いられている。このダイオードは、ベース・エミッ
タ間静電容量を用いる場合と比べ、小値の静電容量とな
るため、出力波形のリンギングの吸収および波形のなま
りを抑えることができる。しかしながら、この回路はミ
ラー回路にて電流増幅をおこなっており、回路全体とし
てみたとき、入力段、ミラー回路、出力段と３段の回路
構成となってしまい、回路遅延は第２の従来回路と変わ
らない。また、直流バイアス点はVBEとなり、第１の従
来回路と同じ問題がある。
そこで本発明は、入力信号の直流バイアス点を高くしな
がら、しかも周波数特性を向上させてダイナミックレン
ジを大きくとることのできるトランスインピーダンス回
路を提供することを目的とする。
がら、しかも周波数特性を向上させてダイナミックレン
ジを大きくとることのできるトランスインピーダンス回
路を提供することを目的とする。
本発明に係るトランスインピーダンス回路は、ベースに
信号が入力され、コレクタが付加抵抗を介して電源に接
続された第１のトランジスタと、この第１のトランジス
タのコレクタにアノードが接続されたミラーダイオード
と、第１のトランジスタのエミッタとミラーダイオード
のカソードとの間に接続されたミラー回路と、ミラーダ
イオードのカソードにベースが接続され、エミッタが抵
抗素子を介して接地された出力用の第２のトランジスタ
と、この第２のトランジスタからの出力信号を第１のト
ランジスタのベースに帰還する帰還回路とを備えること
を特徴とする。
信号が入力され、コレクタが付加抵抗を介して電源に接
続された第１のトランジスタと、この第１のトランジス
タのコレクタにアノードが接続されたミラーダイオード
と、第１のトランジスタのエミッタとミラーダイオード
のカソードとの間に接続されたミラー回路と、ミラーダ
イオードのカソードにベースが接続され、エミッタが抵
抗素子を介して接地された出力用の第２のトランジスタ
と、この第２のトランジスタからの出力信号を第１のト
ランジスタのベースに帰還する帰還回路とを備えること
を特徴とする。
本発明の構成によれば、入力用の第１のトランジスタの
コレクタに接続されたダイオードは、直流バイアスの動
作点を高くするように作用する。また、第１の従来回路
と同様に２段のトランジスタにより回路が構成されるた
め、周波数特性を劣化させることはなく、さらにミラー
回路はダイオードの動作点を安定させ、その高速動作を
可能にするように作用する。
コレクタに接続されたダイオードは、直流バイアスの動
作点を高くするように作用する。また、第１の従来回路
と同様に２段のトランジスタにより回路が構成されるた
め、周波数特性を劣化させることはなく、さらにミラー
回路はダイオードの動作点を安定させ、その高速動作を
可能にするように作用する。
以下、添付図面の第１図を参照して、本発明の一実施例
を説明する。なお、図面の説明において同一の要素には
同一の符号を付し、重複する説明を省略する。
を説明する。なお、図面の説明において同一の要素には
同一の符号を付し、重複する説明を省略する。
第１図は実施例に係るトランスインピーダンス回路の回
路図である。この実施例の回路が、信号入力用の第１の
トランジスタQ1と信号出力用の第２のトランジスタQ2と
を有し、入力端子と出力端子の間に帰還抵抗Rfが接続さ
れている点においては、第２図の従来回路と同様であ
る。異なる点は、トランジスタQ1のコレクタとトランジ
スタQ2のベース間にミラーダイオードＤが接続され、か
つトランジスタQ1のエミッタとダイオードＤのカソード
の間にミラー回路が接続されている。ここで、ミラー回
路はトランジスタQ4,Q5により構成されるが、トランジ
スタQ4のコレクタはトランジスタQ1のエミッタに接続さ
れ、トランジスタQ5のコレクタはダイオードＤのカソー
ドに接続される。そして、トランジスタQ4のコレクタお
よびベースとトランジスタQ5のベースは共通接続される
と共に、これらのエミッタは共に接地されている。
路図である。この実施例の回路が、信号入力用の第１の
トランジスタQ1と信号出力用の第２のトランジスタQ2と
を有し、入力端子と出力端子の間に帰還抵抗Rfが接続さ
れている点においては、第２図の従来回路と同様であ
る。異なる点は、トランジスタQ1のコレクタとトランジ
スタQ2のベース間にミラーダイオードＤが接続され、か
つトランジスタQ1のエミッタとダイオードＤのカソード
の間にミラー回路が接続されている。ここで、ミラー回
路はトランジスタQ4,Q5により構成されるが、トランジ
スタQ4のコレクタはトランジスタQ1のエミッタに接続さ
れ、トランジスタQ5のコレクタはダイオードＤのカソー
ドに接続される。そして、トランジスタQ4のコレクタお
よびベースとトランジスタQ5のベースは共通接続される
と共に、これらのエミッタは共に接地されている。
次に、上記実施例の作用を説明する。
前述の通り、この実施例の回路では、トランジスタQ1の
ベースにはダイオードＤのアノードが接続され、このダ
イオードＤのカソードにはトランジスタQ2のベースが接
続されている。従って、トランジスタQ1のベース・コレ
クタ間においてダイオードＤとトランジスタQ2による2V
BEをとることができ、入力の直流バイアス点は2VBEとな
る。このため、光データリンクにおいて適用される光フ
ァイバの長さが異なる等のため、ここで要求される直流
バイアスのレベルが異なるときにも、この実施例回路を
汎用的に用いることができる。
ベースにはダイオードＤのアノードが接続され、このダ
イオードＤのカソードにはトランジスタQ2のベースが接
続されている。従って、トランジスタQ1のベース・コレ
クタ間においてダイオードＤとトランジスタQ2による2V
BEをとることができ、入力の直流バイアス点は2VBEとな
る。このため、光データリンクにおいて適用される光フ
ァイバの長さが異なる等のため、ここで要求される直流
バイアスのレベルが異なるときにも、この実施例回路を
汎用的に用いることができる。
一方、この実施例の回路はダイオードＤを備えているた
め、これによる遅延が必然的に発生する。しかしなが
ら、この実施例ではトランジスタQ4,Q5によるミラー回
路を備えているため、これが上記のダイオードＤに対し
て自己バイアスをかけることになり、上記の遅延を大幅
に抑制させる。従って、ダイオードＤの動作点を安定さ
せ、かつ高速動作を可能にする。
め、これによる遅延が必然的に発生する。しかしなが
ら、この実施例ではトランジスタQ4,Q5によるミラー回
路を備えているため、これが上記のダイオードＤに対し
て自己バイアスをかけることになり、上記の遅延を大幅
に抑制させる。従って、ダイオードＤの動作点を安定さ
せ、かつ高速動作を可能にする。
また、この実施例では、入力インピーダンスが第２図の
従来回路と変らないようになっており、周波数特性につ
いても同様である。
従来回路と変らないようになっており、周波数特性につ
いても同様である。
本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。
変形が可能である。
特に、ミラー回路の具体的構成については種々の態様が
可能である。また、その用途についても光データリンク
などに限られない。
可能である。また、その用途についても光データリンク
などに限られない。
以上、詳細に説明した通り、本発明のトランスインピー
ダンス回路によれば、入力用の第１のトランジスタのコ
レクタにはダイオードが接続されているので、直流バイ
アスの動作点が高くなる。また、第１の従来回路と同様
に２段のトランジスタにより回路が構成されるため、周
波数特性を劣化させることはなく、さらにミラー回路は
ダイオードの動作点を安定させ、その高速動作を可能に
する。このため、入力の直流バイアス点を高くしなが
ら、周波数特性を向上させてダイナミックレンジを大き
くとれる効果がある。
ダンス回路によれば、入力用の第１のトランジスタのコ
レクタにはダイオードが接続されているので、直流バイ
アスの動作点が高くなる。また、第１の従来回路と同様
に２段のトランジスタにより回路が構成されるため、周
波数特性を劣化させることはなく、さらにミラー回路は
ダイオードの動作点を安定させ、その高速動作を可能に
する。このため、入力の直流バイアス点を高くしなが
ら、周波数特性を向上させてダイナミックレンジを大き
くとれる効果がある。
第１図は本発明の一実施例に係るトランスインピーダン
ス回路の回路図、第２図、第３図および第４図は従来の
トランスインピーダンス回路の回路図である。 Q1……第１のトランジスタ、Q2……第２のトランジス
タ、Ｄ……ミラーダイオード、 Q4,Q5……ミラー回路用のトランジスタ。
ス回路の回路図、第２図、第３図および第４図は従来の
トランスインピーダンス回路の回路図である。 Q1……第１のトランジスタ、Q2……第２のトランジス
タ、Ｄ……ミラーダイオード、 Q4,Q5……ミラー回路用のトランジスタ。
Claims (2)
- 【請求項１】ベースに信号が入力され、コレクタが付加
抵抗を介して電源に接続された第１のトランジスタと、
この第１のトランジスタのコレクタにアノードが接続さ
れたミラーダイオードと、前記第１のトランジスタのエ
ミッタと前記ミラーダイオードのカソードとの間に接続
されたミラー回路と、前記ミラーダイオードのカソード
にベースが接続され、エミッタが抵抗素子を介して接地
された出力用の第２のトランジスタと、この第２のトラ
ンジスタからの出力信号を前記第１のトランジスタのベ
ースに帰還する帰還回路とを備えることを特徴とするト
ランスインピーダンス回路。 - 【請求項２】前記ミラー回路は、前記第１のトランジス
タのエミッタにコレクタが接続された第３のトランジス
タと、前記ミラーダイオードのカソードにコレクタが接
続された第４のトランジスタとを有し、前記第３のトラ
ンジスタのコレクタおよびベースと前記第４のトランジ
スタのベースが共通接続されていることを特徴とする特
許請求の範囲第１項記載のトランスインピーダンス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234788A JPH0666605B2 (ja) | 1987-09-21 | 1987-09-21 | トランスインピーダンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62234788A JPH0666605B2 (ja) | 1987-09-21 | 1987-09-21 | トランスインピーダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478506A JPS6478506A (en) | 1989-03-24 |
| JPH0666605B2 true JPH0666605B2 (ja) | 1994-08-24 |
Family
ID=16976390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62234788A Expired - Fee Related JPH0666605B2 (ja) | 1987-09-21 | 1987-09-21 | トランスインピーダンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666605B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2558008B2 (ja) * | 1990-11-01 | 1996-11-27 | 財団法人鉄道総合技術研究所 | 磁気浮上式鉄道用地上コイル成形方法及びその地上コイル |
| US6417734B1 (en) * | 2000-06-26 | 2002-07-09 | Koninklijke Philips Electronics N.V. | High-frequency amplifier circuit with negative impedance cancellation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60172415U (ja) * | 1984-04-25 | 1985-11-15 | オムロン株式会社 | 直流増幅器 |
-
1987
- 1987-09-21 JP JP62234788A patent/JPH0666605B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478506A (en) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| US4797629A (en) | Wide range operational amplifier input stage | |
| US5510754A (en) | Fast slewing amplifier using dynamic current mirrors | |
| FI60329B (fi) | Aoterkopplad foerstaerkare | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JP2534407B2 (ja) | 増幅器 | |
| US4692711A (en) | Current mirror circuit | |
| JPH0550163B2 (ja) | ||
| JPH01230110A (ja) | 電流発生器 | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US5406222A (en) | High gain transistor amplifier | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US3541465A (en) | Transistor differential amplifier circuit | |
| JPH0666605B2 (ja) | トランスインピーダンス回路 | |
| US4453134A (en) | High voltage operational amplifier | |
| US4405902A (en) | Push-pull output stage | |
| US6545544B1 (en) | Efficient high overdrive transimpedance amplifiers | |
| US4426626A (en) | Signal switching circuit | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JPS6119548Y2 (ja) | ||
| JPH0433162B2 (ja) | ||
| JPH0253307A (ja) | 低周波増幅回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPS5827537Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |